JPS62171220U - - Google Patents
Info
- Publication number
- JPS62171220U JPS62171220U JP6061886U JP6061886U JPS62171220U JP S62171220 U JPS62171220 U JP S62171220U JP 6061886 U JP6061886 U JP 6061886U JP 6061886 U JP6061886 U JP 6061886U JP S62171220 U JPS62171220 U JP S62171220U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flop
- flip
- output
- asynchronous signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims 1
- 238000005070 sampling Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Pulse Circuits (AREA)
Description
第１図は本考案の一実施例の回路図、第２図は
第１図に示す実施例のタイミング図、第３図は従
来の同期化回路の回路図である。 １，２，３，１１，１２……Ｄ型フリツプフロ
ツプ、４……アンドゲート、５……オアゲート、
６，７，１３……インバータ。
第１図に示す実施例のタイミング図、第３図は従
来の同期化回路の回路図である。 １，２，３，１１，１２……Ｄ型フリツプフロ
ツプ、４……アンドゲート、５……オアゲート、
６，７，１３……インバータ。
Claims (1)
- 非同期信号の立上りエツジでセツトされる第１
のフリツプフロツプと、このフリツプフロツプの
出力と前記非同期信号の論理和をとる論理和回路
と、この論理和回路の出力をクロツク信号でサン
プリングして出力するサンプリング同期化回路と
を含むことを特徴とする同期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6061886U JPS62171220U (ja) | 1986-04-21 | 1986-04-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6061886U JPS62171220U (ja) | 1986-04-21 | 1986-04-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171220U true JPS62171220U (ja) | 1987-10-30 |
Family
ID=30893180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6061886U Pending JPS62171220U (ja) | 1986-04-21 | 1986-04-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171220U (ja) |
-
1986
- 1986-04-21 JP JP6061886U patent/JPS62171220U/ja active Pending