JPS61133850U - - Google Patents
Info
- Publication number
- JPS61133850U JPS61133850U JP1620885U JP1620885U JPS61133850U JP S61133850 U JPS61133850 U JP S61133850U JP 1620885 U JP1620885 U JP 1620885U JP 1620885 U JP1620885 U JP 1620885U JP S61133850 U JPS61133850 U JP S61133850U
- Authority
- JP
- Japan
- Prior art keywords
- output
- clutch
- states
- inputs
- stores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
Description
第１図は本考案の実施例を示す回路図、第２図
は、従来例を示す回路図である。 主な図番の説明、７……スタテイツクラツチ、
８……ダイナミツクラツチ、９……出力端子、１
０……ＭＯＳＦＥＴ、１１，１２……ＮＯＲゲー
ト、１６，１７……インバータ、１８，１９……
ＭＯＳＦＥＴ。
は、従来例を示す回路図である。 主な図番の説明、７……スタテイツクラツチ、
８……ダイナミツクラツチ、９……出力端子、１
０……ＭＯＳＦＥＴ、１１，１２……ＮＯＲゲー
ト、１６，１７……インバータ、１８，１９……
ＭＯＳＦＥＴ。
Claims (1)
- 出力すべき信号を記憶するスタテイツクラツチ
と、該スタテイツクラツチの出力を内部クロツク
パルスによつて入力し記憶するダイナミツクラツ
チから成る集積回路装置の出力回路に於いて、前
記内部クロツクパルスによつて制御され前記スタ
テイツクラツチの出力を入力するゲートと並列に
、前記スタテイツクラツチのセツトあるいはリセ
ツト端子に印加される初期設定信号で制御される
ゲートを設けたことを特徴とする集積回路装置の
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620885U JPS61133850U (ja) | 1985-02-07 | 1985-02-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1620885U JPS61133850U (ja) | 1985-02-07 | 1985-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61133850U true JPS61133850U (ja) | 1986-08-21 |
Family
ID=30502761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1620885U Pending JPS61133850U (ja) | 1985-02-07 | 1985-02-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61133850U (ja) |
-
1985
- 1985-02-07 JP JP1620885U patent/JPS61133850U/ja active Pending