JPS60139342U - 奇数分周回路 - Google Patents
奇数分周回路Info
- Publication number
- JPS60139342U JPS60139342U JP2700884U JP2700884U JPS60139342U JP S60139342 U JPS60139342 U JP S60139342U JP 2700884 U JP2700884 U JP 2700884U JP 2700884 U JP2700884 U JP 2700884U JP S60139342 U JPS60139342 U JP S60139342U
- Authority
- JP
- Japan
- Prior art keywords
- divider circuit
- odd number
- circuit
- number divider
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は逆梁の奇数分周回路を示す概略図、第2図は奇
数分周回路に要求されるタイミング図、第3図はこの考
案の一実施例を示す概略図である。 1はタイミング発生器、2は175分周器、6
′は論理ゲート、8は分周器である。なお、図中同一あ
るいは相当部分には同一符号を付して示しである。
数分周回路に要求されるタイミング図、第3図はこの考
案の一実施例を示す概略図である。 1はタイミング発生器、2は175分周器、6
′は論理ゲート、8は分周器である。なお、図中同一あ
るいは相当部分には同一符号を付して示しである。
Claims (1)
- 遅延回路を使用してデユーティが共通の値をなすような
分周回路を構成する奇数分周回路において、遅延回路の
遅延時間をタイミング信号によって制御するように構成
したことを特徴とする奇数分周回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2700884U JPS60139342U (ja) | 1984-02-27 | 1984-02-27 | 奇数分周回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2700884U JPS60139342U (ja) | 1984-02-27 | 1984-02-27 | 奇数分周回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60139342U true JPS60139342U (ja) | 1985-09-14 |
Family
ID=30523558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2700884U Pending JPS60139342U (ja) | 1984-02-27 | 1984-02-27 | 奇数分周回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60139342U (ja) |
-
1984
- 1984-02-27 JP JP2700884U patent/JPS60139342U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60139342U (ja) | 奇数分周回路 | |
JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS611926U (ja) | パルスデユ−テイ整形回路 | |
JPS58191769U (ja) | 同期信号切換回路 | |
JPS60127033U (ja) | 論理回路の出力回路 | |
JPS601037U (ja) | 二者択一回路 | |
JPS60132033U (ja) | パルス発生器 | |
JPS5843654U (ja) | 基準信号発生回路 | |
JPS5847945U (ja) | 要求信号処理回路 | |
JPS6030498U (ja) | エコ−回路 | |
JPS5986742U (ja) | プログラマブルタイミング発生回路 | |
JPS60158332U (ja) | リセツト回路 | |
JPS5978595U (ja) | メモリ−ストツプ回路 | |
JPS5994438U (ja) | ノイズ除去回路 | |
JPS5920261U (ja) | 信号合成回路装置 | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS5972050U (ja) | 無線機 | |
JPS5978735U (ja) | 信号異常検出回路 | |
JPS60111124U (ja) | パルス発生器の出力制御回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS60119138U (ja) | パルス発生回路 | |
JPS62103324U (ja) | ||
JPS6074338U (ja) | クロツク発生回路 | |
JPS60103940U (ja) | 分周回路 |