JPS62151237U - - Google Patents
Info
- Publication number
- JPS62151237U JPS62151237U JP1986038605U JP3860586U JPS62151237U JP S62151237 U JPS62151237 U JP S62151237U JP 1986038605 U JP1986038605 U JP 1986038605U JP 3860586 U JP3860586 U JP 3860586U JP S62151237 U JPS62151237 U JP S62151237U
- Authority
- JP
- Japan
- Prior art keywords
- clock output
- inverter
- stage connection
- connection circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
第１図は本考案の２相クロツク出力回路の一例
を示す回路図、第２図は本考案に係る共通接続す
るインバータの数を増加した場合の関係を示す波
形図、第３図は本考案の他の例を示す回路図、第
４図は従来の２相クロツク出力回路の一例を示す
回路図、第５図はその波形図、第６図は他の従来
の２相クロツク出力回路の一例を示す回路図であ
る。 １２，１３，１４，１５……インバータ（第１
のインバータ多段接続回路）、１６，１７，１８
……インバータ（第２のインバータ多段接続回路
）、１９，２０……インバータ。
を示す回路図、第２図は本考案に係る共通接続す
るインバータの数を増加した場合の関係を示す波
形図、第３図は本考案の他の例を示す回路図、第
４図は従来の２相クロツク出力回路の一例を示す
回路図、第５図はその波形図、第６図は他の従来
の２相クロツク出力回路の一例を示す回路図であ
る。 １２，１３，１４，１５……インバータ（第１
のインバータ多段接続回路）、１６，１７，１８
……インバータ（第２のインバータ多段接続回路
）、１９，２０……インバータ。
Claims (1)
- 【実用新案登録請求の範囲】 基準クロツク入力信号に対し並列接続された第
１のインバータ多段接続回路と第２のインバータ
多段接続回路とにより互いに逆相となる第１及び
第２のクロツク出力信号をそれぞれ出力する２相
クロツク出力回路において、 上記第２のインバータ多段接続回路には上記第
１のクロツク出力信号の上記第２のクロツク出力
信号のタイミングのずれを補償するための容量が
接続され、 上記容量はインバータのゲート容量で構成され
ることを特徴とする２相クロツク出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986038605U JPH0441630Y2 (ja) | 1986-03-17 | 1986-03-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986038605U JPH0441630Y2 (ja) | 1986-03-17 | 1986-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62151237U true JPS62151237U (ja) | 1987-09-25 |
| JPH0441630Y2 JPH0441630Y2 (ja) | 1992-09-30 |
Family
ID=30851004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986038605U Expired JPH0441630Y2 (ja) | 1986-03-17 | 1986-03-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0441630Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135423A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 単相差動変換回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107630A (en) * | 1980-01-31 | 1981-08-26 | Nec Corp | Delay time adjusting circuit |
| JPS5892128A (ja) * | 1981-11-26 | 1983-06-01 | Nec Corp | ２相クロツク信号発生回路 |
-
1986
- 1986-03-17 JP JP1986038605U patent/JPH0441630Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56107630A (en) * | 1980-01-31 | 1981-08-26 | Nec Corp | Delay time adjusting circuit |
| JPS5892128A (ja) * | 1981-11-26 | 1983-06-01 | Nec Corp | ２相クロツク信号発生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135423A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Ltd | 単相差動変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0441630Y2 (ja) | 1992-09-30 |