JPS58103584U - ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 - Google Patents
ゲ−トタ−ンオフサイリスタのゲ−ト制御回路Info
- Publication number
- JPS58103584U JPS58103584U JP74982U JP74982U JPS58103584U JP S58103584 U JPS58103584 U JP S58103584U JP 74982 U JP74982 U JP 74982U JP 74982 U JP74982 U JP 74982U JP S58103584 U JPS58103584 U JP S58103584U
- Authority
- JP
- Japan
- Prior art keywords
- gate
- thyristor
- gate turn
- turn
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例を示す回路図、第２図は第１
図の動作タイムチャートである。 １．２，３．４・・・・；−ＧＴＯサイリスタ、５，６
゜７．８・・・・・・ゲート回路、１０・・・・・・制
御回路、１１゜１２．１３．１４・・・・・・Ｄ型フリ
ップフロップ、１５・・・・・・パルス発生回路。
図の動作タイムチャートである。 １．２，３．４・・・・；−ＧＴＯサイリスタ、５，６
゜７．８・・・・・・ゲート回路、１０・・・・・・制
御回路、１１゜１２．１３．１４・・・・・・Ｄ型フリ
ップフロップ、１５・・・・・・パルス発生回路。
Claims (1)
- ゲートターンオフサイリスタのゲート制御信号をデータ
入力端子の入力とし、共通のパルス発生回路の出力パル
スをクロック入力端子のクロック入力とし、出力端子に
ゲートターンオフサイリスタのゲート信号出力を得るＤ
型フリップフロップをゲートターンオフサイリスタ毎に
設け、上記パルス発生回路の出力パルス周期でゲートタ
ーンオフサイリスタの最低オン時間及びオフ時間を確保
することを特徴とするゲートターンオフサイリスタのゲ
ート制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP74982U JPS58103584U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP74982U JPS58103584U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103584U true JPS58103584U (ja) | 1983-07-14 |
Family
ID=30013808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP74982U Pending JPS58103584U (ja) | 1982-01-07 | 1982-01-07 | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103584U (ja) |
-
1982
- 1982-01-07 JP JP74982U patent/JPS58103584U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58103584U (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| JPS5923854U (ja) | マイクロコンピユ−タのインタラプト回路 | |
| JPS58107633U (ja) | 出力回路 | |
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS60129747U (ja) | パルス発生回路 | |
| JPS5936627U (ja) | クロツクパルス抽出回路 | |
| JPS5999298U (ja) | ダイナミツクメモリのアクセスタイミング回路 | |
| JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
| JPS6043024U (ja) | ２乗カ−ブ信号発生回路 | |
| JPS59147197U (ja) | 残響効果装置 | |
| JPS58150141U (ja) | マイクロコンピユ−タのインタ−ラプト回路 | |
| JPS5994438U (ja) | ノイズ除去回路 | |
| JPS60120499U (ja) | 音出力回路のデユ−テイ比可変回路 | |
| JPS586435U (ja) | 多重位相発生回路 | |
| JPS58152045U (ja) | クロツク発生回路 | |
| JPS5843654U (ja) | 基準信号発生回路 | |
| JPS59119668U (ja) | フレ−ムパルス発生回路 | |
| JPS60144319U (ja) | 台形波発生回路 | |
| JPS59163913U (ja) | エンコ−ダ出力のカウンタ回路 | |
| JPS5988941U (ja) | クロツク・パルス回路 | |
| JPS5952732U (ja) | パルス幅制御装置 | |
| JPS59143129U (ja) | 論理回路 | |
| JPS5815489U (ja) | スイツチングレギユレ−タ | |
| JPS58109339U (ja) | ゲ−トパルス発生回路 | |
| JPS60111124U (ja) | パルス発生器の出力制御回路 |