JP2534686B2 - 位相判別処理回路 - Google Patents
位相判別処理回路Info
- Publication number
- JP2534686B2 JP2534686B2 JP61265853A JP26585386A JP2534686B2 JP 2534686 B2 JP2534686 B2 JP 2534686B2 JP 61265853 A JP61265853 A JP 61265853A JP 26585386 A JP26585386 A JP 26585386A JP 2534686 B2 JP2534686 B2 JP 2534686B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- state
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
- Measuring Phase Differences (AREA)
- Position Input By Displaying (AREA)
- Manipulation Of Pulses (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、平面方向での位置移動量を検出するための
２相インクリメンタル信号等の２つの信号の位相関係を
判別し、位相変化を検出する回路に関するものである。
２相インクリメンタル信号等の２つの信号の位相関係を
判別し、位相変化を検出する回路に関するものである。
コンピュータの入力装置の「マウス」等ではその位置
検出のために位相の異なる２つのパルス信号（２相イン
クリメンタル信号）が用いられている。移動の方向は入
力装置から送られてくる２つのインクリメンタル信号の
パルスの位相関係によって検出される。
検出のために位相の異なる２つのパルス信号（２相イン
クリメンタル信号）が用いられている。移動の方向は入
力装置から送られてくる２つのインクリメンタル信号の
パルスの位相関係によって検出される。
この外部の入力装置から送られてくる２つのインクリ
メンタル信号を内部で検出する検出回路は外部サンプリ
ング・クロックに同期して動作する同期回路方式が主で
あった。即ち、外部サンプリング・クロックにより、２
相インクリメンタル信号入力を標本化及び保持し、少な
くとも１つのサンプリング・クロック・サイクルによ
り、位相を判別し、位相検出信号を生成していた。
メンタル信号を内部で検出する検出回路は外部サンプリ
ング・クロックに同期して動作する同期回路方式が主で
あった。即ち、外部サンプリング・クロックにより、２
相インクリメンタル信号入力を標本化及び保持し、少な
くとも１つのサンプリング・クロック・サイクルによ
り、位相を判別し、位相検出信号を生成していた。
上述した従来の２つの入力パルスの位相判別処理回路
は、同期式となっているので、入力パルス信号の位相検
出処理するのに、少なくとも１つのサンプリング・クロ
ック・サイクルが必要であり、高速処理ができないとい
う欠点があった。
は、同期式となっているので、入力パルス信号の位相検
出処理するのに、少なくとも１つのサンプリング・クロ
ック・サイクルが必要であり、高速処理ができないとい
う欠点があった。
本発明の位相判別処理回路は、互いに位相が異なるパ
ルス信号を入力する第１の入力端子及び第２の入力端子
と、前記第１の入力端子及び前記第２の入力端子に接続
され第１の出力と第２の出力が第１の出力端子及び第２
の出力端子に供給された位相判別・クロックパルス発生
回路と、セット端子とリセット端子に各々前記第１の出
力及び第２の出力が供給され出力が第３の出力端子に供
給されたR/Sフリップフロップと、前記第１の出力及び
第２の出力が入力され出力が第４の出力端子に供給され
た論理和ゲートとを有し、前記位相判別・クロックパル
ス発生回路は前記第１の入力端子に入力された第１のパ
ルス信号と前記第２の入力端に入力された第２のパルス
信号との位相関係を前記第１及び第２のパルス信号を共
に第１の論理レベルである第１の状態、前記第１のパル
ス信号が第２の論理レベル及び前記第２のパルス信号が
前記第１の論理レベルである第２の状態、前記第１及び
第２のパルス信号が共に前記第２の論理レベルである第
３の状態及び前記第１のパルス信号が前記第１の論理レ
ベル及び前記第２のパルス信号が前記第２の論理レベル
である第４の状態の４状態に判別し、前記第１のパルス
信号の位相が前記第２のパルス信号の位相よりも進んで
いるときは前記第１の状態、前記第２の状態、前記第３
の状態及び前記第４の状態の順に前記第１の出力に前記
第１及び第２のパルス信号の位相状態の４段階の変化を
示す第１の４逓倍のパルス信号を前記論理和ゲートを介
して前記第４の出力端子に出力し、前記第２のパルス信
号の位相が前記第１のパルス信号の位相よりも進んでい
るときは前記第１の状態、前記第４の状態、前記第３の
状態及び前記第２の状態の順に前記第２の出力に前記第
１及び第２のパルス信号の位相状態の変化を示す第２の
４逓倍のパルス信号を前記論理和ゲートを介して前記第
４の出力端子に出力し、前記第１及び第２の４逓倍のパ
ルス信号に応答して前記R/Sフリップフロップのセット
／リセットを行い、さらに、前記位相判別・クロックパ
ルス発生回路が前記第１のパルス信号を一方の入力、前
記第２のパルス信号を第１の遅延回路を介して他方の入
力とする第１の排他的論理和回路と、前記第２のパルス
信号を一方の入力とし、前記第１のパルス信号を第２の
遅延回路を介して他方の入力とする第２の排他的論理和
回路と、前記第１の排他的論理和回路の出力信号を一方
の入力、前記第２の排他的論理和回路の出力信号を第１
のインバータ回路を介して他方の入力とする第１の論理
積回路と、前記第２の排他的論理和回路の出力信号を一
方の入力、前記第１の排他的論理和回路の出力信号を第
２のインバータ回路を介して他方の入力とする第２の論
理積回路とにより構成され、前記R/Sフリップフロップ
の出力によって前記第４の出力端子に出力されている信
号が前記第１及び第２の４逓倍のパルス信号のどちらで
あるか判別することを特徴とする。
ルス信号を入力する第１の入力端子及び第２の入力端子
と、前記第１の入力端子及び前記第２の入力端子に接続
され第１の出力と第２の出力が第１の出力端子及び第２
の出力端子に供給された位相判別・クロックパルス発生
回路と、セット端子とリセット端子に各々前記第１の出
力及び第２の出力が供給され出力が第３の出力端子に供
給されたR/Sフリップフロップと、前記第１の出力及び
第２の出力が入力され出力が第４の出力端子に供給され
た論理和ゲートとを有し、前記位相判別・クロックパル
ス発生回路は前記第１の入力端子に入力された第１のパ
ルス信号と前記第２の入力端に入力された第２のパルス
信号との位相関係を前記第１及び第２のパルス信号を共
に第１の論理レベルである第１の状態、前記第１のパル
ス信号が第２の論理レベル及び前記第２のパルス信号が
前記第１の論理レベルである第２の状態、前記第１及び
第２のパルス信号が共に前記第２の論理レベルである第
３の状態及び前記第１のパルス信号が前記第１の論理レ
ベル及び前記第２のパルス信号が前記第２の論理レベル
である第４の状態の４状態に判別し、前記第１のパルス
信号の位相が前記第２のパルス信号の位相よりも進んで
いるときは前記第１の状態、前記第２の状態、前記第３
の状態及び前記第４の状態の順に前記第１の出力に前記
第１及び第２のパルス信号の位相状態の４段階の変化を
示す第１の４逓倍のパルス信号を前記論理和ゲートを介
して前記第４の出力端子に出力し、前記第２のパルス信
号の位相が前記第１のパルス信号の位相よりも進んでい
るときは前記第１の状態、前記第４の状態、前記第３の
状態及び前記第２の状態の順に前記第２の出力に前記第
１及び第２のパルス信号の位相状態の変化を示す第２の
４逓倍のパルス信号を前記論理和ゲートを介して前記第
４の出力端子に出力し、前記第１及び第２の４逓倍のパ
ルス信号に応答して前記R/Sフリップフロップのセット
／リセットを行い、さらに、前記位相判別・クロックパ
ルス発生回路が前記第１のパルス信号を一方の入力、前
記第２のパルス信号を第１の遅延回路を介して他方の入
力とする第１の排他的論理和回路と、前記第２のパルス
信号を一方の入力とし、前記第１のパルス信号を第２の
遅延回路を介して他方の入力とする第２の排他的論理和
回路と、前記第１の排他的論理和回路の出力信号を一方
の入力、前記第２の排他的論理和回路の出力信号を第１
のインバータ回路を介して他方の入力とする第１の論理
積回路と、前記第２の排他的論理和回路の出力信号を一
方の入力、前記第１の排他的論理和回路の出力信号を第
２のインバータ回路を介して他方の入力とする第２の論
理積回路とにより構成され、前記R/Sフリップフロップ
の出力によって前記第４の出力端子に出力されている信
号が前記第１及び第２の４逓倍のパルス信号のどちらで
あるか判別することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示したブロック図であ
る。２相インクリメンタル信号を発生する信号発生回路
10は接続点１および２に互いの位相が変化するパルス信
号（以下、Ａ信号,B信号といい、第３図のおよびに
示す）をそれぞれ発生する。位相判別及び４逓倍クロッ
ク発生回路は接続点１および２からＡ信号およびＢ信号
をそれぞれ受け、これらＡ信号とＢ信号の位相関係を判
別し、Ａ信号がＢ信号より進んだ位相関係の場合（仮に
CW方向と呼ぶ）には出力端４に４逓倍クロック信号（第
３図参照）を発生し、Ｂ信号がＡ信号より進んだ位相
関係の場合（仮にCCW方向と呼ぶ）には出力端５に４逓
倍クロック信号（第３図参照）を発生する。これら出
力端４および５に発生する４逓倍クロック信号を以下に
CWクロックおよびCCWクロックと呼ぶ。出力端４のCWク
ロックはRSフリップ・フロップ回路６のセット入力Ｓに
加えられ、出力端５のCCWクロックはRSフリップフロッ
プ回路６のリセット入力Ｒに加えられる。このRSフリッ
プフロップ回路６の出力端７に得られる出力Ｑは真理値
表１に従って第３図に示すパルスとなる。出力端４と
５はOR回路８にも入力され、その出力端子９に、第３図
にで示すパルスを出力する。
る。２相インクリメンタル信号を発生する信号発生回路
10は接続点１および２に互いの位相が変化するパルス信
号（以下、Ａ信号,B信号といい、第３図のおよびに
示す）をそれぞれ発生する。位相判別及び４逓倍クロッ
ク発生回路は接続点１および２からＡ信号およびＢ信号
をそれぞれ受け、これらＡ信号とＢ信号の位相関係を判
別し、Ａ信号がＢ信号より進んだ位相関係の場合（仮に
CW方向と呼ぶ）には出力端４に４逓倍クロック信号（第
３図参照）を発生し、Ｂ信号がＡ信号より進んだ位相
関係の場合（仮にCCW方向と呼ぶ）には出力端５に４逓
倍クロック信号（第３図参照）を発生する。これら出
力端４および５に発生する４逓倍クロック信号を以下に
CWクロックおよびCCWクロックと呼ぶ。出力端４のCWク
ロックはRSフリップ・フロップ回路６のセット入力Ｓに
加えられ、出力端５のCCWクロックはRSフリップフロッ
プ回路６のリセット入力Ｒに加えられる。このRSフリッ
プフロップ回路６の出力端７に得られる出力Ｑは真理値
表１に従って第３図に示すパルスとなる。出力端４と
５はOR回路８にも入力され、その出力端子９に、第３図
にで示すパルスを出力する。
次に、位相判別及び４逓倍クロック発生回路３につい
て説明する。任意の時点ｔでのA,B両信号の状態を（At,
Bt）とし、その直前の状態を（A0,B0）とすると、出力
端４に得られるCWクロックは、第４図に示したカルノー
図に従って出力を生じ、出力端５に得られるCCWクロッ
クは第５図に示したカルノー図に従って出力を発生すれ
ばよい。これらのカルノー図に従う出力を生じる回路を
示したのが第２図である。
て説明する。任意の時点ｔでのA,B両信号の状態を（At,
Bt）とし、その直前の状態を（A0,B0）とすると、出力
端４に得られるCWクロックは、第４図に示したカルノー
図に従って出力を生じ、出力端５に得られるCCWクロッ
クは第５図に示したカルノー図に従って出力を発生すれ
ばよい。これらのカルノー図に従う出力を生じる回路を
示したのが第２図である。
即ち、第１図の接続点1,2に接続される入力端１′,
2′に時点ｔで供給される信号がAt,Btであり、遅延回路
101,102の出力がその直前の状態A0,B0である。これら信
号AtとB0との排他的論理和が排他的論理和回路103でと
られ、信号A0とBtとの排他的論理和が排他的論理和回路
104でとられる。排他的論理和回路103の出力信号と排他
的論理和回路104の出力をインバータ106で反転した信号
との論理積がAND回路107でとられ、出力端４′にその出
力がCWクロックとして取り出される。排他的論理和回路
103の出力をインバータ105で反転した信号と排他的論理
和回路104の出力信号との論理積がAND回路108でとら
れ、出力端５′にその出力がCCWクロックとして取り出
される。
2′に時点ｔで供給される信号がAt,Btであり、遅延回路
101,102の出力がその直前の状態A0,B0である。これら信
号AtとB0との排他的論理和が排他的論理和回路103でと
られ、信号A0とBtとの排他的論理和が排他的論理和回路
104でとられる。排他的論理和回路103の出力信号と排他
的論理和回路104の出力をインバータ106で反転した信号
との論理積がAND回路107でとられ、出力端４′にその出
力がCWクロックとして取り出される。排他的論理和回路
103の出力をインバータ105で反転した信号と排他的論理
和回路104の出力信号との論理積がAND回路108でとら
れ、出力端５′にその出力がCCWクロックとして取り出
される。
かかる位相判別及び４逓倍クロック発生回路３におい
て、出力端４′に得られるCWクロックは、論理式（１）
に従い、出力端５′に得られるCCWクロックは、論理式
（２）に従って生成される。
て、出力端４′に得られるCWクロックは、論理式（１）
に従い、出力端５′に得られるCCWクロックは、論理式
（２）に従って生成される。
また、このとき、CWクロックおよびCCWクロックの各
クロックパルスのパルス幅は、遅延回路101及び102によ
る遅延時間に等しくなっている。
クロックパルスのパルス幅は、遅延回路101及び102によ
る遅延時間に等しくなっている。
出力端４（又は４′）に得られるCWクロック信号をRS
フリップ・フロップ回路６のセット端子Ｓに入力し、出
力端５（又は５′）に得られるCCWクロック信号を同じR
Sフリップフロップ回路６のリセット端子Ｒに入力する
ことにより、Ａ信号がＢ信号より位相が進んでいる期間
中は、RSフリップフロップ回路６は継続してセットされ
てその出力端７にアクティブレベルの信号を出力する。
逆に、Ａ信号がＢ信号より位相が遅れている期間中はRS
フリップフロップ回路６は継続してリセットされてその
出力端７にローレベルの信号を出力する。
フリップ・フロップ回路６のセット端子Ｓに入力し、出
力端５（又は５′）に得られるCCWクロック信号を同じR
Sフリップフロップ回路６のリセット端子Ｒに入力する
ことにより、Ａ信号がＢ信号より位相が進んでいる期間
中は、RSフリップフロップ回路６は継続してセットされ
てその出力端７にアクティブレベルの信号を出力する。
逆に、Ａ信号がＢ信号より位相が遅れている期間中はRS
フリップフロップ回路６は継続してリセットされてその
出力端７にローレベルの信号を出力する。
以上、説明したように本発明は位相判別及び４逓倍ク
ロック発生回路を非同期回路化したので位相判別が高速
ででき、しかも位相判別信号出力と、４逓倍クロック信
号出力とを独立にしたので、外部サンプリング・クロッ
クが不要で、しかもカウント・モード指定入力とカウン
ト・クロック入力とを備えたリバーシブル・カウンタに
簡単に直結できる等、その効果は大である。
ロック発生回路を非同期回路化したので位相判別が高速
ででき、しかも位相判別信号出力と、４逓倍クロック信
号出力とを独立にしたので、外部サンプリング・クロッ
クが不要で、しかもカウント・モード指定入力とカウン
ト・クロック入力とを備えたリバーシブル・カウンタに
簡単に直結できる等、その効果は大である。
第１図は本発明の一実施例による位相判別処理回路の回
路図、第２図は本発明の一実施例に用いる位相判別及び
４逓倍クロック発生回路の回路図、第３図は第１図の各
部信号のタイミングチャート、第４図および第５図はそ
れぞれ位相判別及び４逓倍クロック発生回路の動作を説
明するカルノー図である。 1,2……接続点、１′,2′……入力端、３……位相判別
及び４逓倍クロック発生回路、4,5……出力端子、４′,
5′……出力端、６……RSフリップ・フロップ回路、７
……出力端子、８……OR回路、９……出力端子、101,10
2……遅延回路、103,104……排他的論理和回路、105,10
6……インバータ、107,108……AND回路、 ……接続点１の信号、……接続点２の信号、……
出力端子４の信号、……出力端子５の信号、……出
力端子７の信号、……出力端子９の信号。
路図、第２図は本発明の一実施例に用いる位相判別及び
４逓倍クロック発生回路の回路図、第３図は第１図の各
部信号のタイミングチャート、第４図および第５図はそ
れぞれ位相判別及び４逓倍クロック発生回路の動作を説
明するカルノー図である。 1,2……接続点、１′,2′……入力端、３……位相判別
及び４逓倍クロック発生回路、4,5……出力端子、４′,
5′……出力端、６……RSフリップ・フロップ回路、７
……出力端子、８……OR回路、９……出力端子、101,10
2……遅延回路、103,104……排他的論理和回路、105,10
6……インバータ、107,108……AND回路、 ……接続点１の信号、……接続点２の信号、……
出力端子４の信号、……出力端子５の信号、……出
力端子７の信号、……出力端子９の信号。
Claims (1)
- 【請求項１】互いに位相が異なるパルス信号を入力する
第１の入力端子及び第２の入力端子と、前記第１の入力
端子及び前記第２の入力端子に接続され第１の出力と第
２の出力が第１の出力端子及び第２の出力端子に供給さ
れた位相判別・クロックパルス発生回路と、セット端子
とリセット端子に各々前記第１の出力及び第２の出力が
供給され出力が第３の出力端子に供給されたR/Sフリッ
プフロップと、前記第１の出力及び第２の出力が入力さ
れ出力が第４の出力端子に供給された論理和ゲートとを
有し、 前記位相判別・クロックパルス発生回路は前記第１の入
力端子に入力された第１のパルス信号と前記第２の入力
端に入力された第２のパルス信号との位相関係を前記第
１及び第２のパルス信号が共に第１の論理レベルである
第１の状態、前記第１のパルス信号が第２の論理レベル
及び前記第２のパルス信号が前記第１の論理レベルであ
る第２の状態、前記第１及び第２のパルス信号が共に前
記第２の論理レベルである第３の状態及び前記第１のパ
ルス信号が前記第１の論理レベル及び前記第２のパルス
信号が前記第２の論理レベルである第４の状態の４状態
に判別し、前記第１のパルス信号の位相が前記第２のパ
ルス信号の位相よりも進んでいるときは前記第１の状
態、前記第２の状態、前記第３の状態及び前記第４の状
態の順に前記第１の出力に前記第１及び第２のパルス信
号の位相状態の４段階の変化を示す第１の４逓倍のパル
ス信号を前記論理和ゲートを介して前記第４の出力端子
に出力し、前記第２のパルス信号の位相が前記第１のパ
ルス信号の位相よりも進んでいるときは前記第１の状
態、前記第４の状態、前記第３の状態及び前記第２の状
態の順に前記第２の出力に前記第１及び第２のパルス信
号の位相状態の変化を示す第２の４逓倍のパルス信号を
前記論理和ゲートを介して前記第４の出力端子に出力
し、前記第１及び第２の４逓倍のパルス信号に応答して
前記R/Sフリップフロップのセット／リセットを行い、 さらに、前記位相判別・クロックパルス発生回路が前記
第１のパルス信号を一方の入力、前記第２のパルス信号
を第１の遅延回路を介して他方の入力とする第１の排他
的論理和回路と、前記第２のパルス信号を一方の入力と
し、前記第１のパルス信号を第２の遅延回路を介して他
方の入力とする第２の排他的論理和回路と、前記第１の
排他的論理わ回路の出力信号を一方の入力、前記第２の
排他的論理和回路の出力信号を第１のインバータ回路を
介して他方の入力とする第１の論理積回路と、前記第２
の排他的論理和回路の出力信号を一方の入力、前記第１
の排他的論理和回路の出力信号を第２のインバータ回路
を介して他方の入力とする第２の論理積回路とにより構
成され、 前記R/Sフリップフロップの出力によって前記第４の出
力端子に出力されている信号が前記第１及び第２の４逓
倍のパルス信号のどちらであるか判別することを特徴と
する位相判別処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265853A JP2534686B2 (ja) | 1986-11-07 | 1986-11-07 | 位相判別処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265853A JP2534686B2 (ja) | 1986-11-07 | 1986-11-07 | 位相判別処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119319A JPS63119319A (ja) | 1988-05-24 |
| JP2534686B2 true JP2534686B2 (ja) | 1996-09-18 |
Family
ID=17422984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265853A Expired - Lifetime JP2534686B2 (ja) | 1986-11-07 | 1986-11-07 | 位相判別処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2534686B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210376836A1 (en) * | 2018-07-10 | 2021-12-02 | Sony Corporation | Signal processing circuit, signal processing device, and signal processing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019996B2 (ja) * | 1978-09-19 | 1985-05-18 | メルシャン株式会社 | Ｌ↓−アミノアシラ−ゼ及びその製造方法 |
| JPS58120921U (ja) * | 1982-01-11 | 1983-08-17 | 八重洲無線株式会社 | クロツク信号回路の構成 |
| JPS58142621A (ja) * | 1982-02-17 | 1983-08-24 | Mitsubishi Electric Corp | ２相クロツク判別回路 |
-
1986
- 1986-11-07 JP JP61265853A patent/JP2534686B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210376836A1 (en) * | 2018-07-10 | 2021-12-02 | Sony Corporation | Signal processing circuit, signal processing device, and signal processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63119319A (ja) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569589B2 (ja) | カウンタ回路 | |
| US4737971A (en) | Synchronization detection circuit | |
| US4317053A (en) | High speed synchronization circuit | |
| JP2534686B2 (ja) | 位相判別処理回路 | |
| KR20010034344A (ko) | 펄스 에지 검출기 | |
| US5229843A (en) | Circuit for increasing the resolution of a laser gyroscope with clock synchronization | |
| JPH04223729A (ja) | 信号同期化回路装置 | |
| JPS61189460A (ja) | 速度検出器の故障検出方法 | |
| JP2538786B2 (ja) | クリアパルス発生方式 | |
| JPH0370314A (ja) | クロック断検出回路 | |
| SU993456A1 (ru) | Устройство дл синхронизации | |
| JPH01311281A (ja) | 回転方向判別回路 | |
| JPH0620173B2 (ja) | 信号発生回路 | |
| KR200141195Y1 (ko) | 카운터 오동작 방지회로 | |
| JP2641423B2 (ja) | カウンタ回路 | |
| SU970634A1 (ru) | Фазовый дискриминатор | |
| SU1439737A1 (ru) | Преобразователь перемещени в код | |
| JPH01113670A (ja) | 回転検出器 | |
| SU1083349A1 (ru) | Формирователь импульсов | |
| JPH01194709A (ja) | 位相判別回路 | |
| SU1218455A1 (ru) | Формирователь импульсов | |
| SU1195274A1 (ru) | Нуль-индикатор фазового сдвига | |
| RU2015523C1 (ru) | Устройство для программного контроля | |
| JPH01174974A (ja) | 動作検出装置 | |
| JPH01174977A (ja) | 動作検出装置 |