JP2538786B2

JP2538786B2 - クリアパルス発生方式

Info

Publication number: JP2538786B2
Application number: JP62307920A
Authority: JP
Inventors: 篤須田; 輝彦鈴木; 淳伊藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-04
Filing date: 1987-12-04
Publication date: 1996-10-02
Anticipated expiration: 2011-10-02
Also published as: JPH01149521A

Description

【発明の詳細な説明】〔概要〕クロック信号に同期して動作するカウンタ等を、確実
に初期設定可能とするクリアパルスを発生させるクリア
パルス発生回路に関し、確実なクリアパルスを発生させることを目的とし、クリアパルス発生回路では、１値より他値に変化して
その状態を継続する２値の入力信号（ｉ）の変化点を第
１のクロック信号（clk₁）によって同期して検出し、検
出した変化点に対応して変化し、その状態を継続する第
１検出信号（ｊ）を出力する第一の検出手段（100）、
第一の検出手段（100）よりの第１検出信号（ｊ）の変
化点を第１のクロック信号（clk₁）によって同期して検
出し、検出した変化点に対応して変化しその状態を継続
する第２検出信号（ｋ）を出力する第二の検出手段（20
0）、第二の検出手段（200）よりの第２検出信号（ｋ）
の変化点を、第１のクロック信号（clk₁）とは非同期の
第２のクロック信号（clk₂）によって同期して検出し、
検出した変化点に対応して変化しその状態を継続する第
３検出信号（ｍ）を出力する第三の検出手段（300）及
び第１検出信号（ｊ）の変化点で変化し、第３検出信号
（ｍ）の変化点で元の状態に戻る２値信号のクリアパル
ス（ｎ）を発生し、第２のクロック信号（clk₂）に同期
して動作する装置に供給する出力装置を備えるようにす
る。

〔産業上の利用分野〕

本発明は、クロック信号に同期して動作するカウンタ
等を、確実に初期設定可能とするクリアパルスを発生さ
せるクリアパルス発生回路に関する。

クロック信号に同期して動作するカウンタ等を初期設
定させる為には、カウンタ等にクリアパルスを入力する
必要がある。

〔従来の技術〕

第６図は従来あるクリアパルス発生回路の一例を示す
図であり、第７図は第６図における信号波形を例示する
図である。

第６図に示されるクリアパルス発生回路は、クロック
信号clk₁に同期した二値の入力信号a₁が、論理“0"から
論理“1"に変化した場合に、クロック信号clk₂に同期し
て動作するカウンタ（CNT）５を初期設定するクリアパ
ルスを発生することを要求されている。

第６図および第７図において、入力信号a₁は、クロッ
ク信号clk₁に同期して動作するフリップフロップ（DF
F）１の、端子Ｄに入力されている。

時点t₁₁以前は、入力信号a₁が論理“0"に設定されて
いる為、フリップフロップ１はリセット状態にあり、端
子Ｑから出力する出力信号b₁を論理“0"に設定してい
る。

かかる状態で、入力信号a₁が、時点t₁₁に論理“1"に
変化すると、フリップフロップ１はクロック信号clk₁が
時点t₁₁以後、最初に立下がる時点t₁₂にセットされ、端
子Ｑから出力する出力信号b₁を論理“1"に設定する。

出力信号b₁は、クロック信号clk₁に同期して動作する
フリップフロップ（DFF）２の端子Ｄに入力されてい
る。

フリップフロップ２は、出力信号b₁が論理“0"に設定
されている時点t₁₂以前はリセット状態にあり、端子Qn
から出力する出力信号c₁を論理“1"に設定しているが、
出力信号b₁が時点t₁₂に論理“1"に変化すると、フリッ
プフロップ２はクロック信号clk₁が時点t₁₂以後、最初
に立下がる時点t₁₃にセットされ、端子Qnから出力する
出力信号c₁を論理“0"に設定する。

ゲート３には、出力信号b₁およびc₁が入力されてお
り、時点t₁₂以前には出力信号b₁が論理“0"に設定され
ている為、出力信号d₁は論理“1"に設定されているが、
時点t₁₂に出力信号b₁が論理“1"に変化すると、出力信
号d₁は論理“0"に設定され、更に時点t₁₃に出力信号c₁
が論理“0"に変化すると、出力信号d₁は再び論理“1"に
設定される。

即ち出力信号d₁は、クロック信号clk₁の一周期の間、
クロック信号clk₁に同期して論理“0"に設定されること
となる。

然しクロック信号clk₂に同期して動作するカウンタ５
を初期設定させる為には、少なく共後縁がクロック信号
clk₂に同期したクリアパルスを発生する必要がある為、
出力信号d₁はクロック信号clk₂に同期して動作するフリ
ップフロップ（DFF）４の端子Ｄに入力される。

フリップフロップ４は、出力信号d₁が論理“1"に設定
されている時点t₁₂以前にはセット状態にあり、端子Ｑ
から出力するクリア信号e₁を論理“1"に設定している
が、時点t₁₂乃至t₁₃に出力信号d₁が論理“0"に設定され
ると、フリップフロップ４は時点t₁₂乃至t₁₃の期間でク
ロック信号clk₂が立下がる時点t₁₄が存在すれば、時点t
₁₄にリセットされ、端子Ｑから出力するクリア信号e₁を
クロック信号clk₂に同期して論理“0"に設定させた後、
クロック信号clk₂が時点t₁₃以後、最初に立下がる時点t
₁₅（第７図においては時点t₁₄よりクロック信号clk₂の
一周期後）に再びセットされ、端子Ｑから出力するクリ
ア信号e₁を再びクロック信号clk₂に同期して論理“1"に
設定する。

かかる場合には、クリア信号e₁は、クロック信号clk₂
の一周期の間、クロック信号clk₂に同期して論理“0"に
設定され、クリアパルスを形成することとなる。

然し、クロック信号clk₁とクロック信号clk₂とは所謂
非同期である為、時点t₁₂乃至t₁₃の期間にクロック信号
clk₂が立下がる時点が必ずしも存在するとは限らず、仮
にクロック信号clk₂が立下がる時点t₁₄が存在した場合
にも、時点t₁₄からフリップフロップ４が確実にリセッ
ト状態となる迄の期間（所謂セットアップホールド時
間）の間に出力信号d₁が再び論理“1"に変化する時点t
₁₃が到来すると、フリップフロップ４は不確定な状態と
なり、端子Ｑから出力するクリア信号e₁を確実に論理
“0"に設定するとは限らず、何れの場合にも確実なクリ
アパルスが発生するとは限らず、カウンタ５が確実に初
期設定される保証は無い。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来あるクリアパルス
発生回路においては、確実なクリアパルスが発生させら
れるとは限らないと言う問題点があった。

本発明は、確実なクリアパルスを発生させることを目
的とする。

〔問題点を解決するための手段〕

上記問題点は、本発明により、第１図の原理図の如
く、１値より他値に変化してその状態を継続する２値の
入力信号（ｉ）の変化点を第１のクロック信号（clk₁）
によって同期して検出し、検出した変化点に対応して変
化し、その状態を継続する第１検出信号（ｊ）を出力す
る第一の検出手段（100）、第一の検出手段（100）より
の第１検出信号（ｊ）の変化点を第１のクロック信号
（clk₁）によって同期して検出し、検出した変化点に対
応して変化しその状態を継続する第２検出信号（ｋ）を
出力する第二の検出手段（200）、第二の検出手段（20
0）よりの第２検出信号（ｋ）の変化点を、第１のクロ
ック信号（clk₁）とは非同期の第２のクロック信号（cl
k₂）によって同期して検出し、検出した変化点に対応し
て変化しその状態を継続する第３検出信号（ｍ）を出力
する第三の検出手段（300）及び第１検出信号（ｊ）の
変化点で変化し、第３検出信号（ｍ）の変化点で元の状
態に戻る２値信号のクリアパルス（ｎ）を発生し、第２
のクロック信号（clk₂）に同期して動作する装置に供給
する出力装置を備えることを特徴とするクリアパルス発
生回路によって解決される。

〔作用〕

本発明によれば、クリアパルスｎの前縁は第一の検出
手段100が入力信号ｉの変化点を第１のクロック信号clk
₁に同期して検出した時点であり、またクリアパルスの
後縁は第三の検出手段300が、第二の検出手段200からの
出力である第２検出信号（ｋ）の変化を第２のクロック
信号（clk₂）に同期して検出した時点である。従って第
一の検出手段は入力信号ｉの変化を確実に検出し、また
第三の検出手段（300）も第２検出信号（ｋ）の変化を
確実に検出するため、出力手段（400）は確実にクリア
パルスｎを出力することとなる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。第２
図は本発明の一実施例によるクリアパルス発生回路を示
す図であり、第３図は第２図における信号波形を例示す
る図である。なお、全図を通じて同一符号は同一対象物
を示す。

第２図においては、第１図における第一の検出手段10
0としてフリップフロップ（DFF）11が設けられ、第１図
における第二の検出手段200としてフリップフロップ（D
FF）12が設けられ、第１図における第三の検出手段300
としてフリップフロップ（DFF）13が設けられ、第１図
における出力手段400としてゲート14が設けられてい
る。

また第２図においては、第１図における入力信号ｉと
して入力信号a₂が示され、第１図における第１検出信号
ｊとしてフリップフロップ11の出力信号b₂が示され、第
１図における第２検出信号ｋとしてフリップフロップ12
の出力信号c₂が示され、第１図における第３検出信号ｍ
としてフリップフロップ13の出力信号d₂が示され、第１
図におけるクリアパルスｎはクリア信号e₂が形成する。

第２図に示されるクリアパルス発生回路も、クロック
信号clk₁に同期した二値の入力信号a₂が論理“0"から論
理“1"に変化した場合に、クロック信号clk₂に同期して
動作するカウンタ（CNT）15を初期設定するクリアパル
スを発生することを要求されている。

第２図および第３図において、入力信号a₂は、クロッ
ク信号clk₁に同期して動作するフリップフロップ11の端
子Ｄに入力されている。

時点t₂₁以前は、入力信号a₂が論理“0"に設定されて
いる為、フリップフロップ11はリセット状態にあり、端
子Ｑから出力する出力信号b₂を論理“0"に設定してい
る。

かかる状態で、入力信号a₂が時点t₂₁に論理“1"に変
化すると、フリップフロップ11はクロック信号clk₁が時
点t₂₁以後、最初に立下がる時点t₂₂にセットされ、端子
Ｑから出力する出力信号b₂を論理“1"に設定する。

出力信号b₂は、クロック信号clk₁に同期して動作する
フリップフロップ12の端子Ｄに入力されている。

フリップフロップ12は、出力信号b₂が論理“0"に設定
されている時点t₂₂以前はリセット状態にあり、端子Ｑ
から出力する出力信号c₂を論理“0"に設定しているが、
出力信号b₂が時点t₂₂に論理“1"に変化すると、フリッ
プフロップ12はクロック信号clk₁が時点t₂₂以後、最初
に立下がる時点t₂₃にセットされ、端子Ｑから出力する
出力信号c₂を論理“1"に設定する。

出力信号c₂は、クロック信号clk₂に同期して動作する
フリップフロップ13の端子Ｄに入力されている。

フリップフロップ13は、出力信号c₂が論理“0"に設定
されている時点t₂₃以前はリセット状態にあり、端子Qn
から出力する出力信号d₂を論理“1"に設定しているが、
出力信号c₂が時点t₂₃に論理“1"に変化すると、フリッ
プフロップ13はクロック信号clk₂が時点t₂₃以後、最初
に立下がる時点t₂₄にセットされ、端子Qnから出力する
出力信号d₂を論理“0"に設定する。

ゲート14には、出力信号b₂およびd₂が入力されてお
り、時点t₂₂以前には出力信号b₂が論理“0"に設定され
ている為、出力するクリア信号e₂は論理“1"に設定され
ているが、時点t₂₂に出力信号b₂が論理“1"に変化する
と、クリア信号e₂は論理“0"に設定され、更に時点t₂₄
に出力信号d₂が論理“0"に変化すると、クリア信号e₂は
再び論理“1"に設定される。

即ちクリア信号e₂は、クロック信号clk₁に同期した時
点t₂₂から、クロック信号clk₂に同期した時点t₂₄の間、
論理“0"に設定され、クリアパルスを形成することとな
る。

クロック信号clk₁とclk₂とは所謂非同期である為、出
力信号c₂がクロック信号clk₁に同期して論理値の変化す
る時点t₂₃と、出力信号d₂がクロック信号clk₂に同期し
て変化する時点t₂₄との間には、最大クロック信号clk₂
の一周期分の変動が生ずる。

従って、時点t₂₂とt₂₄との間、即ちクリアパルスの幅
は、最小時点t₂₂乃至t₂₃、即ちクロック信号clk₁の一周
期分から、最大クロック信号clk₁およびclk₂の一周期分
の和の範囲で変動する。

時点t₂₂は、入力信号a₂が論理“0"から論理“1"に変
化した時点t₂₁以後、少なくともクロック信号c₁の一周
期以内に確実に発生し、また時点t₂₄も、出力信号c₂が
論理“0"から論理“1"に変化した時点t₂₃以後、少なく
ともクロック信号clk₂の一周期以内に確実に発生する。

クリア信号e₂は、カウンタ５の端子CLRに入力されて
いる。

カウンタ５は、端子CLRに入力されるクリア信号e₂が
論理“1"から論理“0"に変化すると初期設定され、その
後クリア信号e₂が論理“0"から論理“1"に変化すると、
端子CKに入力されるクロック信号clk₂に同期して計数を
開始する。

以上の説明から明らかな如く、本実施例によれば、ゲ
ート14から出力されるクリア信号e₂は、入力信号a₂が変
化した時点t₂₁から一定期間の後に、所要のパルス幅を
有するクリアパルスを確実に形成し、カウンタ15を確実
に初期設定することが可能となる。

なお、第２図および第３図はあく迄本発明の一実施例
に過ぎず、例えばクリアパルスは、入力信号a₂の論理値
が論理“0"から論理“1"に変化した場合に発生するもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。

第４図および第５図は、それぞれ本発明の他の実施例
によるクリアパルス発生回路を示す図である。

第４図に示されるクリアパルス発生回路は、入力信号
a₃が論理“1"から論理“0"に変化した場合に、クロック
信号clk₁に同期して動作するフリップフロップ（DFF）2
1の端子Qnから出力される出力信号b₃′と、クロック信
号clk₂に同期して動作するフリップフロップ（DFF）23
の端子Ｑから出力される出力信号d₃とが入力されるゲー
ト24から出力されるクリア信号e₃によりクリアパルスが
形成され、また第５図に示されるクリアパルス発生回路
は、入力信号a₄が論理“0"から論理“1"に変化した場
合、または論理“1"から論理“0"に変化した場合に、ク
ロック信号clk₁に同期して動作するフリップフロップ
（DFF）31の端子Ｑから出力される出力信号b₄と、クロ
ック信号clk₂に同期して動作するフリップフロップ（DF
F）33の端子Ｑから出力される出力信号d₄とが入力され
る排他論理和回路34から出力されるクリア信号e₄により
クリアパルスが形成される。

またクリアパルス発生回路が発生するクリアパルス
は、カウンタを初期設定するものに限定されぬことは言
う迄も無い。

〔発明の効果〕

以上、本発明によれば、確実なクリアパルスを発生す
るクリアパルス発生回路が得られる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるクリアパルス発生回路を示す図、第３図は第
２図における信号波形を例示する図、第４図は本発明の
他の実施例によるクリアパルス発生回路を示す図、第５
図は本発明の他の実施例によるクリアパルス発生回路を
示す図、第６図は従来あるクリアパルス発生回路の一例
を示す図、第７図は第６図における信号波形を例示する
図である。図において、１、２、４、11乃至13、21乃至23および31
乃至33はフリップフロップ（DFF）、３、14および24は
ゲート、５、15、25および35はカウンタ（CNT）、34は
排他論理和回路、100は第一の検出手段、200は第二の検
出手段、300は第三の検出手段、400は出力手段、を示
す。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭62−227220（ＪＰ，Ａ) 特開昭61−151771（ＪＰ，Ａ) 実開昭61−7152（ＪＰ，Ｕ)

Claims

(57)【特許請求の範囲】

【請求項１】１値より他値に変化してその状態を継続す
る２値の入力信号（ｉ）の変化点を第１のクロック信号
（clk₁）によって同期して検出し、検出した変化点に対
応して変化し、その状態を継続する第１検出信号（ｊ）
を出力する第一の検出手段（100）、第一の検出手段（100）よりの第１検出信号（ｊ）の変
化点を第１のクロック信号（clk₁）によって同期して検
出し、検出した変化点に対応して変化しその状態を継続
する第２検出信号（ｋ）を出力する第二の検出手段（20
0）、第二の検出手段（200）よりの第２検出信号（ｋ）の変
化点を、第１のクロック信号（clk₁）とは非同期の第２
のクロック信号（clk₂）によって同期して検出し、検出
した変化点に対応して変化しその状態を継続する第３検
出信号（ｍ）を出力する第三の検出手段（300）及び第１検出信号（ｊ）の変化点で変化し、第３検出信号
（ｍ）の変化点で元の状態に戻る２値信号のクリアパル
ス（ｎ）を発生し、第２のクロック信号（clk₂）に同期
して動作する装置に供給する出力装置を備えることを特
徴とするクリアパルス発生回路。