JP2581024B2 - クロック異常検出回路 - Google Patents
クロック異常検出回路Info
- Publication number
- JP2581024B2 JP2581024B2 JP6304409A JP30440994A JP2581024B2 JP 2581024 B2 JP2581024 B2 JP 2581024B2 JP 6304409 A JP6304409 A JP 6304409A JP 30440994 A JP30440994 A JP 30440994A JP 2581024 B2 JP2581024 B2 JP 2581024B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- abnormality detection
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロック異常検出回路に
関し、特にクロック信号に混入したひげ状の異常パルス
を検出するクロック異常検出回路に関する。
関し、特にクロック信号に混入したひげ状の異常パルス
を検出するクロック異常検出回路に関する。
【０００２】
【従来の技術】従来、この種のクロック異常検出回路
は、監視クロックを用いて、その周波数より小さい周波
数を有する被監視クロックに混入したひげ状パルスを検
出するようになっていた（例えば、特開平３−１９６２
０９号公報参照）。すなわち、従来のクロック異常検出
回路は、例えば図３に示すように、バッファ４１と、第
１カウンタ１１１と、第２カウンタ１２１と、Ｄ−フリ
ップフロップ２１１と、シフトレジスタ２２１と、ＥＯ
Ｒゲート３１１と、第３カウンタ３１２と、インバータ
３１３と、インバータ３２１と、ＡＮＤゲート３２２
と、ＮＯＲゲート３２３と、ＯＲゲート３２４とから構
成されていた。
は、監視クロックを用いて、その周波数より小さい周波
数を有する被監視クロックに混入したひげ状パルスを検
出するようになっていた（例えば、特開平３−１９６２
０９号公報参照）。すなわち、従来のクロック異常検出
回路は、例えば図３に示すように、バッファ４１と、第
１カウンタ１１１と、第２カウンタ１２１と、Ｄ−フリ
ップフロップ２１１と、シフトレジスタ２２１と、ＥＯ
Ｒゲート３１１と、第３カウンタ３１２と、インバータ
３１３と、インバータ３２１と、ＡＮＤゲート３２２
と、ＮＯＲゲート３２３と、ＯＲゲート３２４とから構
成されていた。
【０００３】このような従来のクロック異常検出回路で
は、時刻ｔ１（図４（ａ）参照）において、被監視クロ
ックＣＫにひげ状パルスｐ１が重畳すると、第１カウン
タ１１１は１つカウントを進め、その出力Ｄ１はトグル
変化する。これに応じて、次の監視クロックＣＫS が到
来する時刻ｔ２には、Ｄ−フリップフロップ２１１の出
力Ｓ１が変化する。一方、時刻ｔ２の被監視クロックＣ
Ｋのレベルと時刻ｔ０の被監視クロックＣＫのレベルと
が同じであるため、シフトレジスタ２２１の出力Ｓ２１
は時刻ｔ２で変化せず、第２カウンタ１２１の出力Ｄ２
も変化しない。したがって、時刻ｔ２で出力Ｓ１と出力
Ｄ２との比較結果が不一致となり、ＥＯＲゲート３１１
の検出出力ＡＬＭ１’が“Ｈ”レベルになる。この状態
は、次の監視クロックＣＫS が到来する時刻ｔ４でも変
わらない。したがって、時刻ｔ２から監視クロックＣＫ
S の半クロック後の時刻ｔ３では、第３カウンタ３１２
はクリアが解除されているため、カウント値が１つ進
み、時刻ｔ４から監視クロックＣＫS の半クロック後の
時刻ｔ５でまたカウント値が１つ進む。すると、第３カ
ウンタ３１２のカウント値が２に達し、２1 の位である
検出出力ＡＬＭ１が“Ｈ”レベルになり、ＯＲゲート３
２４を介してクロック異常検出信号ＡＬＭが出力され
る。また、検出出力ＡＬＭ１が“Ｈ”レベルになると、
第１カウンタ１１１および第２カウンタ１２１にリセッ
トがかかり、両カウンタのカウント値が初期化され、内
部状態が再度一致する。また、出力Ｓ１は、次に監視ク
ロックＣＫS が到来する時刻ｔ６で出力Ｄ１の値と同じ
になり、ここで出力Ｓ１と出力Ｄ２とは同一になり、検
出出力ＡＬＭ１’が“Ｌ”レベルとなるため、第３カウ
ンタ３１２のクリア入力がアクティブになり、監視クロ
ックＣＫS の半クロック後の時刻ｔ７で出力ＡＬＭ１が
“Ｌ”レベルになり、クロック異常検出信号ＡＬＭの出
力が停止される。
は、時刻ｔ１（図４（ａ）参照）において、被監視クロ
ックＣＫにひげ状パルスｐ１が重畳すると、第１カウン
タ１１１は１つカウントを進め、その出力Ｄ１はトグル
変化する。これに応じて、次の監視クロックＣＫS が到
来する時刻ｔ２には、Ｄ−フリップフロップ２１１の出
力Ｓ１が変化する。一方、時刻ｔ２の被監視クロックＣ
Ｋのレベルと時刻ｔ０の被監視クロックＣＫのレベルと
が同じであるため、シフトレジスタ２２１の出力Ｓ２１
は時刻ｔ２で変化せず、第２カウンタ１２１の出力Ｄ２
も変化しない。したがって、時刻ｔ２で出力Ｓ１と出力
Ｄ２との比較結果が不一致となり、ＥＯＲゲート３１１
の検出出力ＡＬＭ１’が“Ｈ”レベルになる。この状態
は、次の監視クロックＣＫS が到来する時刻ｔ４でも変
わらない。したがって、時刻ｔ２から監視クロックＣＫ
S の半クロック後の時刻ｔ３では、第３カウンタ３１２
はクリアが解除されているため、カウント値が１つ進
み、時刻ｔ４から監視クロックＣＫS の半クロック後の
時刻ｔ５でまたカウント値が１つ進む。すると、第３カ
ウンタ３１２のカウント値が２に達し、２1 の位である
検出出力ＡＬＭ１が“Ｈ”レベルになり、ＯＲゲート３
２４を介してクロック異常検出信号ＡＬＭが出力され
る。また、検出出力ＡＬＭ１が“Ｈ”レベルになると、
第１カウンタ１１１および第２カウンタ１２１にリセッ
トがかかり、両カウンタのカウント値が初期化され、内
部状態が再度一致する。また、出力Ｓ１は、次に監視ク
ロックＣＫS が到来する時刻ｔ６で出力Ｄ１の値と同じ
になり、ここで出力Ｓ１と出力Ｄ２とは同一になり、検
出出力ＡＬＭ１’が“Ｌ”レベルとなるため、第３カウ
ンタ３１２のクリア入力がアクティブになり、監視クロ
ックＣＫS の半クロック後の時刻ｔ７で出力ＡＬＭ１が
“Ｌ”レベルになり、クロック異常検出信号ＡＬＭの出
力が停止される。
【０００４】また、時刻ｔ１１（図４（ｂ）参照）にお
いて、被監視クロックＣＫにひげ状パルスｐ２が重畳す
ると、第１カウンタ１１１は１つカウントを進め、その
出力Ｄ１はトグル変化する。この変化がその時点での監
視クロックＣＫS の１クロック内に入れば、Ｄ−フリッ
プフロップ２１１の出力Ｓ１も変化する。一方、ひげ状
パルスｐ２の幅がある程度長く、時刻ｔ１１で被監視ク
ロックＣＫのレベルを監視クロックＣＫS でサンプリン
グしたときと重なれば、このときシフトレジスタ２２１
の出力Ｓ２１も変化するので、出力Ｄ２も変化する。し
たがって、出力Ｓ１と出力Ｄ２とは不一致とはならず、
ＥＯＲゲート３１１から検出出力ＡＬＭ１’は出力され
ない。一方、ひげ状パルスｐ２によって変化したシフト
レジスタ２２１の出力Ｓ２１は、次の時刻ｔ１３で元に
戻ってしまい、出力Ｓ２１の値は１クロック（ＣＫS ）
期間しか保持できない。したがって、出力Ｓ２１を監視
クロックＣＫS で遅延した信号Ｓ２２、さらにこれを１
クロック遅延した信号Ｓ２３の値が、時刻ｔ１２から時
刻ｔ１３にかけておよび時刻ｔ１３から時刻ｔ１４にか
けていずれも“Ｈ”→“Ｌ”→“Ｈ”となっている。こ
のとき、同一値が１クロック（ＣＫS ）期間しか持続し
ないことを検出するＡＮＤゲート３２２およびＮＯＲゲ
ート３２３からの出力ＡＬＭ２’およびＡＬＭ２”は、
出力Ｓ２１，Ｓ２２およびＳ２３がそれぞれ“Ｈ”，
“Ｌ”および“Ｈ”レベル、“Ｌ”，“Ｈ”および
“Ｌ”レベルとなることから“Ｈ”レベルとなるので、
クロック異常検出信号ＡＬＭが“Ｈ”レベルとなり、外
部にクロック異常を通知する。
いて、被監視クロックＣＫにひげ状パルスｐ２が重畳す
ると、第１カウンタ１１１は１つカウントを進め、その
出力Ｄ１はトグル変化する。この変化がその時点での監
視クロックＣＫS の１クロック内に入れば、Ｄ−フリッ
プフロップ２１１の出力Ｓ１も変化する。一方、ひげ状
パルスｐ２の幅がある程度長く、時刻ｔ１１で被監視ク
ロックＣＫのレベルを監視クロックＣＫS でサンプリン
グしたときと重なれば、このときシフトレジスタ２２１
の出力Ｓ２１も変化するので、出力Ｄ２も変化する。し
たがって、出力Ｓ１と出力Ｄ２とは不一致とはならず、
ＥＯＲゲート３１１から検出出力ＡＬＭ１’は出力され
ない。一方、ひげ状パルスｐ２によって変化したシフト
レジスタ２２１の出力Ｓ２１は、次の時刻ｔ１３で元に
戻ってしまい、出力Ｓ２１の値は１クロック（ＣＫS ）
期間しか保持できない。したがって、出力Ｓ２１を監視
クロックＣＫS で遅延した信号Ｓ２２、さらにこれを１
クロック遅延した信号Ｓ２３の値が、時刻ｔ１２から時
刻ｔ１３にかけておよび時刻ｔ１３から時刻ｔ１４にか
けていずれも“Ｈ”→“Ｌ”→“Ｈ”となっている。こ
のとき、同一値が１クロック（ＣＫS ）期間しか持続し
ないことを検出するＡＮＤゲート３２２およびＮＯＲゲ
ート３２３からの出力ＡＬＭ２’およびＡＬＭ２”は、
出力Ｓ２１，Ｓ２２およびＳ２３がそれぞれ“Ｈ”，
“Ｌ”および“Ｈ”レベル、“Ｌ”，“Ｈ”および
“Ｌ”レベルとなることから“Ｈ”レベルとなるので、
クロック異常検出信号ＡＬＭが“Ｈ”レベルとなり、外
部にクロック異常を通知する。
【０００５】
【発明が解決しようとする課題】上述した従来のクロッ
ク異常検出回路では、監視クロック信号を用いて、その
周波数より小さい周波数を有する被監視クロック信号に
混入するひげ状の異常パルスを検出するようになってい
たので、回路が複雑になるとともに、異常の検出までに
時間がかかるという問題点があった。
ク異常検出回路では、監視クロック信号を用いて、その
周波数より小さい周波数を有する被監視クロック信号に
混入するひげ状の異常パルスを検出するようになってい
たので、回路が複雑になるとともに、異常の検出までに
時間がかかるという問題点があった。
【０００６】本発明の目的は、上述の点に鑑み、監視ク
ロック信号を用いることなしに被監視クロック信号（以
下、単にクロック信号という）に混入するひげ状の異常
パルスを検出できるようにしたクロック異常検出回路を
提供することにある。
ロック信号を用いることなしに被監視クロック信号（以
下、単にクロック信号という）に混入するひげ状の異常
パルスを検出できるようにしたクロック異常検出回路を
提供することにある。
【０００７】なお、受信したクロック信号の立上りで所
定のパルス幅のパルスを発生させ受信したクロック信号
のパルス幅が所定のパルス幅より狭い場合にクロック信
号を断とする回路が特開昭５９−４１９２５号公報に開
示されているが、この回路は、受信クロック信号がパル
ス幅の狭いひげ状になるような異常が連続的に発生した
場合に検出できるようにしたものであり、クロック信号
にたまたま混入したひげ状の異常パルスを検出すること
はできない。
定のパルス幅のパルスを発生させ受信したクロック信号
のパルス幅が所定のパルス幅より狭い場合にクロック信
号を断とする回路が特開昭５９−４１９２５号公報に開
示されているが、この回路は、受信クロック信号がパル
ス幅の狭いひげ状になるような異常が連続的に発生した
場合に検出できるようにしたものであり、クロック信号
にたまたま混入したひげ状の異常パルスを検出すること
はできない。
【０００８】
【課題を解決するための手段】本発明のクロック異常検
出回路は、クロック信号に混入したひげ状の異常パルス
を検出するクロック異常検出回路において、周期ｔ１の
クロック信号を入力し入力信号の立上りから一定時間ｔ
２（ｔ１／２＜ｔ２＜ｔ１）のパルスを生成する単安定
マルチバイブレータと、前記クロック信号を入力し反転
信号を出力する反転回路と、この反転回路の出力信号の
立上りでカウント動作し前記単安定マルチバイブレータ
で生成されたパルスの立下りでクリアされる少なくとも
２ビットの非同期クリアカウンタとからなり、前記非同
期クリアカウンタの２1 の位の出力信号をクロック異常
検出信号とすることを特徴とする。
出回路は、クロック信号に混入したひげ状の異常パルス
を検出するクロック異常検出回路において、周期ｔ１の
クロック信号を入力し入力信号の立上りから一定時間ｔ
２（ｔ１／２＜ｔ２＜ｔ１）のパルスを生成する単安定
マルチバイブレータと、前記クロック信号を入力し反転
信号を出力する反転回路と、この反転回路の出力信号の
立上りでカウント動作し前記単安定マルチバイブレータ
で生成されたパルスの立下りでクリアされる少なくとも
２ビットの非同期クリアカウンタとからなり、前記非同
期クリアカウンタの２1 の位の出力信号をクロック異常
検出信号とすることを特徴とする。
【０００９】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１０】図１は、本発明の一実施例に係るクロック
異常検出回路の構成を示すブロック図である。本実施例
のクロック異常検出回路は、単安定マルチバイブレータ
１と、反転回路２と、非同期クリアカウンタ３と、単安
定マルチバイブレータ４とから構成されている。
異常検出回路の構成を示すブロック図である。本実施例
のクロック異常検出回路は、単安定マルチバイブレータ
１と、反転回路２と、非同期クリアカウンタ３と、単安
定マルチバイブレータ４とから構成されている。
【００１１】単安定マルチバイブレータ１は、周期ｔ１
のクロック信号ＣＫを入力し、入力信号の立上りから一
定時間ｔ２（ｔ１／２＜ｔ２＜ｔ１）だけ“Ｈ”レベル
となるパルスを生成する回路である。
のクロック信号ＣＫを入力し、入力信号の立上りから一
定時間ｔ２（ｔ１／２＜ｔ２＜ｔ１）だけ“Ｈ”レベル
となるパルスを生成する回路である。
【００１２】反転回路２は、クロック信号ＣＫを入力
し、その反転信号を出力する回路である。
し、その反転信号を出力する回路である。
【００１３】非同期クリアカウンタ３は、クロック入力
端子ＣＬＫおよびクリア入力端子ＣＬＲを有し、２0 の
位の出力端子ＱＡおよび２1 の位の出力端子ＱＢを有す
る少なくとも２ビットのカウンタである。非同期クリア
カウンタ３のクロック入力端子ＣＬＫには反転回路２の
出力信号が入力され、クリア入力端子ＣＬＲには単安定
マルチバイブレータ１の出力パルスが入力され、反転回
路２の出力信号の立上りでカウント動作し、単安定マル
チバイブレータ１の出力パルスの立下りでクリアされる
ようになっている。また、非同期クリアカウンタ３は、
２1 の位の出力端子ＱＢからクロック異常検出信号ＡＬ
の出力を行うようになっている。
端子ＣＬＫおよびクリア入力端子ＣＬＲを有し、２0 の
位の出力端子ＱＡおよび２1 の位の出力端子ＱＢを有す
る少なくとも２ビットのカウンタである。非同期クリア
カウンタ３のクロック入力端子ＣＬＫには反転回路２の
出力信号が入力され、クリア入力端子ＣＬＲには単安定
マルチバイブレータ１の出力パルスが入力され、反転回
路２の出力信号の立上りでカウント動作し、単安定マル
チバイブレータ１の出力パルスの立下りでクリアされる
ようになっている。また、非同期クリアカウンタ３は、
２1 の位の出力端子ＱＢからクロック異常検出信号ＡＬ
の出力を行うようになっている。
【００１４】単安定マルチバイブレータ４は、非同期ク
リアカウンタ３からのクロック異常検出信号ＡＬを保持
するために、クロック異常検出信号ＡＬの立上りからあ
る程度のパルス幅ｔ３を持たせたパルスを検出結果とし
て生成する回路である。
リアカウンタ３からのクロック異常検出信号ＡＬを保持
するために、クロック異常検出信号ＡＬの立上りからあ
る程度のパルス幅ｔ３を持たせたパルスを検出結果とし
て生成する回路である。
【００１５】図２（ａ）〜（ｄ）は、本実施例のクロッ
ク異常検出回路の動作例をそれぞれ示すタイミングチャ
ートである。
ク異常検出回路の動作例をそれぞれ示すタイミングチャ
ートである。
【００１６】次に、このように構成された本実施例のク
ロック異常検出回路の動作について説明する。
ロック異常検出回路の動作について説明する。
【００１７】正常なクロックの場合（図２（ａ）参
照）、非同期クリアカウンタ３は、反転回路２から出力
されるクロック信号ＣＫの反転信号の立上りで１にカウ
ントアップされるが、単安定マルチバイブレータ１から
出力されるパルスの立下りで１クロック毎にクリアさ
れ、出力端子ＱＢは常に“Ｌ”レベルとなる。このた
め、単安定マルチバイブレータ４の出力も“Ｌ”レベル
のままで異常なしとなる。
照）、非同期クリアカウンタ３は、反転回路２から出力
されるクロック信号ＣＫの反転信号の立上りで１にカウ
ントアップされるが、単安定マルチバイブレータ１から
出力されるパルスの立下りで１クロック毎にクリアさ
れ、出力端子ＱＢは常に“Ｌ”レベルとなる。このた
め、単安定マルチバイブレータ４の出力も“Ｌ”レベル
のままで異常なしとなる。
【００１８】クロック信号ＣＫの立上りから（ｔ２−ｔ
１／２）の区間内にひげ状の異常パルスＰが発生した場
合（図２（ｂ）参照）、単安定マルチバイブレータ１
は、クロック信号ＣＫの立上りおよび異常パルスＰの立
上りからパルス幅ｔ２のパルスを生成しようとするた
め、パルス幅ｔ２よりも長いパルス幅のパルスを生成す
ることになり、非同期クリアカウント３には１クロック
毎のクリアがかからなくなる。したがって、非同期クリ
アカウンタ３は、このパルス幅ｔ２よりも長いパルス幅
のパルスが生成されている間、反転回路２の出力信号の
立上りをカウントし続けてカウント値２となり、非同期
クリアカウンタ３の出力端子ＱＢは“Ｈ”レベルのクロ
ック異常検出信号ＡＬを出力する。単安定マルチバイブ
レータ４は、非同期クリアカウンタ３からのクロック異
常検出信号ＡＬの立上りから、ある程度のパルス幅ｔ３
を持たせたパルスを検出結果として出力し、外部にひげ
状の異常パルスＰの発生を通知する。
１／２）の区間内にひげ状の異常パルスＰが発生した場
合（図２（ｂ）参照）、単安定マルチバイブレータ１
は、クロック信号ＣＫの立上りおよび異常パルスＰの立
上りからパルス幅ｔ２のパルスを生成しようとするた
め、パルス幅ｔ２よりも長いパルス幅のパルスを生成す
ることになり、非同期クリアカウント３には１クロック
毎のクリアがかからなくなる。したがって、非同期クリ
アカウンタ３は、このパルス幅ｔ２よりも長いパルス幅
のパルスが生成されている間、反転回路２の出力信号の
立上りをカウントし続けてカウント値２となり、非同期
クリアカウンタ３の出力端子ＱＢは“Ｈ”レベルのクロ
ック異常検出信号ＡＬを出力する。単安定マルチバイブ
レータ４は、非同期クリアカウンタ３からのクロック異
常検出信号ＡＬの立上りから、ある程度のパルス幅ｔ３
を持たせたパルスを検出結果として出力し、外部にひげ
状の異常パルスＰの発生を通知する。
【００１９】クロック信号ＣＫの立上りから（ｔ１−ｔ
２）の区間内にひげ状の異常パルスＰが発生した場合
（図２（ｃ）参照）、単安定マルチバイブレータ１は、
クロック信号ＣＫの立上りおよび異常パルスＰの立下り
からパルス幅ｔ２のパルスを生成しようとするため、パ
ルス幅ｔ２より長いパルス幅のパルスを生成する。この
場合、非同期クリアカウンタ３は、１クロック毎にクリ
アはかかるが、異常パルスＰの立上りもクロック信号Ｃ
Ｋの立上りと同様にカウントしてしまうためにカウント
値２となり、出力端子ＱＢに“Ｈ”レベルのクロック異
常検出信号ＡＬを出力する。単安定マルチバイブレータ
４は、非同期クリアカウンタ３からのクロック異常検出
信号ＡＬの立上りから、ある程度のパルス幅ｔ３を持た
せたパルスを検出結果として出力し、外部にひげ状の異
常パルスＰの発生を通知する。
２）の区間内にひげ状の異常パルスＰが発生した場合
（図２（ｃ）参照）、単安定マルチバイブレータ１は、
クロック信号ＣＫの立上りおよび異常パルスＰの立下り
からパルス幅ｔ２のパルスを生成しようとするため、パ
ルス幅ｔ２より長いパルス幅のパルスを生成する。この
場合、非同期クリアカウンタ３は、１クロック毎にクリ
アはかかるが、異常パルスＰの立上りもクロック信号Ｃ
Ｋの立上りと同様にカウントしてしまうためにカウント
値２となり、出力端子ＱＢに“Ｈ”レベルのクロック異
常検出信号ＡＬを出力する。単安定マルチバイブレータ
４は、非同期クリアカウンタ３からのクロック異常検出
信号ＡＬの立上りから、ある程度のパルス幅ｔ３を持た
せたパルスを検出結果として出力し、外部にひげ状の異
常パルスＰの発生を通知する。
【００２０】クロック信号ＣＫの立上りからｔ１／２の
区間内にひげ状の異常パルスＰが発生した場合も（図２
（ｄ）参照）、（ｔ１−ｔ２）の区間内に発生した場合
と同様な動作で異常が検出される。
区間内にひげ状の異常パルスＰが発生した場合も（図２
（ｄ）参照）、（ｔ１−ｔ２）の区間内に発生した場合
と同様な動作で異常が検出される。
【００２１】なお、上記実施例では、単安定マルチバイ
ブレータ４を設けて、非同期クリアカウンタ３からのク
ロック異常検出信号ＡＬの立上りからある程度のパルス
幅ｔ３を持たせたパルスを生成してクロック異常検出信
号ＡＬを保持するようにしたが、クロック異常検出回路
の後段に接続される回路によっては単安定マルチバイブ
レータ４を省略することができる。
ブレータ４を設けて、非同期クリアカウンタ３からのク
ロック異常検出信号ＡＬの立上りからある程度のパルス
幅ｔ３を持たせたパルスを生成してクロック異常検出信
号ＡＬを保持するようにしたが、クロック異常検出回路
の後段に接続される回路によっては単安定マルチバイブ
レータ４を省略することができる。
【００２２】
【発明の効果】以上説明したように本発明は、周期ｔ１
のクロック信号を入力し入力信号の立上りから一定時間
ｔ２のパルスを生成する単安定マルチバイブレータ，ク
ロック信号を入力し反転信号を出力する反転回路，およ
び反転回路の出力信号の立上りでカウント動作し単安定
マルチバイブレータで生成されたパルスの立下りでクリ
アされる非同期クリアカウンタを設け、非同期クリアカ
ウンタの２1 の位の出力信号をクロック異常検出信号と
するようにしたことにより、クロック信号に混入したひ
げ状の異常パルスを他の信号を使用せずに検出すること
ができ、簡易な回路で異常発生を短時間で検出すること
ができるという効果がある。
のクロック信号を入力し入力信号の立上りから一定時間
ｔ２のパルスを生成する単安定マルチバイブレータ，ク
ロック信号を入力し反転信号を出力する反転回路，およ
び反転回路の出力信号の立上りでカウント動作し単安定
マルチバイブレータで生成されたパルスの立下りでクリ
アされる非同期クリアカウンタを設け、非同期クリアカ
ウンタの２1 の位の出力信号をクロック異常検出信号と
するようにしたことにより、クロック信号に混入したひ
げ状の異常パルスを他の信号を使用せずに検出すること
ができ、簡易な回路で異常発生を短時間で検出すること
ができるという効果がある。
【００２３】さらに、クロック異常検出信号の立上りか
らある程度のパルス幅を持たせたパルスを生成する第２
の単安定マルチバイブレータを備えたことにより、非同
期クリアカウンタからのクロック異常検出信号を保持す
ることができるという効果がある。
らある程度のパルス幅を持たせたパルスを生成する第２
の単安定マルチバイブレータを備えたことにより、非同
期クリアカウンタからのクロック異常検出信号を保持す
ることができるという効果がある。
【図１】本発明の一実施例に係るクロック異常検出回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】（ａ）〜（ｄ）は本実施例のクロック異常検出
回路の動作例をそれぞれ示すタイミングチャートであ
る。
回路の動作例をそれぞれ示すタイミングチャートであ
る。
【図３】従来のクロック異常検出回路の一例を示すブロ
ック図である。
ック図である。
【図４】（ａ）および（ｂ）は従来のクロック異常検出
回路の動作例をそれぞれ示すタイミングチャートであ
る。
回路の動作例をそれぞれ示すタイミングチャートであ
る。
１ 単安定マルチバイブレータ ２ 反転回路 ３ 非同期クリアカウンタ ４ 単安定マルチバイブレータ ＡＬ クロック異常検出信号 ＣＫ クロック信号 ｔ１ 周期 ｔ２ 一定時間（ｔ１／２＜ｔ２＜ｔ１）
Claims (2)
- 【請求項１】 クロック信号に混入したひげ状の異常パ
ルスを検出するクロック異常検出回路において、 周期ｔ１のクロック信号を入力し入力信号の立上りから
一定時間ｔ２（ｔ１／２＜ｔ２＜ｔ１）のパルスを生成
する単安定マルチバイブレータと、 前記クロック信号を入力し反転信号を出力する反転回路
と、 この反転回路の出力信号の立上りでカウント動作し前記
単安定マルチバイブレータで生成されたパルスの立下り
でクリアされる少なくとも２ビットの非同期クリアカウ
ンタとからなり、 前記非同期クリアカウンタの２1 の位の出力信号をクロ
ック異常検出信号とすることを特徴とするクロック異常
検出回路。 - 【請求項２】 前記非同期クリアカウンタからのクロッ
ク異常検出信号を保持するために前記クロック異常検出
信号の立上りからある程度のパルス幅を持たせたパルス
を生成する第２の単安定マルチバイブレータを備える請
求項１記載のクロック異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304409A JP2581024B2 (ja) | 1994-11-14 | 1994-11-14 | クロック異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6304409A JP2581024B2 (ja) | 1994-11-14 | 1994-11-14 | クロック異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08137570A JPH08137570A (ja) | 1996-05-31 |
| JP2581024B2 true JP2581024B2 (ja) | 1997-02-12 |
Family
ID=17932664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6304409A Expired - Lifetime JP2581024B2 (ja) | 1994-11-14 | 1994-11-14 | クロック異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2581024B2 (ja) |
-
1994
- 1994-11-14 JP JP6304409A patent/JP2581024B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08137570A (ja) | 1996-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059834A (en) | Circuit device for eliminating noise from an input signal independent of time of arrival of noise or noise width | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| US5686846A (en) | Time duration trigger | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| JP5055016B2 (ja) | 位相差計測回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| KR100223906B1 (ko) | 펄스폭 감지 회로 | |
| JP2911130B2 (ja) | 位相差検出装置 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| KR100266001B1 (ko) | 카운터 회로 | |
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JPH01194709A (ja) | 位相判別回路 | |
| KR930005653B1 (ko) | 클럭 가변회로 | |
| JP2538786B2 (ja) | クリアパルス発生方式 | |
| JPH02301250A (ja) | パルス分周回路 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPH01212368A (ja) | パルス幅計測回路 | |
| KR970019598A (ko) | 비디오엔코더의 비정상 상태판별 및 자동 복구회로 | |
| JPS61131654A (ja) | ３状態信号復号方式 | |
| JPH0591148A (ja) | 信号断検出回路 | |
| JPH08237241A (ja) | シリアルデータ通信の受信クロック生成回路 | |
| KR20010055878A (ko) | 입력 신호의 주파수 검출 장치 및 방법 |