KR970004326A - 위상차 검출회로 - Google Patents

위상차 검출회로 Download PDF

Info

Publication number
KR970004326A
KR970004326A KR1019950017958A KR19950017958A KR970004326A KR 970004326 A KR970004326 A KR 970004326A KR 1019950017958 A KR1019950017958 A KR 1019950017958A KR 19950017958 A KR19950017958 A KR 19950017958A KR 970004326 A KR970004326 A KR 970004326A
Authority
KR
South Korea
Prior art keywords
phase difference
signal
difference detection
clock signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950017958A
Other languages
English (en)
Other versions
KR0137494B1 (ko
Inventor
정성현
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017958A priority Critical patent/KR0137494B1/ko
Publication of KR970004326A publication Critical patent/KR970004326A/ko
Application granted granted Critical
Publication of KR0137494B1 publication Critical patent/KR0137494B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Phase Differences (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명의 위상차 검출회로는 외부의 기준 클럭신호에 동기로 시스템 클럭신호를 발생할 수 있도록 외부의 기준 클럭신호와 시스템 클럭신호의 위상 차를 검출하는 것이다.
본 발명은 기준 클럭신호의 전체 구간동안 위상차를 검출하고, 설정 시간동안 검출한 위상차 데이타를 저장하면서 중앙처리장치로 인터럽트신호를 발생하여 위상차 데이타를 바로 중앙처리장치가 입력 및 처리하도록 하는 것으로서 외부의 기준클럭신호((OCLK)를 이용하여 위상차 검출 구간신호 발생부(1)가 위상차 검출 구간신호를 발생하고, 클럭 분주신호를 이용하여 위상차 검출 출력신호 발생부(2)가 위상차 출력신호를 발생하며, 발생한 위상차 검출 구간신호의 기간동안 카운터(3)가 클럭신호(CLK)를 카운트하면서 출력하고, 위상차 출력신호를 발생할 경우에 카운터(3)가 출력하는 위상차 검출 신호를 래치(4)에 저장하면서 인터럽트 신호(INT)를 발생하여 중앙처리장치가 입력하게 된다.

Description

위상차 검출회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 위상차 검출회로도.

Claims (4)

  1. 외부의 기준 클럭신호(CLK)에 따라 위상차 검출 구간신호를 발생하는 위상차 검출 구간신호 발생부(1)와,자체 클럭신호(SCLK)에 따라 위상차 출력신호를 발생하는 위상차 검출 출력신호 발생부(2)와, 로드신호(LOD)에 따라 기준값을 로드하고 상기 위상차 검출 구간신호 발생부(1)가 발생한 위상차 검출 구간신호의 기간동안 클럭신호(CLK)를 카운트하는 카운터(3)와, 상기 카운터(3)의 출력신호를 상기 위상차 검출 출력신호 발생부(2)가 발생한 위상차 검출 출력신호에따라 저장 및 출력하는 래치(4)와, 상기 래치(4)의 출력신호를 인에이블 신호(EN)에 따라 통과시켜 중앙처리장치(도면에도시되지 않았음)로 입력시키는 버퍼(5)로 구성함을 특징으로 하는 위상차 검출회로.
  2. 제1항에 있어서, 위상차 검출 구간신호 발생부(1)는, 클럭신호(CLK)에 따라 기준클럭 분주신호(CLK/N)를순차적으로 시프트시키는 플립플롭(11~13)과, 상기 플립플롭(11)(13)의 출력단자(/Q)(Q)신호를 반전 논리곱하는 낸드 게이트(ND1)와, 상기 플립플롭(11)(13)의 출력단자(Q)(/Q)신호를 반전 논리곱하는 낸드 게이트(ND2)와, 상기 낸드 게이트(ND1)(ND2)의 출력신호를 논리 곱하여 위상차 검출 구간신호를 출력하는 앤드 게이트(AND)로 구성함을 특징으로 하는 위상차검출회로.
  3. 제1항에 있어서, 위상차 검출 출력신호 발생부는(2)는 직렬 연결되어 자체클럭 분주신호(SCLK/N)를 자체클럭신호(SCLK)에 따라 분주 출력하는 플립플롭(21,22)과, 상기 플립플롭(21)(22)의 출력단자(/Q)(Q) 신호를 반전 논리곱하는 낸드 게이트(ND3)와, 상기 플립플롭(21)(22)의 출력단자(Q)(/Q) 신호를 반전 논리곱하는 낸드 게이트(ND4)와, 상기낸드 게이트(ND3)(ND4)의 출력신호를 반전 논리곱하여 위상차 검출 출력신호를 발생하는 낸드 게이트(ND5)로 구성함을 특징으로 하는 위상차 검출회로.
  4. 제1항에 있어서, 카운터(3)에 로드되는 기준값은 외부의 기준 클럭 신호(CLK)와 DP-PLL회로의 발생 클럭신호의 위상이 일치할 경우를 0으로 기준하여 최대로 위상차가 발생하였을 경우에 카운트는 마이너스 또는 플러스 최대값으로 설정함을 특징으로 하는 위상차 검출회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017958A 1995-06-28 1995-06-28 위상차 검출회로 Expired - Fee Related KR0137494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017958A KR0137494B1 (ko) 1995-06-28 1995-06-28 위상차 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017958A KR0137494B1 (ko) 1995-06-28 1995-06-28 위상차 검출회로

Publications (2)

Publication Number Publication Date
KR970004326A true KR970004326A (ko) 1997-01-29
KR0137494B1 KR0137494B1 (ko) 1998-06-15

Family

ID=19418634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017958A Expired - Fee Related KR0137494B1 (ko) 1995-06-28 1995-06-28 위상차 검출회로

Country Status (1)

Country Link
KR (1) KR0137494B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2010241265B1 (en) * 2010-11-05 2011-05-19 Mt Uncle Grazing Co Method And Product For Assessing Ripeness Of Fruit
KR101038935B1 (ko) * 2008-08-01 2011-06-07 대한민국 후지 사과의 숙도 판정 방법 및 후지 사과의 숙도 판정칼라차트

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038935B1 (ko) * 2008-08-01 2011-06-07 대한민국 후지 사과의 숙도 판정 방법 및 후지 사과의 숙도 판정칼라차트
AU2010241265B1 (en) * 2010-11-05 2011-05-19 Mt Uncle Grazing Co Method And Product For Assessing Ripeness Of Fruit

Also Published As

Publication number Publication date
KR0137494B1 (ko) 1998-06-15

Similar Documents

Publication Publication Date Title
JP3827947B2 (ja) クロック異常検出装置
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
KR890017866A (ko) 필터회로
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
KR970004326A (ko) 위상차 검출회로
JP2002323971A (ja) 乱数発生装置
KR960006290A (ko) 비트순차식 병렬 비교기
EP0438126A2 (en) Pipeline type digital signal processing device
KR100328849B1 (ko) 액정표시소자의모드선택회로
RU2012133C1 (ru) Преобразователь униполярного кода в дельта-код
KR970066799A (ko) 리세트 신호 필터링 회로
KR0137522B1 (ko) 가변 지연소자를 가진 펄스 발생기
JPH01215113A (ja) パルス信号検出回路
KR0141711B1 (ko) 상승/하강 에지 검출장치
KR100366793B1 (ko) 쉬프트 레지스터를 이용한 펄스열 생성장치
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR920014182A (ko) 동기신호 검출회로
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
JPS5654146A (en) Noise detection circuit
KR900002624A (ko) 클램프펄스 작성회로
KR940020219A (ko) 타이밍 검증 회로
JPS57124928A (en) Edge detection circuit
KR930005653B1 (ko) 클럭 가변회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20030120

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20040211

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20040211

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000