JPH0652179B2 - 内挿回路 - Google Patents
内挿回路Info
- Publication number
- JPH0652179B2 JPH0652179B2 JP61204427A JP20442786A JPH0652179B2 JP H0652179 B2 JPH0652179 B2 JP H0652179B2 JP 61204427 A JP61204427 A JP 61204427A JP 20442786 A JP20442786 A JP 20442786A JP H0652179 B2 JPH0652179 B2 JP H0652179B2
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- clock signal
- signal
- main
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相変調方式の変位量検出用内挿回路の改良に
関する。
関する。
［発明の概要］ 演算回路（ＣＰＵ）に対しディジタルスケールの１波長
λ内を１／ａに分割する主内挿用クロック信号（Ｅクロ
ック信号）で同期して位相変調信号に応答する信号（Ｓ
信号）の文周信号をタイマ割込みさせて、高速で主内挿
移動データを求めると共にこの主内挿移動データ以下の
１／ａ内をさらに分割する差分内挿移動データを簡単な
ロジック回路により基準クロック信号、Ｅクロック信号
及びＳ信号から求めて、両データ信号を加減算して全体
の移動量を検出するように構成した内挿回路である。
λ内を１／ａに分割する主内挿用クロック信号（Ｅクロ
ック信号）で同期して位相変調信号に応答する信号（Ｓ
信号）の文周信号をタイマ割込みさせて、高速で主内挿
移動データを求めると共にこの主内挿移動データ以下の
１／ａ内をさらに分割する差分内挿移動データを簡単な
ロジック回路により基準クロック信号、Ｅクロック信号
及びＳ信号から求めて、両データ信号を加減算して全体
の移動量を検出するように構成した内挿回路である。
［従来の技術］ 位相変調方式の変位量検出装置に用いられている従来の
内挿回路としては、特公昭４９−８９１７号または特開
昭５９−５２７１１号等に開示されたものがある。
内挿回路としては、特公昭４９−８９１７号または特開
昭５９−５２７１１号等に開示されたものがある。
［発明が解決しようとする問題点］ しかるに従来の内挿回路は回路構成が複雑であるため、
ディスクリートな回路素子で構成する場合、部品点数が
多くなるのは避け難く、高密度化を図るにはＬＳＩ化の
必要があるので、コストアップとなる問題があり、また
高分解能の条件で高速化するにも問題があった。
ディスクリートな回路素子で構成する場合、部品点数が
多くなるのは避け難く、高密度化を図るにはＬＳＩ化の
必要があるので、コストアップとなる問題があり、また
高分解能の条件で高速化するにも問題があった。
従って本発明の目的は簡単な回路構成で部品点数が少な
くてすむ高速高分解の内挿回路を提供するにある。
くてすむ高速高分解の内挿回路を提供するにある。
［問題点を解決するための手段］ 本発明は上述した目的を達成するため、少なくともタイ
マ割込み入力端子を有し、所定の基準クロック信号で動
作し、該基準クロック信号を周波数逓減した主内挿用ク
ロック信号をカウントする機能を有する演算回路と、前
記位相変調信号に応答する波形整形されたＳ信号を上記
タイマ割込み入力端子に主内挿用クロック信号で同期し
て取り込む主内挿手段と、前記基準クロック信号及び主
内挿用クロック信号で同期した上記Ｓ信号と上記基準ク
ロック信号とから主内挿移動データ以下の差分内挿移動
データを求めて前記演算回路の入力に与える差分内挿手
段と、を備え、前記演算回路が上記主内挿手段による割
込みに応じて前記主内挿クロック信号のカウント数から
主内挿移動データを求めると共に該データと上記差分内
挿移動データとから全体の移動量を算出するように構成
したことを特徴とする。
マ割込み入力端子を有し、所定の基準クロック信号で動
作し、該基準クロック信号を周波数逓減した主内挿用ク
ロック信号をカウントする機能を有する演算回路と、前
記位相変調信号に応答する波形整形されたＳ信号を上記
タイマ割込み入力端子に主内挿用クロック信号で同期し
て取り込む主内挿手段と、前記基準クロック信号及び主
内挿用クロック信号で同期した上記Ｓ信号と上記基準ク
ロック信号とから主内挿移動データ以下の差分内挿移動
データを求めて前記演算回路の入力に与える差分内挿手
段と、を備え、前記演算回路が上記主内挿手段による割
込みに応じて前記主内挿クロック信号のカウント数から
主内挿移動データを求めると共に該データと上記差分内
挿移動データとから全体の移動量を算出するように構成
したことを特徴とする。
［作用］ 演算回路（ＣＰＵ）に対する主内挿用クロック信号で同
期化したＳ信号のタイマ割込みにより高速で主内挿移動
データが求められ、この主内挿移動データ以下の差分内
挿データはＳ信号と基準クロック信号から簡単なロジッ
ク回路により求められ、両データの加減算によって高速
高分解能で全体の移動量が検出される。
期化したＳ信号のタイマ割込みにより高速で主内挿移動
データが求められ、この主内挿移動データ以下の差分内
挿データはＳ信号と基準クロック信号から簡単なロジッ
ク回路により求められ、両データの加減算によって高速
高分解能で全体の移動量が検出される。
［実施例］ 以下図面に示す実施例を参照して本発明を説明すると、
第１図において、１はマイクロコンピュータ等から演算
回路（ＣＰＵ）で、タイマ割込み入力端子１ａ及び主内
挿用クロック信号出力端子１ｂを有する。２及び３は第
１及び第２のＤ型フリップフロプ回路、４はナンド回
路、５及び６は第１及び第２のカウンタ、７は基準クロ
ック信号源、８はインバータ回路である。
第１図において、１はマイクロコンピュータ等から演算
回路（ＣＰＵ）で、タイマ割込み入力端子１ａ及び主内
挿用クロック信号出力端子１ｂを有する。２及び３は第
１及び第２のＤ型フリップフロプ回路、４はナンド回
路、５及び６は第１及び第２のカウンタ、７は基準クロ
ック信号源、８はインバータ回路である。
第２のカウンタ６のカウント出力端子Ｑｎは第１のＤ型
フリップフロップ回路２のＤ入力端子に接続され、その
Ｑ出力端子は第２のＤ型フリップフロップ回路３のＤ入
力端子に接続され、その出力端子は演算回路１のタイ
マ割込み入力端子１ａに接続されており、その出力端子
１ｂは第２のフリップフロップ回路３のクロック端子Ｃ
Ｋに接続されている。
フリップフロップ回路２のＤ入力端子に接続され、その
Ｑ出力端子は第２のＤ型フリップフロップ回路３のＤ入
力端子に接続され、その出力端子は演算回路１のタイ
マ割込み入力端子１ａに接続されており、その出力端子
１ｂは第２のフリップフロップ回路３のクロック端子Ｃ
Ｋに接続されている。
基準クロック信号源７の出力はインバータ回路８及び第
１のＤ型フリップフロップ回路のクロック入力端子ＣＫ
に接続され、ナンド回路４の入力には第１及び第２のＤ
型フリップフロップ回路２，３の及びＱ出力端子並び
にインバータ回路８の出力が接続されている。第１のカ
ウンタ５の入力端子Ｉにはナンド回路４の出力が接続さ
れ、その出力は演算回路１の入力に接続されており、ま
たクリア端子ＣＬには第２のカウンタ６のカウント出力
端子Ｑｎが接続されている。
１のＤ型フリップフロップ回路のクロック入力端子ＣＫ
に接続され、ナンド回路４の入力には第１及び第２のＤ
型フリップフロップ回路２，３の及びＱ出力端子並び
にインバータ回路８の出力が接続されている。第１のカ
ウンタ５の入力端子Ｉにはナンド回路４の出力が接続さ
れ、その出力は演算回路１の入力に接続されており、ま
たクリア端子ＣＬには第２のカウンタ６のカウント出力
端子Ｑｎが接続されている。
位相変調信号に応答しこれを波形整形して成る第２図に
示すＳ信号は第１のカウンタ５により１／ｎに分周さ
れ、その分周信号ＳＱｎは第１のＤ型フリップフロップ
回路２を介して第２のＤ型フリップフロップ回路３に与
えられ、その出力端子からは主内挿用クロック信号Ｅ
（Ｅクロック信号）に同期した3信号が演算回路１の
タイマ割込み入力端子１ａに与えられる。
示すＳ信号は第１のカウンタ５により１／ｎに分周さ
れ、その分周信号ＳＱｎは第１のＤ型フリップフロップ
回路２を介して第２のＤ型フリップフロップ回路３に与
えられ、その出力端子からは主内挿用クロック信号Ｅ
（Ｅクロック信号）に同期した3信号が演算回路１の
タイマ割込み入力端子１ａに与えられる。
主内挿用クロック信号Ｅは基準クロック信号ＣＬRを周
波数逓減してなるもので、演算回路１の内部では主内挿
用クロック信号Ｅがカウントアップ（又はカウントダウ
ン）されていて、そのカウントカウント数ＥCNTは今回
までのカウントＥNと前回までのカウントＥN-1の差とな
る。
波数逓減してなるもので、演算回路１の内部では主内挿
用クロック信号Ｅがカウントアップ（又はカウントダウ
ン）されていて、そのカウントカウント数ＥCNTは今回
までのカウントＥNと前回までのカウントＥN-1の差とな
る。
ＥCNT＝ＥN−ＥN-1（カウントダウンの場合ＥCNT＝Ｅ
N-1−ＥN） Ｓ信号の１サイクルに対応する距離をλとし、移動量が
ない場合のＳ信号の１サイクルに対して、クロック信号
Ｅがａカウントされるとすると、 λ＝ａＥ ， ｎλ＝ｎＳ＝ｎａＥ となる。
N-1−ＥN） Ｓ信号の１サイクルに対応する距離をλとし、移動量が
ない場合のＳ信号の１サイクルに対して、クロック信号
Ｅがａカウントされるとすると、 λ＝ａＥ ， ｎλ＝ｎＳ＝ｎａＥ となる。
従って、主内挿用クロック信号Ｅによって演算回路１の
タイマ割込みによりカウントされる主内挿の移動距離デ
ータＬSは ＬS＝ＥCNT−ｎａＥ となる。
タイマ割込みによりカウントされる主内挿の移動距離デ
ータＬSは ＬS＝ＥCNT−ｎａＥ となる。
次に上記主内挿移動距離データ以内の差分内挿移動距離
データを求めるため主内挿移動距離データと、移動開始
点の距離データの差をｌｒ及び移動終了点の距離データ
の差をｌとする。そこで第１のＤ型フリップフロップ回
路２の出力端子より基準クロック信号ＣＬRに同期し
て出力された信号Ｓと、第２のＤ型フリップフロップ
回路３のＱ出力端子より主内挿用クロック信号Ｅに同期
して出力された信号ＳＱと、基準クロック信号源７から
インバータ回路８を介して出力された反転クロック信号
▲▼Rをナンド回路４に与え、その出力ＳＮを第２
のカウンタ６でカウントし、そのカウント出力を差分内
挿移動距離データｌ，ｌｒとして演算回路１に与える。
データを求めるため主内挿移動距離データと、移動開始
点の距離データの差をｌｒ及び移動終了点の距離データ
の差をｌとする。そこで第１のＤ型フリップフロップ回
路２の出力端子より基準クロック信号ＣＬRに同期し
て出力された信号Ｓと、第２のＤ型フリップフロップ
回路３のＱ出力端子より主内挿用クロック信号Ｅに同期
して出力された信号ＳＱと、基準クロック信号源７から
インバータ回路８を介して出力された反転クロック信号
▲▼Rをナンド回路４に与え、その出力ＳＮを第２
のカウンタ６でカウントし、そのカウント出力を差分内
挿移動距離データｌ，ｌｒとして演算回路１に与える。
第３図から明らかな如く、移動開始点及び移動終了点で
の差分内挿移動距離データｌｒ，ｌであるから移動開始
点の位置は(λ／ａ−ｌｒ)、移動点の位置は(λ／ａ−
ｌ)となる。主内挿移動距離データＬSとこの差分内挿移
動距離データの両者より全体の移動距離Ｌは Ｌ＝ＬS＝(λ／ａ−ｌｒ)＋(λ／ａ−ｌ) ＝ＬS＋(ｌｒ−ｌ) となる。
の差分内挿移動距離データｌｒ，ｌであるから移動開始
点の位置は(λ／ａ−ｌｒ)、移動点の位置は(λ／ａ−
ｌ)となる。主内挿移動距離データＬSとこの差分内挿移
動距離データの両者より全体の移動距離Ｌは Ｌ＝ＬS＝(λ／ａ−ｌｒ)＋(λ／ａ−ｌ) ＝ＬS＋(ｌｒ−ｌ) となる。
かくして演算回路１にて移動距離Ｌは前記主内挿移動距
離データＬSと差分内挿移動距離データｌｒ，ｌを加算
及び減算することにより検出できる。
離データＬSと差分内挿移動距離データｌｒ，ｌを加算
及び減算することにより検出できる。
［発明の効果］ 以上説明したように本発明によれば、Ｓ信号を主内挿用
クロック信号に同期して演算回路にタイマ割込みさせて
カウントすることにより主内挿移動距離データを求めて
いるので、高速となるばかりでなく、この主内挿移動距
離データ以下は差分内挿移動距離データとして基準クロ
ツク信号に基づいて求めているので高分解能でもあり、
しかもそのためのロジック回路は簡単なもので充分であ
る等実用上の効果は多大である。
クロック信号に同期して演算回路にタイマ割込みさせて
カウントすることにより主内挿移動距離データを求めて
いるので、高速となるばかりでなく、この主内挿移動距
離データ以下は差分内挿移動距離データとして基準クロ
ツク信号に基づいて求めているので高分解能でもあり、
しかもそのためのロジック回路は簡単なもので充分であ
る等実用上の効果は多大である。
第１図は本発明の一実施例を示すブロック図、第２図は
その動作説明用タイミングチャート、第３図は本発明の
移動距離検出方法を示す説明図である。 １……演算回路、 ２，３……Ｄ型フリップフロップ回路、 ４……ナンド回路、 ５，６……カウンタ、 ７……基準クロック信号源、 １ａ……タイマ割込み入力端子。
その動作説明用タイミングチャート、第３図は本発明の
移動距離検出方法を示す説明図である。 １……演算回路、 ２，３……Ｄ型フリップフロップ回路、 ４……ナンド回路、 ５，６……カウンタ、 ７……基準クロック信号源、 １ａ……タイマ割込み入力端子。
Claims (1)
- 【請求項１】物体間の相対移動量に応じて位相の変化す
る位相変調信号を内挿処理して上記移動量を検出するた
めの内挿回路において、少なくともタイマ割込み入力端
子を有し、所定の基準クロック信号で動作し、該基準ク
ロック信号を周波数逓減した主内挿用クロック信号をカ
ウントする機能を有する演算回路と、 前記位相変調信号に応答する波形整形されたＳ信号を上
記タイマ割込み入力端子に主内挿用クロック信号で同期
して取り込む主内挿手段と、前記基準クロック信号及び
主内挿用クロック信号で同期した上記Ｓ信号と上記基準
クロック信号とから主内挿移動データ以下の差分内挿移
動データを求めて前記演算回路の入力に与える差分内挿
手段と、を備え、 前記演算回路が上記主内挿手段による割込みに応じて前
記主内挿クロック信号のカウント数から主内挿移動デー
タを求めると共に該データと上記差分内挿移動データと
から全体の移動量を算出するように構成したことを特徴
とする内挿回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204427A JPH0652179B2 (ja) | 1986-08-29 | 1986-08-29 | 内挿回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204427A JPH0652179B2 (ja) | 1986-08-29 | 1986-08-29 | 内挿回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6358209A JPS6358209A (ja) | 1988-03-14 |
| JPH0652179B2 true JPH0652179B2 (ja) | 1994-07-06 |
Family
ID=16490357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204427A Expired - Fee Related JPH0652179B2 (ja) | 1986-08-29 | 1986-08-29 | 内挿回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0652179B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH064893B2 (ja) * | 1989-07-26 | 1994-01-19 | 住友金属工業株式会社 | 線材、棒鋼の冷却方法 |
| US5486407A (en) * | 1993-06-08 | 1996-01-23 | General Electric Co. | High rubber backing multi-layer ABS system which exhibits improved chemical resistance to HCFC blowing agents |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58137709A (ja) * | 1982-02-10 | 1983-08-16 | Tokyo Seimitsu Co Ltd | スケ−ル読取方法 |
| JPS618671A (ja) * | 1984-06-22 | 1986-01-16 | Sony Corp | エツジ間隔計測装置 |
-
1986
- 1986-08-29 JP JP61204427A patent/JPH0652179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6358209A (ja) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047007A (en) | Clocked digital counting system | |
| US3725794A (en) | Interpolating apparatus | |
| JPH0652179B2 (ja) | 内挿回路 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| JPH0714901Y2 (ja) | エンジン回転信号処理装置 | |
| JPH0122087Y2 (ja) | ||
| JP2791906B2 (ja) | カウンタ装置 | |
| JPS6025529Y2 (ja) | 内插回路 | |
| SU497708A1 (ru) | Фазовый дискиминатор | |
| JP3243796B2 (ja) | サンプリング同期回路 | |
| SU637783A1 (ru) | Круговой интерпол тор | |
| JPH0254884B2 (ja) | ||
| SU941906A1 (ru) | Цифровой частотомер | |
| SU803116A1 (ru) | Устройство тактовой синхронизации | |
| JPH0233211B2 (ja) | Parusukeisusochi | |
| JPS6361963A (ja) | 遅延時間測定回路 | |
| JPH0234613Y2 (ja) | ||
| JPS62259101A (ja) | 速度演算方式 | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPH0340847B2 (ja) | ||
| JPS6233394Y2 (ja) | ||
| SU830367A1 (ru) | Устройство дл сопр жени электроннойВычиСлиТЕльНОй МАшиНы C диСКРЕТНыМидАТчиКАМи | |
| JPS623740Y2 (ja) | ||
| JPH03289232A (ja) | 非同期読み出し回路 | |
| JPH0714184B2 (ja) | クロックダウン検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |