JPH0214617A - カウンタ装置 - Google Patents
カウンタ装置Info
- Publication number
- JPH0214617A JPH0214617A JP16265988A JP16265988A JPH0214617A JP H0214617 A JPH0214617 A JP H0214617A JP 16265988 A JP16265988 A JP 16265988A JP 16265988 A JP16265988 A JP 16265988A JP H0214617 A JPH0214617 A JP H0214617A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- encoder
- frequency division
- count
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はエンコーダ等のパルス発生器からのパルス信
号を計数するカウンタ装置、特にパルス発生器の仕様の
変更に関するものである。
号を計数するカウンタ装置、特にパルス発生器の仕様の
変更に関するものである。
［従来の技術］
第３図は従来の数値制御装置のハード構成を示すブロッ
ク図である。図において、（３０）はメインＣＰＵ、（
３１）はメモリ、（３２）はシリアルインターフェース
（以下インターフエニスをＩ／Ｆという）、（３３）は
機械入出力１／Ｆ、（３４）はサーボＩ／Ｆ、（３５）
はエンコーダを備えたサーボモータで、（３Ｂ）はエン
コーダＩ／Ｆである。
ク図である。図において、（３０）はメインＣＰＵ、（
３１）はメモリ、（３２）はシリアルインターフェース
（以下インターフエニスをＩ／Ｆという）、（３３）は
機械入出力１／Ｆ、（３４）はサーボＩ／Ｆ、（３５）
はエンコーダを備えたサーボモータで、（３Ｂ）はエン
コーダＩ／Ｆである。
第４図は第３図のエンコーダＩ ／ Ｆ Ｃ３Ｂ）を構
成しているパルスカウンタ用のカスタムＬＳＩのブロッ
ク図である。図において、（１）はエンコーダより人力
されるＡ相、Ｂ相信号を微分する微分回路、（２）はカ
ウンタ用のパルス信号を発生するカウントパルス発生回
路、（３）はエンコーダの回転方向を検出し、カウンタ
のアップ／ダウンを切替える信号を送出するアップ／ダ
ウン切替信号発生回路、（４）は４ビツトの同期式アッ
プダウンカウンタ（以下カウンタという）で、（５）は
カウンタ（４）の内容をラッチするカウンタラッチ回路
である。
成しているパルスカウンタ用のカスタムＬＳＩのブロッ
ク図である。図において、（１）はエンコーダより人力
されるＡ相、Ｂ相信号を微分する微分回路、（２）はカ
ウンタ用のパルス信号を発生するカウントパルス発生回
路、（３）はエンコーダの回転方向を検出し、カウンタ
のアップ／ダウンを切替える信号を送出するアップ／ダ
ウン切替信号発生回路、（４）は４ビツトの同期式アッ
プダウンカウンタ（以下カウンタという）で、（５）は
カウンタ（４）の内容をラッチするカウンタラッチ回路
である。
（１０１）はカウンタ（４）に供給されるイネーブル・
パルス信号、（１０２）はアップ／ダウン切替信号、（
１０３）はカウンタ（４）を連結した際に次段のカウン
タに伝達されるキャリー信号で、（１０４）はカスタム
ＬＳＩの内部データバスである。
パルス信号、（１０２）はアップ／ダウン切替信号、（
１０３）はカウンタ（４）を連結した際に次段のカウン
タに伝達されるキャリー信号で、（１０４）はカスタム
ＬＳＩの内部データバスである。
現在では、このようなエンコーダｌ／Ｐ （３Ｂ）をカ
スタムＬＳＩ化する事は一般的になってきており、エン
コーダｌ／Ｐを内蔵するカスタム的なマイクロプロセッ
サも市販されている状況にある。
スタムＬＳＩ化する事は一般的になってきており、エン
コーダｌ／Ｐを内蔵するカスタム的なマイクロプロセッ
サも市販されている状況にある。
第５図は第４図の動作を示すタイムチャートである。
エンコーダより入力された信号（Ａ相、Ｂ相）は第５図
に示されるような信号であり、人相がＢ相より位相が進
んでいる状態ではアップ／ダウン切替え信号発生器（３
）によりアップ／ダウン切替え信号（１０２）を得てカ
ウントアツプし、位相が遅れている状態ではカウントダ
ウンする。
に示されるような信号であり、人相がＢ相より位相が進
んでいる状態ではアップ／ダウン切替え信号発生器（３
）によりアップ／ダウン切替え信号（１０２）を得てカ
ウントアツプし、位相が遅れている状態ではカウントダ
ウンする。
Ａ相及びＢ相の信号はその変化点で微分回路（１）によ
り微分され、その後カウントパルス発生回路（２）によ
り第５図のカウントパルス信号を発生させ、このカウン
トパルス信号を第４図のカウンタ（４）にイネーブル・
パルス信号（ｔｏｉ）として入力してカウントする。第
３図のメインＣＰＵ（３０）は、カランクラッチ回路（
５）によりカウンタ（４）の計数値を周期的にラッチし
て読み込む事により、単位時間当たりのサーボモータの
回転量を把握する。
り微分され、その後カウントパルス発生回路（２）によ
り第５図のカウントパルス信号を発生させ、このカウン
トパルス信号を第４図のカウンタ（４）にイネーブル・
パルス信号（ｔｏｉ）として入力してカウントする。第
３図のメインＣＰＵ（３０）は、カランクラッチ回路（
５）によりカウンタ（４）の計数値を周期的にラッチし
て読み込む事により、単位時間当たりのサーボモータの
回転量を把握する。
［発明が解決しようとする課題］
従来の数値制御装置のカウンタ装置は以上のように構成
されているので、例えば高精度のエンコーダを使用した
場合にはカウントパルス数が増加するため、読み込んだ
カウント値にソフトウェア上で補正をかける必要が生じ
る事がある。例えば、１回転で５０００パルスの人相及
びＢ相の信号を発生しているエンコーダを使用していた
とすると、エンコーダ１回転当たり微分回路（１）によ
り得られるパルス数は２００００パルスになる。ここで
、エンコーダを１回転当たり１０００Ｇパルスのエンコ
ーダと取替えた場合にはカウント数は２倍となり、メイ
ンＣＰ Ｕ （３０）にて補正をする必要がでてくる。
されているので、例えば高精度のエンコーダを使用した
場合にはカウントパルス数が増加するため、読み込んだ
カウント値にソフトウェア上で補正をかける必要が生じ
る事がある。例えば、１回転で５０００パルスの人相及
びＢ相の信号を発生しているエンコーダを使用していた
とすると、エンコーダ１回転当たり微分回路（１）によ
り得られるパルス数は２００００パルスになる。ここで
、エンコーダを１回転当たり１０００Ｇパルスのエンコ
ーダと取替えた場合にはカウント数は２倍となり、メイ
ンＣＰ Ｕ （３０）にて補正をする必要がでてくる。
この発明は、上記の問題点を解消するためになされたも
ので、エンコーダ等の仕様が変わっても計数値に補正を
かける必要のないカウンタ装置を得ることを目的とする
。
ので、エンコーダ等の仕様が変わっても計数値に補正を
かける必要のないカウンタ装置を得ることを目的とする
。
［課題を解決するための手段］
この発明に係るカウンタ装置は、最下位ビット側に計数
ビット数の調整可能な分周カウンタを設け、更に、分周
カウンタより上位側に計数ビット数が固定されたカウン
タを設けたものである。
ビット数の調整可能な分周カウンタを設け、更に、分周
カウンタより上位側に計数ビット数が固定されたカウン
タを設けたものである。
［作 用］
この発明においては、エンコーダ等の仕様が変更になっ
ても、その変更に対応して分周カウンタの計数ビット数
を調整することで、例えば最大計数値を変更前の仕様の
ものと同一にすることができる。
ても、その変更に対応して分周カウンタの計数ビット数
を調整することで、例えば最大計数値を変更前の仕様の
ものと同一にすることができる。
［実施例］
第１図はこの発明の一実施例に係るカウンタ装置のブロ
ック図で、第３図の数値制御装置のエンコーダＩ ／
Ｆ （３Ｂ）を構成している。図において、（１）〜（
５）及び（１０１）〜（１０４）は第４図に示したもの
と同一であり、その説明は省略する。（６）はこの実施
例の主要構成要素で、内部のビット数を可変にできる４
ビット間期式アップ／ダウンカウンタ（以下分周カウン
タという）で、（７）はビット数を可変にするための制
御ラッチ回路である。
ック図で、第３図の数値制御装置のエンコーダＩ ／
Ｆ （３Ｂ）を構成している。図において、（１）〜（
５）及び（１０１）〜（１０４）は第４図に示したもの
と同一であり、その説明は省略する。（６）はこの実施
例の主要構成要素で、内部のビット数を可変にできる４
ビット間期式アップ／ダウンカウンタ（以下分周カウン
タという）で、（７）はビット数を可変にするための制
御ラッチ回路である。
次に動作について、説明する。
基本的な動作は第４図の従来例と同じであるのでこの実
施例の基本部分である分周カウンタ（６）について説明
する。
施例の基本部分である分周カウンタ（６）について説明
する。
第２図は分周カウンタ（６）の内部構成を示したブロッ
ク図であり、５Ｎ７４ＬＳ６８９ （商標）の内部回
路図を基本としている。この回路図で５Ｎ７４ＬＳθ８
９（商標）と異なる部分を点線で示しており、各ビット
間にオア回路が挿入されている。（１０）〜（１３）が
４ビツトのデータを保持するためのＤフリップフロップ
（以下Ｄ−ＦＦという。）である。この中でＤ −Ｆ
Ｆ （１０）が最下位ビットで、Ｄ−ＦＦ（１３）が最
上位ビットとなっている。
ク図であり、５Ｎ７４ＬＳ６８９ （商標）の内部回
路図を基本としている。この回路図で５Ｎ７４ＬＳθ８
９（商標）と異なる部分を点線で示しており、各ビット
間にオア回路が挿入されている。（１０）〜（１３）が
４ビツトのデータを保持するためのＤフリップフロップ
（以下Ｄ−ＦＦという。）である。この中でＤ −Ｆ
Ｆ （１０）が最下位ビットで、Ｄ−ＦＦ（１３）が最
上位ビットとなっている。
制御ラッチ回路（７）の出力（２０１）〜（２０４）に
ハイレベルの信号（以下Ｈという。）を出力する事によ
り、前段のＤ−ＦＦの状態が次段に伝達されなくなる。
ハイレベルの信号（以下Ｈという。）を出力する事によ
り、前段のＤ−ＦＦの状態が次段に伝達されなくなる。
例えば、出力（２０１）をＨにすると、Ｄ−Ｆ Ｆ （
ｔｏ）の状態はＤ −Ｆ Ｆ （１１）、 （１２）、
（１３）と関連が無くなり、あたかもＤ −Ｆ Ｆ
（１１）、 （１２）。
ｔｏ）の状態はＤ −Ｆ Ｆ （１１）、 （１２）、
（１３）と関連が無くなり、あたかもＤ −Ｆ Ｆ
（１１）、 （１２）。
（１３） Ｌかないような動作となり、カウンタ全体の
ビット数は１ビット減った事になる。従って、出力（２
０１）をＨにした時には３ビツトのカウンタ、出力（２
０１（２０２）をＨにした時にはＤ −Ｆ Ｆ （１２
）。
ビット数は１ビット減った事になる。従って、出力（２
０１）をＨにした時には３ビツトのカウンタ、出力（２
０１（２０２）をＨにした時にはＤ −Ｆ Ｆ （１２
）。
（１３）により２ビツトのカウンタで、出力（２０１）
（２０２） （２０３）をＨにするとＤ −Ｆ Ｆ （
１３）により１ビツトのカウンタとして機能することに
なる。
（２０２） （２０３）をＨにするとＤ −Ｆ Ｆ （
１３）により１ビツトのカウンタとして機能することに
なる。
このことは、また別の観点から見れば次のようにも把握
される。出力（２０１）〜＜２ｏ５が全部ロウレベルの
信号（以下りという）であれば、分周カウンタ（６）の
全部のＤ −Ｆ Ｆ （１０）〜（１３）は全て有効ニ
動作し、２４パルス毎にキャリー信号（１０３）を送り
出すので、カウンタ（４）の上位１８ビツトだけを考え
るとｌ／１６分周されていることになる。また、出力（
２０１）−Ｈでｌ／８分周、出力（２０１）。
される。出力（２０１）〜＜２ｏ５が全部ロウレベルの
信号（以下りという）であれば、分周カウンタ（６）の
全部のＤ −Ｆ Ｆ （１０）〜（１３）は全て有効ニ
動作し、２４パルス毎にキャリー信号（１０３）を送り
出すので、カウンタ（４）の上位１８ビツトだけを考え
るとｌ／１６分周されていることになる。また、出力（
２０１）−Ｈでｌ／８分周、出力（２０１）。
（２０２）−Ｈで１７４分周、出力（２０１）、（２０
２）、（２０３）−Ｈ１／２分周、出力（２０１）、（
２０２）、（２０３）、（２０４） −Ｈでｌｌ１分周
となる。なお、出力（２０１）〜（２０４）を全部りに
すれば最下位の４ビツトも利用して、２０ビツトのカウ
ンタとしても利用できる。
２）、（２０３）−Ｈ１／２分周、出力（２０１）、（
２０２）、（２０３）、（２０４） −Ｈでｌｌ１分周
となる。なお、出力（２０１）〜（２０４）を全部りに
すれば最下位の４ビツトも利用して、２０ビツトのカウ
ンタとしても利用できる。
例えば、エンコーダ１回転で５０００パルスのＡ相。
Ｂ相信号を発生しているエンコーダを使用していたとす
ると、微分回路（１）により微分されて発生するパルス
数はエンコーダ１回転あたり２００００１＜ルスとなり
、分周カウンタ（６）の分周をｌ１１とするとカウンタ
（４）によるカウント数は２００００パルスとなる。
ると、微分回路（１）により微分されて発生するパルス
数はエンコーダ１回転あたり２００００１＜ルスとなり
、分周カウンタ（６）の分周をｌ１１とするとカウンタ
（４）によるカウント数は２００００パルスとなる。
ここで、エンコーダを１回転でｚｏｏｏｏ パルスのも
のに変えた場合には、微分回路（１）により微分されて
発生するパルス数は２倍となるが、制御ラッチ回路（７
）の出力（２０１）、（２０２）、（２０３） −Ｈと
して分周カウンタ（８）により入力パルスを１／２分周
すれば、カウンタ（４）によるカウント数は２００００
パルスとなる。このカウンタ（４）によるカウント数は
エンコーダを変える前と同じであるから、カウンタ（４
）以降のカウント数についての処理も同じになり、ソフ
トウェア等を変更せずにすむ。また、実際に高精度で動
作させるには、分周カウンタ（６）による下位の４ビツ
トも読込んで精度を上げることができるる。
のに変えた場合には、微分回路（１）により微分されて
発生するパルス数は２倍となるが、制御ラッチ回路（７
）の出力（２０１）、（２０２）、（２０３） −Ｈと
して分周カウンタ（８）により入力パルスを１／２分周
すれば、カウンタ（４）によるカウント数は２００００
パルスとなる。このカウンタ（４）によるカウント数は
エンコーダを変える前と同じであるから、カウンタ（４
）以降のカウント数についての処理も同じになり、ソフ
トウェア等を変更せずにすむ。また、実際に高精度で動
作させるには、分周カウンタ（６）による下位の４ビツ
トも読込んで精度を上げることができるる。
なお、上記実施例は分周カウンタ（８）により４ビツト
だけ拡張した場合について例示したが、カウンタの動作
速度に問題がなければ、さらにビット数を拡張しても良
い。また、ビット数を可変にする手段として制御ラッチ
回路（７）を使用した例を示したが、カスタムＬＳＩの
外部ビンを利用して切替えても良い。
だけ拡張した場合について例示したが、カウンタの動作
速度に問題がなければ、さらにビット数を拡張しても良
い。また、ビット数を可変にする手段として制御ラッチ
回路（７）を使用した例を示したが、カスタムＬＳＩの
外部ビンを利用して切替えても良い。
また、この発明は数値制御装置の位置検出のためだけで
なく、他のパルス発生器の仕様の変更に対しても同様に
適用できることはいうまでもない。
なく、他のパルス発生器の仕様の変更に対しても同様に
適用できることはいうまでもない。
［発明の効果］
以上のようにこの発明によれば、カウンタのビット数を
可変することができるようにしたので、エンコーダの高
精度化等に対するソフトウェアのカウンタ読込み値に対
する補正にかかる時間を短縮し、ソフトウェアの時間効
率を上げることができるという効果がある。
可変することができるようにしたので、エンコーダの高
精度化等に対するソフトウェアのカウンタ読込み値に対
する補正にかかる時間を短縮し、ソフトウェアの時間効
率を上げることができるという効果がある。
第１図はこの発明の一実施例に係るカウンタ装置のハー
ド構成を示すブロック図、第２図は第１図の分周カウン
タの内部回路図である。 第３図は数値制御装置の全体構成を示したブロック図、
第４図は第３図のエンコーダＩ／Ｐの動作タイミングを
示したタイムチャート、第５図は従来のエンコーダＩ／
Ｐ部分のカスタムＬＳＩのハード構成を示すブロック図
である。 （４）；カウンタ、（６）−分周カウンタ、（７）；制
御ラッチ回路。 なお、図中同一符号は同−又は相当部を示す。
ド構成を示すブロック図、第２図は第１図の分周カウン
タの内部回路図である。 第３図は数値制御装置の全体構成を示したブロック図、
第４図は第３図のエンコーダＩ／Ｐの動作タイミングを
示したタイムチャート、第５図は従来のエンコーダＩ／
Ｐ部分のカスタムＬＳＩのハード構成を示すブロック図
である。 （４）；カウンタ、（６）−分周カウンタ、（７）；制
御ラッチ回路。 なお、図中同一符号は同−又は相当部を示す。
Claims (1)
- 最下位ビット側に計数ビット数の調整可能な分周カウン
タを設け、更に、該分周カウンタより上位側に計数ビッ
ト数が固定されたカウンタを設けたことを特徴とするカ
ウンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16265988A JPH0214617A (ja) | 1988-07-01 | 1988-07-01 | カウンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16265988A JPH0214617A (ja) | 1988-07-01 | 1988-07-01 | カウンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214617A true JPH0214617A (ja) | 1990-01-18 |
Family
ID=15758837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16265988A Pending JPH0214617A (ja) | 1988-07-01 | 1988-07-01 | カウンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214617A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5323436A (en) * | 1991-11-18 | 1994-06-21 | Samsung Electronics, Co., Ltd. | Apparatus of and method for counting a number of revolutions of a servo motor |
| US6894235B2 (en) | 2001-06-26 | 2005-05-17 | Matsushita Electric Works, Ltd. | Sliding switch with lubricant and method for manufacturing the same |
-
1988
- 1988-07-01 JP JP16265988A patent/JPH0214617A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5323436A (en) * | 1991-11-18 | 1994-06-21 | Samsung Electronics, Co., Ltd. | Apparatus of and method for counting a number of revolutions of a servo motor |
| US6894235B2 (en) | 2001-06-26 | 2005-05-17 | Matsushita Electric Works, Ltd. | Sliding switch with lubricant and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| JPH0214617A (ja) | カウンタ装置 | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| KR950002296B1 (ko) | 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치 | |
| CN112653427B (zh) | 分频方法、装置以及计算机可读存储介质 | |
| JPH0625061Y2 (ja) | 時間発生回路 | |
| JPH03199970A (ja) | モータの回転速度検出方法 | |
| JP3243796B2 (ja) | サンプリング同期回路 | |
| JP2770889B2 (ja) | 回転角度検出方法 | |
| JP2961987B2 (ja) | 内燃機関用回転位置検出装置 | |
| KR970002301B1 (ko) | 사출성형기의 위치 제어 회로 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| SU1607071A1 (ru) | Устройство дл управлени шаговым двигателем | |
| JPS6342516A (ja) | パルスジェネレータ用微分信号カウンタの制御信号作成回路 | |
| JPH06213679A (ja) | 位置パルス発生器のカウンター回路 | |
| JPH0254884B2 (ja) | ||
| JP2891472B2 (ja) | 速度信号検出回路 | |
| JPH0234613Y2 (ja) | ||
| JP2703967B2 (ja) | システムクロック分周回路 | |
| JPH0516494Y2 (ja) | ||
| JPH0728738Y2 (ja) | パルス幅変調信号発生回路 | |
| JP2619016B2 (ja) | デジタル制御装置 | |
| JPH08220123A (ja) | 計測回路 | |
| JPS62259101A (ja) | 速度演算方式 |