JPS6342516A - パルスジェネレータ用微分信号カウンタの制御信号作成回路 - Google Patents
パルスジェネレータ用微分信号カウンタの制御信号作成回路Info
- Publication number
- JPS6342516A JPS6342516A JP61185355A JP18535586A JPS6342516A JP S6342516 A JPS6342516 A JP S6342516A JP 61185355 A JP61185355 A JP 61185355A JP 18535586 A JP18535586 A JP 18535586A JP S6342516 A JPS6342516 A JP S6342516A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pulse
- signals
- signal
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインクリメンタル型ロークリエンコーダなどに
使用されるパルスジェネレータのパルス処理回路に関す
るものである。
使用されるパルスジェネレータのパルス処理回路に関す
るものである。
インクリメンタル型ロータリエンコーダなどに使用され
るパルスジェネレータ（以下ＰＧという）のＰＧパルス
処理回路は、ＰＧから送出される互いに９０°の位相差
をもつＡ相パルスとＢ相パルスが同時に変化しないとい
う前提で設計されている。そのため、ノイズ等により、
Ａ相パルスとＢ相パルスが同時に変化すると誤動作する
。それを防止するため、従来は信号入力側にノイズフィ
ルタを挿入していた。
るパルスジェネレータ（以下ＰＧという）のＰＧパルス
処理回路は、ＰＧから送出される互いに９０°の位相差
をもつＡ相パルスとＢ相パルスが同時に変化しないとい
う前提で設計されている。そのため、ノイズ等により、
Ａ相パルスとＢ相パルスが同時に変化すると誤動作する
。それを防止するため、従来は信号入力側にノイズフィ
ルタを挿入していた。
しかし、最近の動向として高速化しているため、フィル
タの効果が期待できなくなって来た。そのため、パルス
処理回路を工夫して耐ノイズ性を上げる必要が生じて来
た。
タの効果が期待できなくなって来た。そのため、パルス
処理回路を工夫して耐ノイズ性を上げる必要が生じて来
た。
本発明はその一つの手段を提案するものである。
次に、従来回路の上記の問題点を図面に基づき説明する
。
。
第１図はＡＢ両相の微分出力をカウントするシステムの
構成を示すもので、ＰＣ出力のＡ相及びＢ相の出力φＡ
、φＢは、Ｄ型フリップ・フロップＦＦにより微分され
ると共に、Ｄ型フリップ・フロップＦＦからＡ相、Ｂ相
出力φＡ、φＢより１クロック分遅れた出力信号ＡＤ、
ＢＤ及びその反転信号ＡＤ、ＢＤが出力される。
構成を示すもので、ＰＣ出力のＡ相及びＢ相の出力φＡ
、φＢは、Ｄ型フリップ・フロップＦＦにより微分され
ると共に、Ｄ型フリップ・フロップＦＦからＡ相、Ｂ相
出力φＡ、φＢより１クロック分遅れた出力信号ＡＤ、
ＢＤ及びその反転信号ＡＤ、ＢＤが出力される。
これらの信号からＮＡＮＤゲート２〜５及びＯＲゲート
６から成る論理回路によりカウンタ７のアップ／ダウン
選択信号ｇを作ると共に、ＥＸＯＲゲート８，９及びＮ
ＯＲゲート１０によりカウンタイネーブル信号りを作っ
てクロック信号ＣＬＫによって駆動されるカウンタ７を
制御し、Ａ。
６から成る論理回路によりカウンタ７のアップ／ダウン
選択信号ｇを作ると共に、ＥＸＯＲゲート８，９及びＮ
ＯＲゲート１０によりカウンタイネーブル信号りを作っ
てクロック信号ＣＬＫによって駆動されるカウンタ７を
制御し、Ａ。
Ｂ各相信号のエツジ数をカウントしていた。
第３図における実線部は各部の信号波形を示すものであ
る しかしながら、ノイズの混入などで、φＡ、φＢ信号が
同時に変化した場合（第３図において一点鎖線図示）な
どのように、そのタイミングがクロック信号ＣＬＫの立
ち上がりにかかわる時、その変化信号を積分してしまい
、Ｄ型フリップ・フロップｌのＡ、Ｂ、ＢＤ、ＡＤの各
信号は第３図の点線図示のような波形になる。ｅ、ｆの
各信号はＤ型フリフブ・フロップ１の出力信号である。
る しかしながら、ノイズの混入などで、φＡ、φＢ信号が
同時に変化した場合（第３図において一点鎖線図示）な
どのように、そのタイミングがクロック信号ＣＬＫの立
ち上がりにかかわる時、その変化信号を積分してしまい
、Ｄ型フリップ・フロップｌのＡ、Ｂ、ＢＤ、ＡＤの各
信号は第３図の点線図示のような波形になる。ｅ、ｆの
各信号はＤ型フリフブ・フロップ１の出力信号である。
ＡとＡＤ或いはＢとＢＤの各ＸＯＲをとるので、何れも
“Ｈ”となってＮＯＲゲート１０を経てカウンタ７に与
えるため２クロツク信号間カウンタ７はイネーブル状態
となる。
“Ｈ”となってＮＯＲゲート１０を経てカウンタ７に与
えるため２クロツク信号間カウンタ７はイネーブル状態
となる。
またＮＡＮＤゲート８，９の出力ａ、ｂも入力が変化す
るため、影響を受け、アップ／ダウン選択信号ｇは同様
に２クロツク信号間アンプが選択されることになる。
るため、影響を受け、アップ／ダウン選択信号ｇは同様
に２クロツク信号間アンプが選択されることになる。
そのため、カウンタ７は正規のカウントデータよりも＋
２された値を出力してしまうことになる。
２された値を出力してしまうことになる。
即ち誤動作する。
なお第３図の点線はモータ正転時における誤カウント時
を示すものである。
を示すものである。
一方、モータ逆転時には正規のカウントデータよりも−
２された値を出力するようになる。
２された値を出力するようになる。
本発明の目的は、ＰＧのパルス処理回路におけるＡ、Ｂ
両相の微分信号をカウントする回路において、Ａ、Ｂ両
相のパルス信号がノイズ等により同時に変化した場合で
も、正確なカウンタイネーブル信号及びアップ／ダウン
選択信号を得てカウンタが正常に動作するパルス処理回
路を提供するにある。
両相の微分信号をカウントする回路において、Ａ、Ｂ両
相のパルス信号がノイズ等により同時に変化した場合で
も、正確なカウンタイネーブル信号及びアップ／ダウン
選択信号を得てカウンタが正常に動作するパルス処理回
路を提供するにある。
本発明は上記の目的を達成するためになされたもので、
ＰＧのＡ、Ｂ両相の出力信号を微分しそれらの微分信号
からカウンタのイネーブル信号とアップ／ダウン選択信
号とを作ってカウンタを制御する回路において、前記Ａ
Ｂ両相の出力信号の微分信号の排他的論理和、即ちＥＸ
ＮＯＲ又はＥＸＯＲをとった出力をカウンタのイネーブ
ル信号とするようにしたものである。
ＰＧのＡ、Ｂ両相の出力信号を微分しそれらの微分信号
からカウンタのイネーブル信号とアップ／ダウン選択信
号とを作ってカウンタを制御する回路において、前記Ａ
Ｂ両相の出力信号の微分信号の排他的論理和、即ちＥＸ
ＮＯＲ又はＥＸＯＲをとった出力をカウンタのイネーブ
ル信号とするようにしたものである。
即ち、本発明は従来回路のＮＯＲゲート１０に代えてＥ
ＸＮＯＲゲート又はＥＸＯＲゲートを使用し、ＸＯＲゲ
ート出力出力計の何れか一方が変化した時のみカウンタ
イネーブル信号が送出されるようにしたものである。
ＸＮＯＲゲート又はＥＸＯＲゲートを使用し、ＸＯＲゲ
ート出力出力計の何れか一方が変化した時のみカウンタ
イネーブル信号が送出されるようにしたものである。
第２図は本発明の実施例を示すもので、第１図に示す従
来回路と相違する点はＮＯＲＯＲゲート６代りにＥＸＮ
ＯＲゲート１０′を用いたことである。
来回路と相違する点はＮＯＲＯＲゲート６代りにＥＸＮ
ＯＲゲート１０′を用いたことである。
このように構成すると、ＥＸＯＲゲート８，９の出力信
号ｅ、ｆのうち何れが一方のみ変化した時はカウンタイ
ネーブル信号りがカウンタ７に送出されるが、両方同時
に変化した場合はカウンタイネーブル信号りは送出され
ないので、前述の従来の問題点は解消されることになる
。
号ｅ、ｆのうち何れが一方のみ変化した時はカウンタイ
ネーブル信号りがカウンタ７に送出されるが、両方同時
に変化した場合はカウンタイネーブル信号りは送出され
ないので、前述の従来の問題点は解消されることになる
。
なお、この実施例はＥＸＮＯＲゲート１０′を使用した
が、ＥＸＯＲゲート８．９の代りにＥＸＮＯＲゲートを
使用した場合はＥＸＯＲゲートを使用する。
が、ＥＸＯＲゲート８．９の代りにＥＸＮＯＲゲートを
使用した場合はＥＸＯＲゲートを使用する。
従来の方法でも、φＡかφＢ相のどちらかに、信号波形
以外の変化があった場合には、たとえ２クロツク間がカ
ウンタイネーブルされていても、アンプ、ダウンは各１
クロツクずつ行われていたので、クロック周波数のオー
ダーで瞬間的に見た場合、カウントデータに異常がある
が、トータルで見ると、＋１ずつカウントされているの
で問題はない。
以外の変化があった場合には、たとえ２クロツク間がカ
ウンタイネーブルされていても、アンプ、ダウンは各１
クロツクずつ行われていたので、クロック周波数のオー
ダーで瞬間的に見た場合、カウントデータに異常がある
が、トータルで見ると、＋１ずつカウントされているの
で問題はない。
しかし、ＰＧから信号線でφＡ、Ｂ相の信号が送られる
場合、ノイズの影響が少なくなく、φＡ。
場合、ノイズの影響が少なくなく、φＡ。
φＢ両相に信号波形以外の変化が同時に見られる場合に
従来方法では、これを満足する事ができなかった。
従来方法では、これを満足する事ができなかった。
本発明では付加回路もなく簡単に微分信号を正の違いを
プール代数で示すと、 となる。従ってＱ、ではｅｆ＝０となった場合になる。
プール代数で示すと、 となる。従ってＱ、ではｅｆ＝０となった場合になる。
よって同時にｅ、ｆが変化した時にはカウンタがイネー
ブルされない事が理解できる。
ブルされない事が理解できる。
第１図は従来回路の電気回路図、第２図は本発明の実施
例の電気回路図、第３図は従来回路の動作を説明するた
めのタイムチャートである。 １・・・Ｄ型フリップ・フロップ ２〜５・・・ＮＡＮＤゲート ６・・・ＯＲゲート ７・・・カウンタ ８．９・・・ＥＸＯＲゲート １０・・・ＮＯＲゲート １０′・・・ＥＸＮＯＲゲート
例の電気回路図、第３図は従来回路の動作を説明するた
めのタイムチャートである。 １・・・Ｄ型フリップ・フロップ ２〜５・・・ＮＡＮＤゲート ６・・・ＯＲゲート ７・・・カウンタ ８．９・・・ＥＸＯＲゲート １０・・・ＮＯＲゲート １０′・・・ＥＸＮＯＲゲート
Claims (1)
- パルスジェネレータのＡ、Ｂ両相の出力信号を微分し、
それらの微分信号からカウンタのイネーブル信号とアッ
プ／ダウン選択信号とを作ってカウンタを制御する回路
において、前記両相の出力信号の微分信号の排他的論理
和をとった出力をカウンタのイネーブル信号とすること
を特徴とするパルスジェネレータのパルス処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185355A JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185355A JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6342516A true JPS6342516A (ja) | 1988-02-23 |
| JP2541161B2 JP2541161B2 (ja) | 1996-10-09 |
Family
ID=16169336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185355A Expired - Fee Related JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541161B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352716A (ja) * | 1991-05-30 | 1992-12-07 | Soken:Kk | 入浴剤 |
-
1986
- 1986-08-08 JP JP61185355A patent/JP2541161B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04352716A (ja) * | 1991-05-30 | 1992-12-07 | Soken:Kk | 入浴剤 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2541161B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385387B2 (en) | Signal processing circuit of rotation detecting device | |
| US5663616A (en) | Noise tolerant brushless motor position monitoring apparatus and method | |
| CN102112883A (zh) | 用于提供表示铁磁物体旋转速度和旋转方向的输出信号的设备和方法 | |
| JPS6342516A (ja) | パルスジェネレータ用微分信号カウンタの制御信号作成回路 | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| JP3589527B2 (ja) | 変位測定装置 | |
| CN103475344B (zh) | 一种带防出错机制的鉴相倍频逻辑电路 | |
| JPS61126421A (ja) | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 | |
| JPH0214617A (ja) | カウンタ装置 | |
| Ismail et al. | Integrally accurate resolver-to-digital converter (RDC) | |
| JPH0234613Y2 (ja) | ||
| JP2778170B2 (ja) | 位置検出装置 | |
| JPH01113670A (ja) | 回転検出器 | |
| JP2703967B2 (ja) | システムクロック分周回路 | |
| JPS61225660A (ja) | 移動方向弁別回路 | |
| JPH01231674A (ja) | モータ逆回転時のドライブ防止回路 | |
| SU1471310A2 (ru) | Резервированный делитель частоты | |
| JPH0716974Y2 (ja) | エンコーダのノイズ除去回路 | |
| JPS59204769A (ja) | 移動方向検出回路 | |
| JP2692976B2 (ja) | 同期式カウンタ | |
| KR970003646Y1 (ko) | 고속 카운트 회로 | |
| JPS61215909A (ja) | 位置検出装置 | |
| JPS6022672Y2 (ja) | 光電スイツチ装置 | |
| JPS62213587A (ja) | モ−タ制御用パルス分周回路 | |
| JPH04324367A (ja) | ロータリーエンコーダのパルス列変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |