JP2692976B2

JP2692976B2 - 同期式カウンタ

Info

Publication number: JP2692976B2
Application number: JP20753489A
Authority: JP
Inventors: 壮吉上原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-08-10
Filing date: 1989-08-10
Publication date: 1997-12-17
Anticipated expiration: 2012-12-17
Also published as: JPH0370315A

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明はディジタル回路によって構成された同期式
カウンタに関するものである。

（従来の技術）電動機等の回転角θ_ｒを検出するために、回転軸にパ
ルス発振器を取付けて回転に応じたパルスを発生させ、
このパルスをディジタル回路で構成されたカウンタに入
力し、そのカウント値から回転角を検出する装置が広く
用いられている。

この場合、カウンタとしては、例えば、第３図に示す
ｎビットの同期式アップ／ダウンカウンタが用いられ
る。

ここで、ｎ個の1/2分周カウンタ（以下、単に分周カ
ウンタという）１は１つのＤ−Ｑフリップフロップと、
排他的論理和素子等の論理素子とで構成され、それぞれ
クロック入力端子CLK、出力端子OUT、およびキャリー信
号入力端子CRYを備えている。これらの分周カウンタ１
のうちの一つはLSBカウント値２の出力用であり、他は
順次上位のカウント値3a〜3g…の出力用である。

そして、これらの分周カウンタ１の各クロック入力端
子CLKは共通接続され、図示省略のパルス発振器のパル
ス信号４が同時に加えられるが、キャリー信号入力端子
CRYにイネーブルのキャリー信号が加えられたときに限
り、出力レベルを反転させることになる。

また、分周カウンタ１の各出力端子OUTがキャリー信
号発生回路５の入力端子に接続されている。このキャリ
ー信号発生回路５は、カウント値２、3a〜3g…と、軸の
回転方向等によりカウントのアップ／ダウン切換をする
ためのアップ／ダウン切換信号６とに基いてキャリー信
号を生成し、分周カウンタ１の各キャリー信号入力端子
CRYに加える。なお、カウント値２用の最下位の分周カ
ウンタ１のキャリー信号入力端子CRYには直流電源V_ccが
接続され、常時イネーブルのキャリー信号が加えられて
いるので、パルス信号４に対して２倍の周期で出力端子
OUTのレベルを反転させる。これに対して、キャリー信
号発生回路５は、カウント値3a〜3g…用の分周カウンタ
１のキャリー信号７を与えるもので、カウントアップ時
にはそのキャリー信号が入力される分周カウンタ１より
下位の分周カウンタ１の出力が全部「Ｈ」である場合に
限りイネーブルとなるように信号処理し、カウントダウ
ン時にはキヤーリー信号が入力される分周カウンタより
下位の分周カウンタ１の出力が全部「Ｌ」である場合に
限りイネーブルとなるように信号処理する。この結果、
カウントアップ時、各カウンタの出力はそれより下位の
分周カウンタの出力が全て「Ｈ」である場合に反転し、
カウントダウン時、それより下位の分周カンウンタの出
力が全て「Ｌ」である場合に反転する。

このため、例えば、３ビットの同期式カウンタの出力
は、カウントアップ時に、「000」，「001」，「01
0」，「100」というようにクロック入力に応じてインク
リメントされ、カウントタウン時に、「100」，「01
0」，「001」，「000」というようにクロック入力に応
じてデクリメントされる。

今、カウント値2,3a〜3g…を十進数に代えて考える
と、ｎビット同期式カウンタは０から2^n-1までの数をカ
ウントする。そして、キャリー信号の説明からも分かる
ように、カウント値2^n-1からインクリメントされるとカ
ウント値は「０」となり、カウント値「０」からデクリ
メントされるとカウント値は2^n-1となる。このため、パ
ルス発振器の１回転当たりの出力パルス数を2ⁿとし、こ
の出力パルスをｎビット同期式カウンタでカウントすれ
ば、最も簡単に回転角θ_ｒの検出ができる。この場合、
回転角θ_ｒに検出値であるｎビット同期式カウンタのカ
ウント値θと、実際の回転角θ_ｒ（rad）の間には次式の関係が成立し、カウント値の分解能はπ/2ⁿ（rad）と
なる。

一般に、回転角検出に要求される精度に応じて出力パ
ルスレートの違う発振器が用いられるが、カウンタにお
いては最も高い精度を考慮し、最も高いパルスレート2ⁿ
（pulse/rev）に対応したｎビット同期式アップ／ダウ
ンカウンタを設計し、これより低いパルスレートに対し
ては、第４図に示すビット数切換え回路を、キャリー信
号発生回路５の信号出力端子と分周カウンタ１のキャリ
ー信号入力端子間に挿入することによって対応してい
た。

なお、第４図に示すビット数切換え回路は、ANDゲー
ト８と、切換スイッチ９と、プルアップ用の抵抗11とで
なり、キャリー信号７をANDゲート８の一方入力とし、
切換スイッチ９をオン操作したときに「Ｈ」となり、オ
フ操作したときに「Ｌ」となる切換信号10をANDゲート
８の他方入力としている。したがって、切換スイッチ９
をオフにしておけばイネーブル「Ｈ」のキャリー信号７
がそのままイネーブル「Ｈ」のキャリー信号7aとしてAN
Dゲート８から出力されるが、切換スイッチ９をオン状
態に設定するとキャリー信号がイネーブル「Ｈ」であっ
たとしても、ANDゲート８の出力7aは反イネーブル
「Ｌ」に固定される。

しかして、このビット数切換え回路を、第３図に示す
ｎビット同期式カウンタの上位Ｎビット、または、下位
Ｎビットのキャリー信号経路に挿入して、キャリー信号
を反イネーブルに固定することによりｎ−Ｎビットカウ
ンタに切換えることができる。これによって、低いパル
スレートのパルス発振器に容易に対応できる。

（発明が解決しようとする課題）上述したｎビット同期式カウンタによりカウントでき
る数は2ⁿに限られており、カウント値が2^n-1であるとき
にパルスが入力されてカウントアップ動作が完了する
と、カウント値は「０」に戻り、また、カウント値が
「０」のときにカウントダウン動作が完了するとカウン
ト値は2^n-1となる。つまり、2ⁿ回のカウント動作により
カウント値が一巡する。

このため、パルス発振器のパルスレートも2ⁿ（PULSE/
rev）に限られ、回転角の検出精度は２π/2ⁿ（rad）に
限られていた。

しかし、回転角を含むシステム全体の仕様要求等から
２π/500、２π/1000,2π/10000（rad）等の回転角検出
精度を要求される場合が生じてくる。この場合、ｎビッ
トの同期式カウンタでは、「500」，「1000」，「1000
0」等を直接カウントすることは出来ず、カウント値検
出回路、カウント値クリア回路等の特殊な回路や、マイ
クロコンピュータによる処理を付加することによって対
応しており、そのため装置全体が複雑になっていた。

また、2ⁿのカウント動作に限定されるため、このカウ
ンタを用いたシステム全体の機能に限りがあった。

この発明は、上記の問題点を解決するためになされた
もので、カウント値を「500」「1000」，「10000」等で
一巡させることのできる簡易構成の同期式カウンタを得
ることを目的とする。

〔発明の構成〕

（課題を解決するための手段）この発明は、m,M,Nが2^m＞Ｎ×Ｍの関係を満たす正の
整数であるとき、クロック端子が共通接続され、それぞ
れ1/2分周して出力するｍ個の分周カンウンタと、これ
らの分周カウンタの出力信号を入力し、任意の一つを含
めた下位の前記分周カウンタの出力信号が全て有意のと
きに一つだけ上位の前記分周カウンタのキャリー端子に
イネーブルのキャリー信号を加えるキャリー信号発生回
路と、前記ｍ個の分周カウンタの出力信号をｍビットの
計数値とし、このうちのＮ個の計数値にて、一つのクロ
ックに対して計数値がＭ＋１個進むように前記キャリー
信号を補正するキャリー信号補正回路とを備え、前記ク
ロック端子に2^m−Ｎ×Ｍ個のクロックを加える毎にカウ
ント値を一巡させることを特徴とするものである。

（作用）この発明においては、ｍ個の分周カウンタの出力信号
をｍビットの計数値とし、このうちのＮ種類の計数値に
て、一つのクロックに対して計数値がＭ＋１個進むよう
にキャリー信号を補正するようにしたので、例えば、ｍ
＝７、Ｎ＝3,M＝１とすることにより2⁷−３×１＝125カ
ウントで一巡するカウンタを構成でき、これにｌビット
のカウンタを接続すれば、2^l×125カウントで一巡する
同期式カウンタが得られる。

（実施例）第１図はこの発明の一実施例を示すブロック回路図で
ある。図中、第３図と同一の要素には同一の符号を付し
てその説明を省略する。ここでは、キャリー信号発生回
路５がキャリー信号を作る過程の処理信号11a〜11fと、
10進カウント切換信号13とを入力し、カント値を一度に
２個進める時を検出し、キャリー信号発生回路５に対し
て特殊なキャリー信号15,16を発生させるキャリー信号
補正回路12を新たに付加した点、キャリー信号発生回路
５が最下位の分周カウンタ１のキャリー信号も合わせて
生成するようにした点が第３図と構成上異なっている。

この場合、キャリー信号補正回路12は、分周カウンタ
１を７個備えたものに応答して、第２図に示す構成にな
っている。すなわち、最下位ビットを除いた６個のキャ
リー信号を生成する途中の信号11a〜11fと、10進カウン
ト切換信号13とを入力するための２入力NANDゲート17お
よび６入力NANDゲート18を備えている。そして、２入力
NANDゲート17に信号11e,11fが加えられ、６入力NANDゲ
ート18に信号11a〜11d、２入力NANDゲート17の出力信
号、10進カウント切換信号13が加えられる。

上記のように構成された本実施例の動作を以下に説明
する。

先ず、キャリー信号補正回路12には、最下位ビットを
除いた６個のキャリー信号を生成する途中の信号11a〜1
1fと、10進カウント切換信号13とが加えられる。ここ
で、カウントアップ時であるとすると、10進カウント切
換信号13が「１」で、かつ、信号11a〜11fが「111100」
「111110」「111101」であるとき６入力NANDゲート18が
イネープルの信号14を出力する。また、カウントダウン
時には、10進カウント切換信号13が「１」で、かつ、信
号11a〜11fが「000011」「000001」「000010」であると
き６入力NANDゲート18がイネープルの信号14を出力す
る。

次に、６入力NANDゲート18がイネーブルの信号14を出
力すると、キャリー信号発生回路５はその出力であるキ
ャリー信号のうち、最下位のキャリー信号を反イネーブ
ルに、一つ上位のキャリー信号をイネーブルにする。

この結果、最下位の分周カウンタの出力はパルス発振
器からのクロックが入力されても前の状態を保持し、一
つ上位の分周カウンタの主力が反転する。通常、パルス
発振器の出力パルスが１つ入力するとカウンタ出力であ
るカウント値はインクリメントまたはデクリメントされ
るが、キャリー信号補正回路14の出力がイネーブルとな
ると上記の作用によりカウント値は２カウント進む。こ
の実施例では７ビットのカウンタが「0000000」から「1
111111」に進むまでに、１度に２カウント進める状態が
３回生じることになる。

７ビットの同期式カウンタは2⁷＝128をカウントする
と「０」に戻るが、この実施例では2⁷−３＝125をカウ
ントすると「０」に戻る。

しかして、このカウンタにｎビットの同期式カウンタ
を接続することにより、2ⁿ×125をカウントすると
「０」に戻るカウンタを構成することができる。

なお、７ビットの同期式カウンタの上位に2ⁿの同期式
カウンタを接続して2ⁿ×125のカウンタを構成する代わ
りに、７ビットの同期式カウンタの下位に2ⁿの同期式カ
ウンタを接続しても2_n×125（PULSE/rev）のカウンタが
得られる。

ところで、このカウンタにおいても、第４図に示した
ビット数切換回路をキャリー信号発生回路５のキャリー
信号経路に挿入すれば、カウント数の切換ができること
は言うまでもない。

〔発明の効果〕

以上の説明によって明らかなようにこの発明によれ
ば、キャリー信号補正回路を設けたことにより、従来2ⁿ
に限られていたカウンタの一巡カウント動作を2^l×（2^m
−Ｎ×Ｍ）に拡げることができる。

この場合、キャリー信号補正回路は数個の論理素子で
構成し得るため、従来のものと同程度の回路規模で実現
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック回路
図、第２図は同実施例の主要素の詳細な構成を示す回路
図、第３図は従来の同期式カウンタの構成を示すブロッ
ク回路図、第４図はカウント値の変更に用いる一般的な
ビット数切換回路の構成を示す回路図である。１……1/2分周カウンタ、５……キャリー信号発生回
路、12……キャリー信号補正回路、17……２入力NANDゲ
ート、18……６入力NANDゲート。

Claims

(57)【特許請求の範囲】

【請求項１】m,M,Nが2^m＞Ｎ×Ｍの関係を満たす正の整
数であるとき、クロック端子が共通接続され、それぞれ
1/2分周して出力するｍ個の分周カウンタと、これらの
分周カウンタの出力信号を入力し、任意の一つを含めた
下位の前記分周カウンタの出力信号が全て有意のときに
一つだけ上位の前記分周カウンタのキャリー端子にイネ
ーブルのキャリー信号を加えるキャリー信号発生回路
と、前記ｍ個の分周カウンタの出力信号をｍビットの計
数値とし、このうちのＮ個の計数値にて、一つのクロッ
クに対して計数値がＭ＋１個進むように前記キャリー信
号を補正するキャリー信号補正回路とを備え、前記クロ
ック端子に2^m−Ｎ×Ｍ個のクロックを加える毎にカウン
ト値を一巡させることを特徴とする同期式カウンタ。