JP2541161B2 - パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 - Google Patents
パルスジェネレ―タ用微分信号カウンタの制御信号作成回路Info
- Publication number
- JP2541161B2 JP2541161B2 JP61185355A JP18535586A JP2541161B2 JP 2541161 B2 JP2541161 B2 JP 2541161B2 JP 61185355 A JP61185355 A JP 61185355A JP 18535586 A JP18535586 A JP 18535586A JP 2541161 B2 JP2541161 B2 JP 2541161B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- differential
- pulse generator
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はインクリメンタル型ロータリエンコーダなど
に使用されるパルスジェネレータ用微分信号カウンタの
制御信号作成回路に関するものである。
に使用されるパルスジェネレータ用微分信号カウンタの
制御信号作成回路に関するものである。
インクリメンタル型ロータリエンコーダなどに使用さ
れるパルスジェネレータ（以下PGという）のPG用微分信
号カウンタの制御信号作成回路は、PGから送出される互
いに90°の位相差をもつＡ相パルスφＡとＢ相パルスφ
Ｂが同時に変化しないという前提で設計されている。そ
のため、ノイズ等により、Ａ相パルスφＡとＢ相パルス
φＢが同時に変化すると誤動作する。それを阻止するた
め、従来は信号入力側にノイズフィルタを挿入してい
た。
れるパルスジェネレータ（以下PGという）のPG用微分信
号カウンタの制御信号作成回路は、PGから送出される互
いに90°の位相差をもつＡ相パルスφＡとＢ相パルスφ
Ｂが同時に変化しないという前提で設計されている。そ
のため、ノイズ等により、Ａ相パルスφＡとＢ相パルス
φＢが同時に変化すると誤動作する。それを阻止するた
め、従来は信号入力側にノイズフィルタを挿入してい
た。
しかし、最近の動向として高速化しているため、フィ
ルタの効果が期待できなくなって来た。そのため微分信
号カウンタの制御信号作成回路を工夫して耐ノイズ性を
上げる必要が生じて来た。
ルタの効果が期待できなくなって来た。そのため微分信
号カウンタの制御信号作成回路を工夫して耐ノイズ性を
上げる必要が生じて来た。
従来の微分信号カウンタの制御信号作成回路における
上記の問題点を更に図面に基づき説明すれば次の通りで
ある。
上記の問題点を更に図面に基づき説明すれば次の通りで
ある。
第１図はA,B両相の微分出力をカウントするシステム
の構成を示すもので、PG出力のＡ相及びＢ相の出力φA,
φＢは、Ｄ型フリップ・フロップ１により微分されると
共に、Ｄ型フリップ・フロップ１からＡ相,B相出力φA,
φＢより１クロック分遅れた出力信号AD,BD及びその反
転信号▲▼，▲▼が出力される。
の構成を示すもので、PG出力のＡ相及びＢ相の出力φA,
φＢは、Ｄ型フリップ・フロップ１により微分されると
共に、Ｄ型フリップ・フロップ１からＡ相,B相出力φA,
φＢより１クロック分遅れた出力信号AD,BD及びその反
転信号▲▼，▲▼が出力される。
これらの信号からNANDゲート２〜５とORゲート６から
成る論理回路によって構成されるアップ／ダウン選択信
号作成回路11によってカウンタ７のアップ／ダウン選択
信号ｇを作ると共に、EXORゲート8,9とNORゲート10から
構成されるカウンタイネーブル信号作成回路12によりカ
ウンタイネーブル信号ｈを作ってクロック信号CLKによ
って駆動される微分信号カウンタ７を制御し、A,B各相
信号のエッジ数をカウントしていた。
成る論理回路によって構成されるアップ／ダウン選択信
号作成回路11によってカウンタ７のアップ／ダウン選択
信号ｇを作ると共に、EXORゲート8,9とNORゲート10から
構成されるカウンタイネーブル信号作成回路12によりカ
ウンタイネーブル信号ｈを作ってクロック信号CLKによ
って駆動される微分信号カウンタ７を制御し、A,B各相
信号のエッジ数をカウントしていた。
第２図は第１図の回路の各部の信号波形を示すもので
ある。
ある。
しかしながら、ノイズの混入などで、パルスジェネレ
ータのφA,φＢ信号が同時に変化した場合（第２図にお
いて一点鎖線図示）などのように、そのタイミングがク
ロック信号CLKの立ち上がりにかかわる時、その変化信
号を積分してしまい、Ｄ型フリップ・フロップ１のA,B,
BD,ADの各信号は第２図の点線図示のような波形にな
る。
ータのφA,φＢ信号が同時に変化した場合（第２図にお
いて一点鎖線図示）などのように、そのタイミングがク
ロック信号CLKの立ち上がりにかかわる時、その変化信
号を積分してしまい、Ｄ型フリップ・フロップ１のA,B,
BD,ADの各信号は第２図の点線図示のような波形にな
る。
e,fの各信号はEXORゲート8,9の出力信号であり、Ｄ型
フリップ・フロップ１の出力信号ＡとAD或いはＢとBDの
各XORをとるので、何れも“H"となってNORゲート10を経
て微分信号カウンタ７に与えるため２クロック信号微分
信号カウンタ７はイネーブル状態となる。
フリップ・フロップ１の出力信号ＡとAD或いはＢとBDの
各XORをとるので、何れも“H"となってNORゲート10を経
て微分信号カウンタ７に与えるため２クロック信号微分
信号カウンタ７はイネーブル状態となる。
またNANDゲート2,3の出力a,bも入力が変化するため、
影響を受け、アップ／ダウン選択信号ｇは同様に２クロ
ック信号間アップが選択されることになる。
影響を受け、アップ／ダウン選択信号ｇは同様に２クロ
ック信号間アップが選択されることになる。
そのため、微分信号カウンタ７は正規のカウントデー
タよりも＋２された値を出力してしまうことになる。即
ち誤動作する。
タよりも＋２された値を出力してしまうことになる。即
ち誤動作する。
なお第２図の点線はパルスジェネレータを接続したモ
ータ正転時における誤カウント時を示すものであるが、
モータ逆転時には正規のカウントデータよりも−２され
た値を出力するようになる。
ータ正転時における誤カウント時を示すものであるが、
モータ逆転時には正規のカウントデータよりも−２され
た値を出力するようになる。
そこで本発明は、PG用微分信号カウンタの制御信号作
成回路における同時に変化しないA,B両相の微分信号を
カウントする回路において、Ａ、Ｂ両相のパルス出力信
号がノイズ等により同時に変化した場合でも、正確なカ
ウンタイネーブル信号及びアップ／ダウン選択信号を得
て微分信号カウンタが正常に動作する微分信号カウンタ
の制御信号作成回路を提供しようとするものである。
成回路における同時に変化しないA,B両相の微分信号を
カウントする回路において、Ａ、Ｂ両相のパルス出力信
号がノイズ等により同時に変化した場合でも、正確なカ
ウンタイネーブル信号及びアップ／ダウン選択信号を得
て微分信号カウンタが正常に動作する微分信号カウンタ
の制御信号作成回路を提供しようとするものである。
本発明は上記の課題を解決するためになされたもの
で、PGの同時に変化しないA,Bの両相の出力信号を微分
する微分回路と、その微分信号から微分信号カウンタの
イネーブル信号とアップ／ダウン選択信号とを作成する
回路とから成るPG用微分信号カウンタの制御信号作成回
路において、前記A,B両相の出力信号の微分信号の排他
的論理和、即ちEXNOR又はEXOPをとった出力を微分信号
カウンタのイネーブル信号とするようにしたものであ
る。
で、PGの同時に変化しないA,Bの両相の出力信号を微分
する微分回路と、その微分信号から微分信号カウンタの
イネーブル信号とアップ／ダウン選択信号とを作成する
回路とから成るPG用微分信号カウンタの制御信号作成回
路において、前記A,B両相の出力信号の微分信号の排他
的論理和、即ちEXNOR又はEXOPをとった出力を微分信号
カウンタのイネーブル信号とするようにしたものであ
る。
即ち、本発明は従来回路のNORゲート10に代えてEXNOR
ゲート又はEXORゲートを使用し、XORゲート出力e,fの何
れか一方が変化した時のみカウンタイネーブル信号が送
出されるようにしたものである。
ゲート又はEXORゲートを使用し、XORゲート出力e,fの何
れか一方が変化した時のみカウンタイネーブル信号が送
出されるようにしたものである。
第３図は本発明の実施例を示すもので、第１図に示す
従来回路と相違する点はNORゲート10の代りにEXNORゲー
ト10′を用いたことである。
従来回路と相違する点はNORゲート10の代りにEXNORゲー
ト10′を用いたことである。
このように構成すると、EXORゲート8,9の出力信号e,f
のうち何れか一方のみ変化した時はカウンタイネーブル
信号ｈが微分信号カウンタ７に送出されるが、両方同時
に変化した場合はカウンタイネーブル信号ｈは送出され
ないので、前述の従来の問題点は解消されることにな
る。
のうち何れか一方のみ変化した時はカウンタイネーブル
信号ｈが微分信号カウンタ７に送出されるが、両方同時
に変化した場合はカウンタイネーブル信号ｈは送出され
ないので、前述の従来の問題点は解消されることにな
る。
なお、この実施例はEXNORゲート10′を使用したが、E
XORゲート8,9の代りにEXORゲートを使用した場合はEXOR
ゲートを使用する。
XORゲート8,9の代りにEXORゲートを使用した場合はEXOR
ゲートを使用する。
従来の方法でもφＡかφＢ相のどちらかに、信号波形
以外の変化があった場合には、たとえ２クロック間がカ
ウンタイネーブルされていても、アップ，ダウンは各１
クロックずつ行なわれていたので、クロック周波数のオ
ーダーで瞬間的に見た場合、カウントデータ異常がある
が、トータルで見ると、±１ずつカウントされているの
で問題はない。
以外の変化があった場合には、たとえ２クロック間がカ
ウンタイネーブルされていても、アップ，ダウンは各１
クロックずつ行なわれていたので、クロック周波数のオ
ーダーで瞬間的に見た場合、カウントデータ異常がある
が、トータルで見ると、±１ずつカウントされているの
で問題はない。
しかし、PGから信号線でφA,φＢ両相の信号が送られ
る場合、ノイズの影響が少なくなく、φA,φＢ両相に信
号波形以外の変化が同時に見られる場合に従来方法で
は、これを満足する事ができなかった。
る場合、ノイズの影響が少なくなく、φA,φＢ両相に信
号波形以外の変化が同時に見られる場合に従来方法で
は、これを満足する事ができなかった。
本発明では付加回路もなく単に論理素子を替えるだけ
で簡単に微分信号を正確にカウントできる事が可能とな
った。
で簡単に微分信号を正確にカウントできる事が可能とな
った。
ここで＝▲▼とする場合、従来法▲▼と
本発明▲▼の違いをブール代数で示すと、 ▲▼＝ｅ＋ｆ ▲▼＝ｅ＋ となる。従って▲▼ではef＝０となった場合▲
▼＝０になるが▲▼の場合には必ず▲▼＝１に
なる。
本発明▲▼の違いをブール代数で示すと、 ▲▼＝ｅ＋ｆ ▲▼＝ｅ＋ となる。従って▲▼ではef＝０となった場合▲
▼＝０になるが▲▼の場合には必ず▲▼＝１に
なる。
よって同時e,fが変化した時にはカウンタがイネーブ
ルされない事が理解できる。
ルされない事が理解できる。
第１図は従来回路の電気回路図、第２図は従来回路の動
作を説明するためのタイムチャート、第３図は本発明の
実施例の電気回路図である。 １……Ｄ型フリップ・フロップ ２〜５……NANDゲート ６……ORゲート ７……微分信号カウンタ 8,9……EXORゲート 10……NORゲート 10′……EXNORゲート 11……アップ／ダウン選択信号作成回路 12……カウンタイネーブル信号作成回路
作を説明するためのタイムチャート、第３図は本発明の
実施例の電気回路図である。 １……Ｄ型フリップ・フロップ ２〜５……NANDゲート ６……ORゲート ７……微分信号カウンタ 8,9……EXORゲート 10……NORゲート 10′……EXNORゲート 11……アップ／ダウン選択信号作成回路 12……カウンタイネーブル信号作成回路
Claims (1)
- 【請求項１】パルスジェネレータの同時に変化しない
Ａ、Ｂ両相の出力信号を微分する微分回路と、その微分
信号から微分信号カウンタのイネーブル信号とアップ／
ダウン選択信号とを作成する回路とから成るパルスジェ
ネレータ用微分信号カウンタの制御信号作成回路におい
て、前記イネーブル信号としてA,B両相の出力信号の微
分信号の排他的論理和をとった出力を用いることを特徴
とするパルスジェネレータ用微分信号カウンタの制御信
号作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185355A JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185355A JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6342516A JPS6342516A (ja) | 1988-02-23 |
| JP2541161B2 true JP2541161B2 (ja) | 1996-10-09 |
Family
ID=16169336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185355A Expired - Fee Related JP2541161B2 (ja) | 1986-08-08 | 1986-08-08 | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541161B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518744B2 (ja) * | 1991-05-30 | 1996-07-31 | 株式会社創研 | 入浴剤 |
-
1986
- 1986-08-08 JP JP61185355A patent/JP2541161B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6342516A (ja) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2541161B2 (ja) | パルスジェネレ―タ用微分信号カウンタの制御信号作成回路 | |
| US4599600A (en) | Conversion of quadrature signals into counter control pulses | |
| US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
| JP2938844B1 (ja) | 速度および位置信号発生器 | |
| US4321684A (en) | Digital resolver | |
| JPH1164040A (ja) | エンコーダの異常検出装置 | |
| JP3144877B2 (ja) | バックアップ式絶対位置エンコーダ | |
| JP3318663B2 (ja) | 回転位置検出器 | |
| JPS61177513A (ja) | モ−タ制御の誤差カウンタ回路 | |
| JPS6118818A (ja) | ロ−タリ−エンコ−ダ装置 | |
| JPS61126421A (ja) | インクリメンタル・ロ−タリ・エンコ−ダ出力様の信号処理回路 | |
| JPS62213587A (ja) | モ−タ制御用パルス分周回路 | |
| JPH0619368B2 (ja) | 回転方向パルスの発生回路 | |
| JPS6022666A (ja) | ロ−タリエンコ−ダ装置 | |
| JPH01113670A (ja) | 回転検出器 | |
| SU596993A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH0214617A (ja) | カウンタ装置 | |
| JPH01231674A (ja) | モータ逆回転時のドライブ防止回路 | |
| CN103475344A (zh) | 一种带防出错机制的鉴相倍频逻辑电路 | |
| JPS6043701A (ja) | デイジタル誤差検出器 | |
| JPS62178182A (ja) | モ−タの回転パルス発生器及び回転速度誤差回転位相誤差検出装置 | |
| KR920005004Y1 (ko) | 모터의 절대위치 검출회로 | |
| JPH0245804B2 (ja) | ||
| JPS6016190A (ja) | ステツピングモータ位置検出装置 | |
| JP2001095276A (ja) | 回転位置偏差検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |