SU596993A1 - Преобразователь угла поворота вала в код - Google Patents

Description

Изобретение относитс  к цифровой измерительной технике и может найти применение при построении преобразователей аналоговых величин в числовые эквиваленты с промежуточным преобразованием врем  (фазовый сдвиг) - код.

Известны также преобразователи, у которых имеетс  дополнительный делитель частоты, выходные сигналы которого сдвигаютс  относительно сигналов опорного делител  в специально предназначенном режиме работы на врем  равное начальному сдвигу фазы выходных сигналов фильтра, а выходна  информаци  определ етс  опросом дополнительного делител  частоты I

Наиболее близким техническим решением к данному преобразователю  вл етс  преобразователь , содержащий кварцевый генератор, один из выходов которого подключен к входу фазируемого делител  частоты и через последовательно соединенные опорные делитель частоты и фильтр непосредственно к первому входу ключа и через датчик угла ко второму входу ключа, выход формировател  меандра соединен с одним из входов синхронизатора, другой вход кварцевого генератора соединен с другим входом синхронизатора, выход которого соединен с одними входами двух элементов И, коммутатор режимов одним из выходов подключен к другому входу первого элемента И и входу ключа, а другим выходом подключен к другому входу второго элемента И, выход которого подключен к одному из входов регистра, кодовые выходы фазируемого делител  частоты подключены ко входам регистра 2.

Однако оно обладает весьма существенным недостатком заключающимс  в том, что сбой работы делител  частоты может привести к значительным искажени м выходной информации.

0 Целью изобретени   вл етс  повышение помехозащищенности и надежности преобразовател .

Поставленна  цель достигаетс  тем, что в преобразователь угла поворота в код введены фазовращатель, элемент ИЛИ и группы элементов И, дополнительные синхронизатор, регистр и элементы И, вход фазовращател  соединен с выходом ключа, а выход -с входом формировател  меандра, входы дополнительного синхронизатора соединены со входом синхро д низатора и выходом опорного делител  частоты, и с первыми входами дополнительных первого и второго элементов И, второй вход первого дополнительного элемента И соединен с другим входом коммутатора, первыми входами группы элементов И и с установочными входами стар5 ших разр дов фазируемого делител  частоты.

выход первого дополнительного элемента И соединен с одним из входов элемента ИЛИ, другой вход элемента ИЛИ соединен с выходом первого элемента И, а выход соединен с управл ющим входом фазируемого делител , второй вход второго дополнительного элемента И соединен с одним из выходов коммутатора, а выход - с управл ющим входом дополнительного регистра, установочные входы которого соединены с кодовыми выходами младших разр дов фазируемого делител , а выходы дополнительного регистра через группу элементов И соединены с установочными входами младших разр дов фазируемого делител .

Схема предлагаемого устройства приведена на чертеже.

Преобразователь содержит кварцевый генератор 1, формируюший две носледовательности ТI и Tj импульсов, сдвинутых друг относительно друта на пол периода. Выходные сигналы генератора последовательности Ti поступают на опорный делитель частоты 2 из выходных сигналов которого фильтром 3 фор.мируетс  синусоидальный сигнал дл  запитки датчика угла 4. Выходные сигналы фильтра 3 и датчика 4 подключе-иы ко входам ключа 5, выходной сигнал которого через фазовращатель 6 поступает ка формирователь меандра 7. С помощью синхронизатора 8 вырабатываютс  стоп-импульсы , совпадающие по времени с импульсами последовательности Т. Сигналы синхронизатора 8 через первый элемент 9. И поступают на вход элемента 10 ИЛИ, выходные сигналы которого поступают на управл ющий вход фазируемого делител  11 частоты и устанавливают его в нулевое состо ние или устанавливают в делителе 11 соответствующий коду дополнительного регистра 12 через группу дополнительных элементов И 13, На счетный вход делител  1 1 подаетс частота Ti генератора 1. Выходным сигнало.м второго элемента 14 И производитс  запись кода делител  11 соответствующего моменту прихода стон-импульса в ст.атический регистр 15. Код в регистре 15  вл етс  цифровым выражением угла поворота. Дополнительный синхронизатор 16 выдает импульсы синфазно с Т) в момент нулевого состо ни  делител  2. Один из выходов синхронизатора 16 через первый дополнительный элемент 17 И соединен со вторым входом элемента 10 ИЛИ Второй выход синхронизатора 16 через второй дополнительный элемент 18 И поступают на управл ющий вход дополнительного регистра 12 и перезаписывает в него состо ние младших разр дов делител  11. Управление работой устройства осуществл етс  с помощью коммутатора режимов 19.

Работа преобразовател  осуществл етс  следующим образом.

Преобразователь имеет два режима работы - «УСТАНОВКА НУЛЯ и «ИЗМЕРЕНИЕ Переключение реж,и,1а работы может осуществл тьс  вручную или автоматически с помощью коммутатора 19,управл ющего работой электронного .ключа 5 иЭлементов И 9, 13, 14, 17, 18. Режиму «УСТАНОВКА НУЛЯ отвечают уровни нзпр .жени , соответствующие логической «Ь на одном выходе и логическому «О на другом выходе коммутатора 19. Режиму «ИЗМЕРЕНИЯ отвечает логический «О на одном выходе и, соответственно, логическа  «1 на другом выходе коммутатора 19. Установка делител  11 в .нулевое состо ние

в режиме «УСТАНОВКА НУЛЯ во врем  действи  импульса на входе управлени  записью кода в счетчик 1I обеспечиваетс  тем, что на информационные входы записи кода в этот

0 счетчик подаетс  нулевой потенциал с другого выхода коммутатора 19. На тех информационных входах записи кода в этот счетчик, которые непосредственно не подключены к другому выходу коммутатора 19, а соединены с выходами соответствующих элементов совпадени  13,

5 также фиксируетс  потенциал соответствующий логическому «О. Это достигаетс  благодар  тому, что на шину, объедин ющую не()вые входы групп элементов И 13 в режиме «УСТАНОВКА НУЛЯ подаетс  нулевой по тенциал с другого выхода, коммутатора 19.

Короткие импульсы на выходе синхронизатора . 16 следуют во времени непосредственно за отрицательными фронтами импульсов на выходе триггера самого старшего разр да опорного делител  2 синхронно с одним из импульсов

5 последовательности-импульсов Т кварцевого генератора 1. В режиме «УСТАНОВКА НУЛЯ во врем  действи  этого импульса на выходе элемента совпадени  18 вырабатываетс  импульс синфазного управлени  перезаписью кода в дополнительный регистр 12 из делител  импульсов 11. Записываемый в этот регистр код соответствует сдвигу фаз выходных импульсов делител  импульсов 11 относительно выходных импульсов опорного делител  3.

В режиме «ИЗМЕРЕНИЕ во врем  действи  импульсов на выходе синхронизатора 16, на выходе элемента совпадени  17 вырабатываютс  импульсы, которые через элемент «ИЛИ 10 поступают на вход синфазного управлени  записью в делитель импульсов 11.

На объединенные первые входы элементов совпадени  13 в режиме «ИЗМЕРЕНИЕ подаетс  положительный разрешающий потенциал с другого выхода коммутатора 19, благодар  чему значени  логических «О и «1 на выходах

элементов И 13 соответствуют коду, хранимому в дополнительном регистре 12. В режиме «ИЗМЕРЕНИЕ на информационные входы записи кода в делитель импульсов 11 в момент действи  импульса синфазного управлени  записью кода в делитель 11 подаютс  поО тенциалы, соответствующие коду, хранимому в дополнительном регистре 12 И переписанному в этот регистр из делител  11 в режиме «УСТАНОВКА НУЛЯ в синфазные моменты времени, задаваемыми одни.ми и теми же импульсами на выходе синхронизатора 16 в обоих режимах работы. Благодар  этой синфазности во врем  действи  импульса установки делител  1 1 в момент времени код на информационных входах записи кода вделитель 11 совпадает с кодом, разворачиваемым в этот момент

времени в делителе.11, и .состо ние триггеров делител  11 не измен етс . Если в результате воздействи  имих.испои иомехи произошло ложное переключение триг1еров , то импульс с выхода синхронизатора 16 подаетс  на вход синфазного управлени  записью кода в делитель 11 и происходит запись кода, хранимого в доиолнительиом регистре 12, т. е. восстанавливаютс  первоначальные, имевшие место до воздействи  помехи фазовые соотношени  между импульсами на выходах делител  11 и опорного делител  2. В наихудшем случае, когда сбой триггеров делител  11 произойдет в интервале времени между выходным импульсом синхронизатора 16 и импульсом записи информации в регистр 15, восстановление фазовых соотношений счетчика будет нроизведено noc,ie одного ложного отсчета. Диапазон возможных флюктаций суммарного фазового .сдвнга в трактах собственного преобразовател - в большинстве случаев лежит в пределах единиц градусов электрических, что дает возможность ограничить емкость д ;полиительного статического регистра меньшим количеством разр дов по сравнению с полной емкостью делител , определ емой тем количеством разр дов, которое необходимо дл  формировани -значного кода в пределах О-ЗбОЧ заданной дискретностью. Фазовращатель 6 введен дл  выбор  ,чьного сдвига фаз собственно преобразовател  так, чтобы возможные флюктуации сдвига фазы от дестабилизирующих факторов не совпадали страницей смены кода старших разр дов делител . Это уменьшает количество разр дов дополнительного регистра. Таким образом, помехоустойчивость предлагаемого преобразовател  фазового сдвига в празр диый код определ етс  в основном, помехоустойчивость р-разр дного статического регистра на RS-триггерах при Р п, работающие в режиме хранени  информации в течение длительного времени, намного превышающего врем  стробировани  регистра по входу .правле| и  за1Н1Сью информации, что снижа -еро тносгь ,- ожиого переключени  RS-триггеров под воздействием помехи со стороны входов. 11омехо)стойчивость известного преобразовател  суп1ественпо ниже, так как определ етс  помехоустойчивость функи; м-.::,1ьно более сложного делител  частоты ,.-1 в с гр пповым переносом, выполненного .:а 1Ь-триггерах . При сравнительной oiieiiKe помехозашч :ч нности RS-триггеров и IK-T-v.: , еров o6paniae и;. себ  внИмание .тот факт, ч: все 9 входов i 2 выхода каждого из 1К-три;еров счетчика числа импульсов задействованы к разветвленных взаимных св з х, в то врем  как каждый RS-триггер статического регистра св  2 своими входами - олько с источником входной информации посредством схем совпадени , отпираемых на очень короткое врем  дей.-тви  импульса управлени  записью 11нформаиии, Таким обр : пм, .ведение . предлагаемом преобразователе до:.лнитель;| 1 опе:аци11 АУСТАПОВК.Л 11,.1Я в режиме работы «ИЗМЫЛЕН IE суи1ественно повышает помеxoaanuimciiiiocTi , и падежиость 1|реобразовате ,-|Я фазов1)1Й сдвг:г-код. Фор МП.к: цзпбретени.ч Преобразовате,П5 гла поворота Ba,ia в код, содержащий кварцевый генератор, один пз iu iходов которого иодклк чен к входу фазирус.мого делнтел  частоты и через пос,-1едовате, соединенные опорный делитель частоты и фильтр непосредстве ло к первому в.хлдх-- к,поча и через датчик угла ко второмх- входу клкч;г, выход (юрмигювател  ме,;|пдра е о/ишм п.-; входов сиихропиз;;то 1:, ;1ругой выход 1 вариеного генератора соединен с другим входом синхронизатора , выход которогс; соедииен с одними входами двух элементов И, коммутатор режиM (iB (дним из выходов 11С1ДК,1ючсн к .ipyroMX входу первого э,1емепти 11 и Bxixu ключа, а выходом подк,п тчеИ к нходу второго г) ci 11, выход котс-.юг.) 11од|, к (:) ;;з вхсмон регистр ;, -. ,овые выходы фазируемого де. ,1  частоты ,1ючепы ко регистра, отличающийс  тем, что, с п.е,1ьк1 п)М) номехозанипценности и надежности работы преобразовате,п , в неге введены фазовраии1те,1Ь, элемент 1,411 и группа элементов П. доп(1,1нительн1 1е синхронизате1р, регистр и э,1ементы 11, BX(XT, фазоврг-ицател  еосдипен е 1м,1ходом к,-|Юча, а выход - с входом ({ opxHipOiUii xTH еандра, входы дополнительногч еинхронизаюра соединенго с входом синх|к ни атора и выходом eKipnoro делите,1  часготы и с первыми входам ; .ммсхтните.чьных нсрво1м и второго элементов 11, второй вход иервого дчполните , ьного элемента ii соединен с дру1н ; входом коммута ; ., первыми входамп rpyiuii.i элементов II и с становпч1 ы 11 ьxoдa lи разр дов фaзlIpye loгo де,ппчм  частоты, выхид иервого дополнительного :).:смента 11 Clеди;:ен с одним нз входов элемента И.Ич Д) гой вход МЛ И соединен с выходом первого элемента И, а выход соединен с у |1авл юшнм входом (IJiHiipye.Moro делител , вТЧои вход второго допп,- ни ельного э;1емента II соединен с одним : : выходсВ коммутатор;;, а выход - с управл ющнм входом дополнительного регистра, установочнь1е входы -oTopoi-o соединены с кодовыми выходами младн.ич р. зр дов фазируемого делите 1 , а выходы .юполпительного регистра через %ieNiei-i(.B И соединены с установочными ;-,:ода.пi м,а.чLHHx разр дов фазируемого дели чм . Источники информации, прин тые во ние при экспертизе: 1,Авторское свидетельство СССР AV 402048 кл. G 08 С 9..09, 1973, 2.Авторское свидетельство СССР ЛЬ 409268 кл.С 08 С 9/04, 1973,