JPH03199970A - モータの回転速度検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はモータの回転速度を検出する方法に関するもの
である。

従来の技術 従来、この種の方法には、（１）第７図ａのように一定
の基準時間内に出力されたロータリエンコーダのパルス
列をカウントし速度とする方式と、（２）第７図すのよ
うにロータリエンコーダのパルス１周期間の基準クロッ
クパルスのカウンタ値を速度とする方式とがある。

発明が解決しようとする課題 しかしながら、（１）の方式では、基準時間が長ければ
モータの速度検出時間が長くなシ、逆に短くすれば低速
時のモータ回転速度の検出誤差が大きくなる。（２）の
方式では、必ず１周期間、基準クロ３ベーシ ツクをカウントしなければ々らない為、クロックカウン
タを低速度の検出の為にビット数を大きくとらなければ
ならない。そこで、本発明はモータの回転速度を低速か
ら高速まで少いクロックカウントのビット数で、短時間
に誤差を少く検出するものである。

課題を解決するための手段 上記問題点を解決する為に本発明は、モータの回転速度
が低ければ、速度検出周期をパルスカウンタ１周期以内
でクロックカウンタの最大値までとし、回転速度が速け
れば速度検出周期をパルスカウンタ２周期以上とし、各
周期間のクロックカウンタ値を速度とする構成を備えた
ものである。

作　　用 モータが低速回転している場合、速度検出の周期はパル
スカウンタ１周期以内とし、クロックカウンタの最大値
までである為、速度検出時間を短く、速度誤差を少くす
ることができる。モータが高速回転している場合は、パ
ルスカウンタの周期を長くすることによって速度誤差を
少く一定とし、少いクロックカウント数で速度を検出す
ることができる。

実施例 以下本発明の一実施例のモータの回転速度検出方法につ
いて、図面を参照しながら説明する。第１図は本発明の
第１の実施例におけるブロック図を示すものである。第
１図において１８は４０ＭＨｚの周波数を出力する基準
クロック発生回路でアル。１ｂはロータリーエンコーダ
の出力パルス列をカウントする４ビツトのパルスカウン
タ回路である。１Ｃは基準クロック発生回路の出力パル
ス列ヲカウントする１６ビツトのクロックカウンタ回路
である。１ｄは制御回路でパルヌカウンタ値、クロック
カウンタ値を入力し各々の値によってフラグ、クロック
カウンタ値、リセット信号全出力する。以上のように構
成されたブロック図について第２図、第３図、第４図を
用いて説明する。

第２図、第３図は制御回路の処理を表すフローチャート
である。２ａで速度検出がスタートすると２ｂで１ｂ、
１Ｃのパルスカウンタ回路、クロッ５　ページ クカウンタ回路にリセット信号を外部から与え、各々の
カウンタ値を０にする。その後パルスカウンタ回路、ク
ロックカウンタ回路がカウントを続け、２ｃでクロック
カウンタ値が最大値２６２１４３以上になった場合２６
２１４３をクロックカウンタ値とし、カウント周期が１
パルス以内であることを示すフラグ０とともに出力する
処理１ｄを行った後処理２ｂを行い、カウンタ値をリセ
ットする。クロックカウンタ値が２６２１４３を越えな
けｆｔば、２ｆでパルスカウンタ値１の時のクロうクカ
ウンタ値を検出し、２ｑであらかじめ設定しておいた値
１５３６と比較し１５３６以上の場合は、フラグ０と２
ｆのクロックカウンタ値を出力する処理２ｈを行い処理
２ｂへもどる。２ｑにおいて１５３６未満の場合は、２
ｊでパルスカウンタが２になった時のクロックカウンタ
値を検出し、２にであらかじめ設定しておいた値５１２
と比較し５１２以上であれば、カウント周期が２パルス
であることを示すフラグ１をＯＮＩ、、２ｊのクロック
カウンタ値を出力する処理２４を行い、処理６　ページ ２ｂへもどる。２ｋにおいて６１２未満の場合は、第３
図の３ｂでパルスカウンタ値が８になるまでのクロック
カウンタ値を検出し、カウント周期８を示すフラグ２を
ＯＮし、３ｂのクロックカウンタ値を出力し、処理２ｂ
へもどる。第４図は、速度検出周期とクロックカウンタ
との関係を示す図である。第５図は、実際のパルスレー
トの変化によってそれぞれクロックカウンタ値、速度検
出時間１分解能、誤差を示したものである。基準クロッ
ク周波数を４０　ＭＨｚとした場合の各データの関係を
次式に示す。

以上のように本実施例によれば速度検出周期を７ベーン ３段階に変化させることによシ、１６ｂｉｔのクロック
カウンタ回路によって低速度から高速度まで速い検出時
間で誤差が少く検出することができる。

以下本発明の第２の実施例について図面を参照しながら
説明する。第６図は速度データをクロックカウンタ値と
するのではなく、その値を変換して出力データとした場
合の図である。低速の場合の速度データをクロックカウ
ント値がｅｓｓｓｅ以上の場合は、クロックカウンタ値
を６４で割っば、出力データ１２ビツトで低速から高速
までの速度を表すことができ誤差もほぼ一定の範囲に収
めることができる。

発明の効果 以上のように本発明は、ロータリーエンコーダ。

パルヌカウンタ回路、基準クロックカウンタ、クロック
カウンタ回路によって、速度に応じてクロックをカウン
トする周期を変化させることによって低速から高速まで
、少いカウンタのビット数で短時間に誤差が少い形で速
度を検出することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるブロック図、第
２図、第３図は第１図の制御回路のフローチャート、第
４図は速度検出周期の変化を示す図、第６図は各種デー
タの関係を表した図、第６図は第２の実施例における各
種データの関係を表した図、第７図は従来の速度検出方
法を示すパルスクロックカウンタの説明図である。

Claims (1)

【特許請求の範囲】
1. モータが回転する毎にパルスを発生するロータリエンコ
   ーダの出力パルス列をカウントするパルスカウンタ回路
   と、上記パルスに同期し、パルス間を高い周波数で分周
   する基準クロック発生回路と、基準クロックをカウント
   するクロックカウンタ回路とからなり、パルスカウンタ
   値が変化する１周期間のクロックカウンタ値を検出しあ
   らかじめ設定されたクロックカウンタ設定値１よりも小
   さければクロックカウンタ値を検出する周期をパルスカ
   ウンタの１周期よりも長く、あらかじめ設定されたパル
   スカウンタ周期とし、周期を変化させたことを示すフラ
   グをオンし、あらかじめ設定されたクロックカウンタ設
   定値２よりも大きければクロックカウンタ値を検出する
   周期をパルスカウンタ１周期以内でクロックカウンタの
   最大値までとすることにより、速度変化に対応してクロ
   ックカウンタ値を検出する周期を変化させ、フラグとク
   ロックカウンタ検出周期間のクロックカウンタ値によっ
   てモータの速度を検出することを特徴とするモータの回
   転速度検出方法。