JPH03100473A - パルス列入力処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、入力パルス列から入力周波数を求めるパル
ス列入力処理装置に関するものである。

［従来の技術］ 例えばプロセス処理装置においては監視信号等が入力パ
ルス列の形で与えられることがあり、それから入力周波
数を求めねばならないことがある。

この場合、従来は入力パルス列をカウンタでカウントし
、一定周期毎にそのカウントデータをサンプリングして
次の式によって入力周波数Ｆ０を求めていた。

Ｆｎ＝　（Ｃ，−Ｃｎ１−１）／Ｋ　・・・・・−（１
まただし各記号は次の通りである。

Ｃｎ：今回サンプル時にカウンタから読み込んだカウン
トデータ Ｃ，、：前回サンプル時にカウンタから読み込んだカウ
ントデータ にニ一定のサンプル周期（定数） この一定のサンプル周期はタイマ割り込みによって起動
される。

［発明が解決しようとする課題］ しかしながらタイマ割り込みタイミングになっても高位
割り込み処理中であると、その高１位割り込み処理が終
了するまで次のサンプリングが実行されない、また入力
点数が複数ある場合、ＤＭＡ要求あるいは高位割り込が
発生すると、その処理時間によって処理までのタイミン
グがふらつくことになる。第４図はこの状態を示してお
り、割り込み起動は正確にｌ　ｍ５ｅｃ毎に発生しても
そのときに高位割り込みなどが発生しており、その高位
割り込みの処理時間が図のようにバラバラであると周波
数演算のための実際の割り込みタイミングは図のように
不揃いになり、演算結果が変動するので、測定系からの
定常ノイズが発生するという課題があった０例えばサン
プル周期１秒の場合、実際の出力処理周期はｌ　ｍ５ｅ
ｃ以上ゆらいでしまうことがあり、これは入力周波数に
換算すると０．１％のゆらぎとなる。

このことを解決するには各点の処理タイミングを多くの
タイマ割り込みによって正確にコントロールすることも
考えられるが、長時間のＤＭＡ要求があると処理タイミ
ングを正確にコントロールすることができないことと、
割り込み発生が多量となり、その処理のためパフォーマ
ンスが落ち、ソフトウェアも複雑になる。また、この問
題を解決するにはパルス列を正確に一定周期だけカウン
タに入力し、ゲーティング後にカウンタの内容を読み取
れば良いが、プロセス制御分野においては周波数と同時
にパルス列の積算も行う必要があるのでカウンタが２種
類必要になり、それを排他的に動作させなければならな
いので、回路が複雑になり、経済性が悪くなるという課
題があった。

［課題を解決するための手段］ このような課題を解決するためにこの発明は、入力パル
ス列をカウントするカウンタと、その計数値に時刻情報
を与えるタイマと、これらの計数計数値に時刻情報につ
いてカウントデータに与えられた時間間隔とカウントデ
ータとから周波数を演算するようにしたものである。

［作用］ 各カウントデータはそのデータが発生した時刻情報が付
されているので、サンプリングタイミングに発生したデ
ータの時刻がその時刻情報から判明する。サンプリング
間隔のタイミングにおける時刻情報から実際のサンプリ
ング時間が分かるので、その時間内に発生したパルス数
をそのサンプリング時間で除算演算することによって周
波数が求められる。

［実施例］ 第１図はこの発明の一実施例を示すブロック図である８
図において１は入力パルス列をカウントするカウンタ、
２はそのカウントデータに時刻情報を付加するタイマで
ありこの例では０．１ｍ５ｅｃのクロックパルスで時刻
情報を付加している。３は１秒周期で周波数演算のため
の割り込みが行われるＣＰＵであり、割り込みタイミン
グ毎に入力パルスデータから後述する演算を行い、入力
パルス列の周波数を求めるようになっている。

ＣＰＵ３は割り込みが発生する都度、所定の演算を行い
周波数を求めるが、前述したように割り込み発生から入
力処理中のデータ読み込みまでの時間は第４図のように
一定せず、このバラツキは１０ｍ５ｅｃ程度まで達する
。入力処理はカウンタの値Ｃｎと時刻情報ｔ、を同時に
読み込んだ後、次の演算を行う。

ここで各記号は次の意味をもっている。

Ｔ、：今回のサンプル時の時刻データ Ｔ、１　：前回のサンプル時の時刻データＣｎ：今回の
サンプル時にカウンタから読み込んだカウントデータ Ｃ，−１：前回のサンプル時にカウンタから読み込んだ
カウントデータ Ｆｌ：入カバルス列周波数 このようにすればカウントデータとそのデータが発生し
た時間とが対応しているので現実の割り込みタイミング
が変動しても正確なパルス列周波数を演算することがで
きる。

次に（２）式の確度について検討すると、真の周波数は
次式で示される。

タイマのＱ、１ｍ５ｅｃ量子化誤差は次のようになる。

Ｔ、＝ｔ、±０．００００５ｓｅｃ Ｔａ−、＝　ｔ　ａ−１＋０．００００５ｓｅｃこれを
（′２式に代入して変形すると次のようになる。

α。、α、−１は最大１抛ｓｅｃ程度であるから（ａ＠
−ａｍ−ｔ）は−０，０１〜０．０１程度になり、（イ
）式は次のようになる。

ｌ十（６−コ。−１） このことから得られる周波数は真の入力周波数に対して
±０．０１Ｘ程度の誤差となり、プロセス制御分野では
十分な精度が確保できることになる。

タイムベースを０．０１ｓｓｅｃ（１０１ｓｅｃ）にす
ると確度は±ｏ、ｏｏｉ％どなるが、タイマは１秒以上
の計測能力が必要であるため１秒／１ＯＪＩｓｅｃ　　
は１００．０００力ウント以上の能力が必要になり、１
７ビツト以上のカウンタ長が必要になり、１６ビツトの
プログラマブルタイマが使用できなくなる。このため、
本願の方法が有効になる。

次に第２の発明について説明する。ところで、この周波
数演算をプロセス入力部に設けた専用プロセッサで行い
、制御演算はメインＣＰＵで行う場合、プロセス入力部
の入力サンプリング周期がメインＣＰＵの制御演算周期
の１０分の１程度であれば問題ないが、数分の１程度に
なると入力サンプリング周期および制御演算周期のゆら
ぎによって第２図のようにサンプリングノイズが顕著化
してしまう。第２図（ａ）は原入力周波数、第２図（ｂ
）はサンプリングノイズの小さい場合、第２図（Ｃ）は
サンプリングノイズの大きい場合の例であり、（ｂ）、
（ｃ）はプロセス入力部のサンプリング周期がメインＣ
ＰＵの制御演算周期の半分の場合について示している。

第２図（ｂ）はメインＣＰＵの制御演算タイミングがプ
ロセス入力部の入力サンプリング周期の大体真ん中にあ
る場合であり、太線で示した再現波形かられかるとおり
、サンプリングノイズは小さい、しかし第２図（Ｃ）は
メインＣＰＵの制御演算タイミングがプロセス入力部の
入力サンプリングタイミングとちょうど重なっている場
合であり制御演算タイミングのゆらぎは非常に少ないに
もかかわらず、太線で示した再現波形からサンプリング
ノイズは非常に大きくなってしまう。

−ｍにプロセス入力部にはコスト上、８ビツトのＣＰＵ
が用いられ、一つのＣＰＵで１６点程度をサポートする
ため、その入力サンプリング周期は１００ｍ５ｅｃ程度
となり、またメインＣＰＵは３２ビツト化が進み、その
制御周期は５０（１ｗｓｅｃ以下となり、制御周期を入
力サンプリング周期の１０倍以上とすることが困難とな
ってきた。したがって前記の問題を解決するためにメイ
ンＣＰＵの制御周期を入力サンプリング周期の非整数倍
となるように制御周期と入力サンプリング周期を設定す
れば良いが、自由に制御周期を設定できないので機能上
の制約が発生する。

このことを解決するには第３図に示すようにプロセス入
力部のＣＰＵｌ０は入力サンプリング割り込み時毎にカ
ウンタのカウント値と、時刻情報を同時に読み取り、プ
ロセス入力部のデータベースエリア１１へ格納する。一
般に、プロセス入力部としてパルス入力の場合、１６点
程度が１セ・ットとしてまとめられ、コストの点から８
ビツトのＣＰＵが使用される。しかしこのＣＰＵを使用
してもプロセス入力部はそこで演算を行わず、メインＣ
ＰＵで演算を行うようにし、プロセス入力部のＣＰＵは
データを取り込んでデータベースへ転送するだけの処理
を行うようにしておけば、入力サンプリング周期をｌＯ
曽ｓｅｃ程度まで高速化できる。

メインＣＰＵはその制御周期毎にプロセス入力部のデー
タベース中のカウント値、時刻情報を読み取り、（２）
式にしたがって演算を行えば入力パルス列の周波数が求
められる。メインＣＰＵは一般に高速でも１００窮ｓｅ
ｃ程度であるので、入力サンプリング周期の１０倍以上
とすることが可能になり、サンプリングノイズの問題も
解決する。

［発明の効果］ 以上説明したようにこの発明は、入力パルス列をカウン
トするカウンタの計数値に時刻情報を与え、これらの計
数計数値に時刻情報についてカウントデータに与えられ
た時間間隔とカウントデータとから周波数を演算するよ
うにしたので、高位の割り込みなどが発生していても正
確な演算が行え、従来のように演算結果がその都度変動
することが防止できるので、測定系のノイズが発生する
ことがないという効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はサンプリングノイズを示す波系図、第３図は他の実施
例を示すブロック図、第４図は従来装置での測定結果を
説明するための図である。 １・・・・カウンタ、２・・・・タイマ、３゜１０・・
・・ＣＰＵ、１１・・・・データベース、１２・・・・
メインＣＰＵ。 第１図

Claims (2)

【特許請求の範囲】
1. （１）入力パルス列をカウントするカウンタと、その計
   数値に時刻情報を与えるタイマと、 これらの計数値および時刻情報について、 今回のサンプル時の時刻データをＴ＿ｎとし、前回のサ
   ンプル時の時刻をＴ＿ｎ＿−＿１とし、今回のサンプル
   時にカウンタから読み込んだカウントデータをＣ＿ｎと
   し、 前回のサンプル時にカウンタから読み込んだカウントデ
   ータをＣ＿ｎ＿−＿１とし、 入力パルス列周波数をＦ＿ｎの各記号で表し、Ｆ＿ｎ＝
   （Ｃ＿ｎ−Ｃ＿ｎ＿−＿１）／（Ｔ＿ｎ−Ｔ＿ｎ＿−＿
   １）の演算を行う演算部からなるパルス列入力処理装置
   。
2. （２）入力パルス列をカウントするカウンタ、その計数
   値に時刻情報を与えるタイマ、これらの計数値および時
   刻情報を記憶する記憶部とからなるプロセス入力部と、 その記憶部からの取り込んだ 今回のサンプル時の時刻データをＴ＿ｎとし、前回のサ
   ンプル時の時刻データをＴ＿ｎ＿−＿１とし、今回のサ
   ンプル時にカウンタから読み込んだカウントデータをＣ
   ＿ｎとし、 前回のサンプル時にカウンタから読み込んだカウントデ
   ータをＣ＿ｎ＿−＿１とし、 入力パルス列周波数をＦ＿ｎの各記号で表し、Ｆ＿ｎ＝
   （Ｃ＿ｎ−Ｃ＿ｎ＿−＿１）／（Ｔ＿ｎ−Ｔ＿ｎ＿−＿
   １）の演算を行う演算部とからなるパルス列入力処理装
   置。