JPH0712861A - パルス周波数測定方法及び装置 - Google Patents
パルス周波数測定方法及び装置Info
- Publication number
- JPH0712861A JPH0712861A JP15571193A JP15571193A JPH0712861A JP H0712861 A JPH0712861 A JP H0712861A JP 15571193 A JP15571193 A JP 15571193A JP 15571193 A JP15571193 A JP 15571193A JP H0712861 A JPH0712861 A JP H0712861A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- frequency
- signal
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 本発明はパルス周波数測定方法及び装置に関
し、特に、パルス信号の低周波数から高周波数まで一定
して有効桁数を多くし、応答性の早い、周波数データを
得ることを特徴とする。 【構成】 本発明によるパルス周波数測定方法及び装置
は、パルス発生器(1)の測定パルス信号(1a)を第１カウ
ンタ(4)でダウンカウントすることによりゲート信号(4
a)を得ると共に、このゲート信号(4a)のパルス幅(Pw)を
基準クロック(3a)でカウントすることにより、測定パル
ス信号(1a)のパルス周波数(fp)を測定し、かつ、第１カ
ウンタ(4)に対する設定カウント数(C1)をパルス周波数
(fp)に応じて設定することにより低周波数から高周波数
迄精度の高い測定をする構成である。
し、特に、パルス信号の低周波数から高周波数まで一定
して有効桁数を多くし、応答性の早い、周波数データを
得ることを特徴とする。 【構成】 本発明によるパルス周波数測定方法及び装置
は、パルス発生器(1)の測定パルス信号(1a)を第１カウ
ンタ(4)でダウンカウントすることによりゲート信号(4
a)を得ると共に、このゲート信号(4a)のパルス幅(Pw)を
基準クロック(3a)でカウントすることにより、測定パル
ス信号(1a)のパルス周波数(fp)を測定し、かつ、第１カ
ウンタ(4)に対する設定カウント数(C1)をパルス周波数
(fp)に応じて設定することにより低周波数から高周波数
迄精度の高い測定をする構成である。
Description
【０００１】
【産業上の利用分野】本発明は、パルス発生器のパルス
周波数測定方法及び装置に関し、特に、パルス信号の低
周波数から高周波数まで一定して有効桁数を多くし、応
答性の早い周波数データを得るための新規な改良に関す
る。
周波数測定方法及び装置に関し、特に、パルス信号の低
周波数から高周波数まで一定して有効桁数を多くし、応
答性の早い周波数データを得るための新規な改良に関す
る。
【０００２】
【従来の技術】従来、用いられていたこの種のパルス周
波数測定方法及び装置としては、一般に、図３で示す構
成が採用されていた。すなわち、図３においてパルス発
生器１の測定パルス信号１ａは第２カウンタ２に入力さ
れている。
波数測定方法及び装置としては、一般に、図３で示す構
成が採用されていた。すなわち、図３においてパルス発
生器１の測定パルス信号１ａは第２カウンタ２に入力さ
れている。
【０００３】次に、基準クロック発生器３からの基準ク
ロック３ａは、第１カウンタ４に入力され、この第１カ
ウンタ４で前記基準クロック３ａをカウントして得たゲ
ート信号４ａは前記第２カウンタ２に入力されている。
ロック３ａは、第１カウンタ４に入力され、この第１カ
ウンタ４で前記基準クロック３ａをカウントして得たゲ
ート信号４ａは前記第２カウンタ２に入力されている。
【０００４】前記第１カウンタ４と第２カウンタ２とマ
イクロコンピュータ５とは共通バス６を介して接続され
ており、マイクロコンピュータ５からの第１カウンタ４
の設定カウント数Ｃ１は前記データバス６を介して前記
第１カウンタ４に入力されていると共に、第２カウンタ
２の第２カウント数Ｃ２はデータバス６を介してマイク
ロコンピュータ５に入力されている。前記ゲート信号４
ａの一部は割込信号４ａＡとしてマイクロコンピュータ
５に入力されていると共に、マイクロコンピュータ５か
らのトリガ信号５ａは第１カウンタ４に入力されてい
る。
イクロコンピュータ５とは共通バス６を介して接続され
ており、マイクロコンピュータ５からの第１カウンタ４
の設定カウント数Ｃ１は前記データバス６を介して前記
第１カウンタ４に入力されていると共に、第２カウンタ
２の第２カウント数Ｃ２はデータバス６を介してマイク
ロコンピュータ５に入力されている。前記ゲート信号４
ａの一部は割込信号４ａＡとしてマイクロコンピュータ
５に入力されていると共に、マイクロコンピュータ５か
らのトリガ信号５ａは第１カウンタ４に入力されてい
る。
【０００５】次に、動作について説明する。まず、設定
カウント数Ｃ１で設定された数の基準クロック３ａを第
１カウンタ４でカウントしてゲート信号４ａを得ると共
に、このゲート信号４ａのゲート時間内の測定パルス信
号１ａのパルス数を第２カウンタ２でカウントすること
によりパルス周波数を求めていた。
カウント数Ｃ１で設定された数の基準クロック３ａを第
１カウンタ４でカウントしてゲート信号４ａを得ると共
に、このゲート信号４ａのゲート時間内の測定パルス信
号１ａのパルス数を第２カウンタ２でカウントすること
によりパルス周波数を求めていた。
【０００６】
【発明が解決しようとする課題】従来のパルス周波数測
定方法及び装置は、以上のように構成されていたため、
次のような課題が存在していた。すなわち、パルス発生
器の測定パルス信号のパルス数が少ない場合は、ゲート
信号のゲート時間を長くしないと、データの有効桁数を
多くすることができず、逆に、このゲート時間を長くす
ると応答性が悪くなる。また、パルス周波数が低いとき
は、測定した周波数データがバラツキを伴っていた。
定方法及び装置は、以上のように構成されていたため、
次のような課題が存在していた。すなわち、パルス発生
器の測定パルス信号のパルス数が少ない場合は、ゲート
信号のゲート時間を長くしないと、データの有効桁数を
多くすることができず、逆に、このゲート時間を長くす
ると応答性が悪くなる。また、パルス周波数が低いとき
は、測定した周波数データがバラツキを伴っていた。
【０００７】本発明は、以上のような課題を解決するた
めになされたもので、特に、パルス信号の低周波数から
高周波数まで一定して有効桁数を多くし、応答性の早い
周波数データを得るようにしたパルス周波数測定方法及
び装置を提供することを目的とする。
めになされたもので、特に、パルス信号の低周波数から
高周波数まで一定して有効桁数を多くし、応答性の早い
周波数データを得るようにしたパルス周波数測定方法及
び装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるパルス周波
数測定方法は、パルス発生器の測定パルス信号を第１カ
ウンタでダウンカウントすることによりゲート信号を得
ると共に、前記ゲート信号のパルス幅を第２カウンタを
介して基準クロックでカウントすることにより前記パル
ス周波数を測定する方法である。
数測定方法は、パルス発生器の測定パルス信号を第１カ
ウンタでダウンカウントすることによりゲート信号を得
ると共に、前記ゲート信号のパルス幅を第２カウンタを
介して基準クロックでカウントすることにより前記パル
ス周波数を測定する方法である。
【０００９】さらに詳細には、前記パルス周波数は、fp
＝fck×(Ｃ１／Ｃ２）［Hz］で得る方法である。但し、
ｆckは基準クロックの周波数、Ｃ１は第１カウンタの設
定カウント数、Ｃ２は第２カウント数である。
＝fck×(Ｃ１／Ｃ２）［Hz］で得る方法である。但し、
ｆckは基準クロックの周波数、Ｃ１は第１カウンタの設
定カウント数、Ｃ２は第２カウント数である。
【００１０】さらに詳細には、前記第１カウンタの設定
カウント数はマイクロコンピュータにより設定する方法
である。
カウント数はマイクロコンピュータにより設定する方法
である。
【００１１】さらに詳細には、前記第１カウンタの設定
カウント数は、前記パルス周波数に応じて繰り返し設定
し直すようにした方法である。
カウント数は、前記パルス周波数に応じて繰り返し設定
し直すようにした方法である。
【００１２】本発明によるパルス周波数測定装置は、パ
ルス発生器と、前記パルス発生器の測定パルス信号をダ
ウンカウントしてゲート信号を出力する第１カウンタ
と、前記ゲート信号に基づいて基準クロックをカウント
する第２カウンタと、前記各カウンタとマイクロコンピ
ュータとを接続するデータバスとを備え、前記ゲート信
号のパルス幅を前記基準クロックで測定することにより
前記パルス信号の周波数を測定するようにした構成であ
る。
ルス発生器と、前記パルス発生器の測定パルス信号をダ
ウンカウントしてゲート信号を出力する第１カウンタ
と、前記ゲート信号に基づいて基準クロックをカウント
する第２カウンタと、前記各カウンタとマイクロコンピ
ュータとを接続するデータバスとを備え、前記ゲート信
号のパルス幅を前記基準クロックで測定することにより
前記パルス信号の周波数を測定するようにした構成であ
る。
【００１３】さらに詳細には、前記第１カウンタには、
前記マイクロコンピュータからの設定カウント数が前記
データバスを介して入力するようにした構成である。
前記マイクロコンピュータからの設定カウント数が前記
データバスを介して入力するようにした構成である。
【００１４】
【作用】本発明によるパルス周波数測定方法及び装置に
おいては、測定パルス信号を第１カウンタでダウンカウ
ントすることによりゲート信号を得ると共に、このゲー
ト信号のパルス幅を第２カウンタを介して基準クロック
で測定することにより、前記パルス信号の周波数を測定
することができる。また、測定パルス信号の周波数が高
くなるとこのゲート信号のパルス幅が極めて短くなり、
第２カウンタによるカウントが不可能となることを防ぐ
ため、その時のパルス周波数に応じてマイクロコンピュ
ータにより第１カウンタの設定カウント数を可変とし、
このゲート信号のパルス幅をほぼ一定に近くすることに
よって第２カウンタにおける基準クロックのカウントを
容易化している。
おいては、測定パルス信号を第１カウンタでダウンカウ
ントすることによりゲート信号を得ると共に、このゲー
ト信号のパルス幅を第２カウンタを介して基準クロック
で測定することにより、前記パルス信号の周波数を測定
することができる。また、測定パルス信号の周波数が高
くなるとこのゲート信号のパルス幅が極めて短くなり、
第２カウンタによるカウントが不可能となることを防ぐ
ため、その時のパルス周波数に応じてマイクロコンピュ
ータにより第１カウンタの設定カウント数を可変とし、
このゲート信号のパルス幅をほぼ一定に近くすることに
よって第２カウンタにおける基準クロックのカウントを
容易化している。
【００１５】
【実施例】以下、図面と共に本発明によるパルス周波数
測定方法及び装置の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分については同一符
号を用いて説明する。図１は本発明によるパルス周波数
測定方法に適用する装置を示すブロック図である。
測定方法及び装置の好適な実施例について詳細に説明す
る。なお、従来例と同一又は同等部分については同一符
号を用いて説明する。図１は本発明によるパルス周波数
測定方法に適用する装置を示すブロック図である。
【００１６】図１においてパルス発生器１の測定パルス
信号１ａはダウンカウンタよりなる第１カウンタ４のク
ロック入力ＣＬＫ１に入力されている。この第１カウン
タ４のトリガ入力ＴＲＧ１にはマイクロコンピュータ５
の出力ポートＯＵＴからのトリガ信号５ａが入力されて
いる。
信号１ａはダウンカウンタよりなる第１カウンタ４のク
ロック入力ＣＬＫ１に入力されている。この第１カウン
タ４のトリガ入力ＴＲＧ１にはマイクロコンピュータ５
の出力ポートＯＵＴからのトリガ信号５ａが入力されて
いる。
【００１７】前記第１カウンタ４にて前記測定パルス信
号１ａをダウンカウントして得たゲート信号４ａは、前
記測定パルス信号１ａの周期Ｔpと第１カウンタ４の設
定カウント数Ｃ１との積（Ｔp×Ｃ１）よりなると共
に、第２カウンタ２に入力されている。この第１カウン
タ４に設定される設定カウント数Ｃ１は、前記マイクロ
コンピュータ５によって設定され、パルスの周波数が零
の場合は１個とし、周波数が高くなるに従って設定カウ
ント数Ｃ１を多くしてゲート信号４ａのゲート時間であ
るパルス幅Ｐwが何れの場合も図２に示すようにほぼ一
定となるようにパルス周波数ｆpを測定するごとに繰り
返し自動設定を行うように構成されている。
号１ａをダウンカウントして得たゲート信号４ａは、前
記測定パルス信号１ａの周期Ｔpと第１カウンタ４の設
定カウント数Ｃ１との積（Ｔp×Ｃ１）よりなると共
に、第２カウンタ２に入力されている。この第１カウン
タ４に設定される設定カウント数Ｃ１は、前記マイクロ
コンピュータ５によって設定され、パルスの周波数が零
の場合は１個とし、周波数が高くなるに従って設定カウ
ント数Ｃ１を多くしてゲート信号４ａのゲート時間であ
るパルス幅Ｐwが何れの場合も図２に示すようにほぼ一
定となるようにパルス周波数ｆpを測定するごとに繰り
返し自動設定を行うように構成されている。
【００１８】次に、基準クロック発生器３からの基準ク
ロック３ａは、ゲート信号４ａがゲート入力Ｇ２に入力
される第２カウンタ２のクロック入力ＣＬＫ２に入力さ
れ、この基準クロック３ａによって前記ゲート信号４ａ
のパルス幅Ｐwをカウントし、そのカウント数Ｃ２はデ
ータバス６を介してマイクロコンピュータ５のデータ入
力Ｄに入力される。また、前記ゲート信号４ａの立下り
により形成された割込信号４ｂはマイクロコンピュータ
５の割込入力ＩＮＴに入力されている。なお、この各カ
ウンタ４，２とマイクロコンピュータ５とはデータバス
６を介して互いに接続されている。
ロック３ａは、ゲート信号４ａがゲート入力Ｇ２に入力
される第２カウンタ２のクロック入力ＣＬＫ２に入力さ
れ、この基準クロック３ａによって前記ゲート信号４ａ
のパルス幅Ｐwをカウントし、そのカウント数Ｃ２はデ
ータバス６を介してマイクロコンピュータ５のデータ入
力Ｄに入力される。また、前記ゲート信号４ａの立下り
により形成された割込信号４ｂはマイクロコンピュータ
５の割込入力ＩＮＴに入力されている。なお、この各カ
ウンタ４，２とマイクロコンピュータ５とはデータバス
６を介して互いに接続されている。
【００１９】次に、本発明によるパルス周波数の測定を
行う場合について述べる。まず、初期状態として、第２
カウンタ２のカウント数Ｃ２を零、第１カウンタ４の設
定カウント数Ｃ１をパルス周波数が低いことを前提とし
て１にしておく。マイクロコンピュータ５の出力ポート
ＯＵＴからトリガ信号５ａを出力し、第１カウンタ４を
スタートさせる。その後、パルス発生器１から最初の測
定パルス信号１ａが第１カウンタ４に入ると出力ＯＵＴ
１がＨになり、次の測定パルス信号１ａが入ると設定カ
ウント数Ｃ１がカウントダウンされる。この設定カウン
ト数Ｃ１が零になると出力ＯＵＴ１がＬになり、測定パ
ルス信号１ａの周期Ｔp×設定カウント数Ｃ１時間のゲ
ート信号４ａが作られる。このゲート信号４ａが第２カ
ウンタ２のＧ２に入力され、そのゲート信号４ａの時間
の間（パルス幅Ｐw）だけクロック入力ＣＬＫ２に入力
された基準クロック３ａが有効となりカウント数Ｃ２が
カウントアップされる。
行う場合について述べる。まず、初期状態として、第２
カウンタ２のカウント数Ｃ２を零、第１カウンタ４の設
定カウント数Ｃ１をパルス周波数が低いことを前提とし
て１にしておく。マイクロコンピュータ５の出力ポート
ＯＵＴからトリガ信号５ａを出力し、第１カウンタ４を
スタートさせる。その後、パルス発生器１から最初の測
定パルス信号１ａが第１カウンタ４に入ると出力ＯＵＴ
１がＨになり、次の測定パルス信号１ａが入ると設定カ
ウント数Ｃ１がカウントダウンされる。この設定カウン
ト数Ｃ１が零になると出力ＯＵＴ１がＬになり、測定パ
ルス信号１ａの周期Ｔp×設定カウント数Ｃ１時間のゲ
ート信号４ａが作られる。このゲート信号４ａが第２カ
ウンタ２のＧ２に入力され、そのゲート信号４ａの時間
の間（パルス幅Ｐw）だけクロック入力ＣＬＫ２に入力
された基準クロック３ａが有効となりカウント数Ｃ２が
カウントアップされる。
【００２０】次に、ゲート信号４ａの立下りの割込信号
４ｂにより、マイクロコンピュータ５は第２カウンタ２
のカウント数Ｃ２を読み出し、その値から後述１式によ
りパルス周波数ｆpを求める。また、パルス周波数ｆpが
非常に低い場合は割込信号４ｂがすぐ入ってこないの
で、マイクロコンピュータ５内部で適当なタイムアウト
時間を設定しておき、そのタイミングによりカウント数
Ｃ２の途中経過を読み出す。ただし、第２カウンタ２が
オーバーフローした場合や、パルス発生器１から測定パ
ルス信号１ａが入ってこなくてゲート信号４ａがＨにな
らない場合は、パルス周波数ｆpは零とする。
４ｂにより、マイクロコンピュータ５は第２カウンタ２
のカウント数Ｃ２を読み出し、その値から後述１式によ
りパルス周波数ｆpを求める。また、パルス周波数ｆpが
非常に低い場合は割込信号４ｂがすぐ入ってこないの
で、マイクロコンピュータ５内部で適当なタイムアウト
時間を設定しておき、そのタイミングによりカウント数
Ｃ２の途中経過を読み出す。ただし、第２カウンタ２が
オーバーフローした場合や、パルス発生器１から測定パ
ルス信号１ａが入ってこなくてゲート信号４ａがＨにな
らない場合は、パルス周波数ｆpは零とする。
【００２１】 ｆp＝ｆck×（Ｃ１／Ｃ２）［Hz］ ・・・１式 但し、ｆckは基準クロック３ａの周波数、Ｃ１は第１カ
ウンタの設定カウント数、Ｃ２は第２カウンタのカウン
ト数である。また、パルス発生器１がエンコーダなどの
回転センサの場合は、測定パルス周波数ｆpと回転セン
サの１回転のパルス数Ｐecとから以下の２式により回転
数データＲscを得ることができる。 Ｒsc＝(６０／Ｐec)×ｆp［rpm］ ・・・２式
ウンタの設定カウント数、Ｃ２は第２カウンタのカウン
ト数である。また、パルス発生器１がエンコーダなどの
回転センサの場合は、測定パルス周波数ｆpと回転セン
サの１回転のパルス数Ｐecとから以下の２式により回転
数データＲscを得ることができる。 Ｒsc＝(６０／Ｐec)×ｆp［rpm］ ・・・２式
【００２２】次に、前述の１式によりマイクロコンピュ
ータ５を介して得たパルス周波数ｆpが低い場合（零の
場合も含む）は、前述の設定カウント数Ｃ１は、マイク
ロコンピュータ５のプログラムにより１に設定している
が、この状態でパルス周波数が高くなってくると、ゲー
ト信号４ａの時間幅であるパルス幅Ｐwが極端に短くな
って第２カウンタ２における基準クロック３ａのカウン
トが不可能となるため、前回求めたパルス周波数ｆpに
応じてゲート信号４ａの時間幅（パルス幅Ｐw）がほぼ
一定となるように次の３式により設定カウント数Ｃ１の
設定を行い、以後、毎回同一の処理を繰り返す。 Ｃ１＝ｆp×ＴG＋１ ・・・３式 但し、ＴGは一定時間に追い込みたいゲート信号４ａの
設定時間幅である。
ータ５を介して得たパルス周波数ｆpが低い場合（零の
場合も含む）は、前述の設定カウント数Ｃ１は、マイク
ロコンピュータ５のプログラムにより１に設定している
が、この状態でパルス周波数が高くなってくると、ゲー
ト信号４ａの時間幅であるパルス幅Ｐwが極端に短くな
って第２カウンタ２における基準クロック３ａのカウン
トが不可能となるため、前回求めたパルス周波数ｆpに
応じてゲート信号４ａの時間幅（パルス幅Ｐw）がほぼ
一定となるように次の３式により設定カウント数Ｃ１の
設定を行い、以後、毎回同一の処理を繰り返す。 Ｃ１＝ｆp×ＴG＋１ ・・・３式 但し、ＴGは一定時間に追い込みたいゲート信号４ａの
設定時間幅である。
【００２３】なお、前述のパルス周波数ｆpの測定にお
ける測定パルス信号１ａ、ゲート信号４ａ、基準クロッ
ク３ａ、カウント数Ｃ２の読み出し、設定カウント数Ｃ
１及びカウント数Ｃ２の零設定並びにトリガ信号５ａの
各タイミングは、図２に示す通りである。
ける測定パルス信号１ａ、ゲート信号４ａ、基準クロッ
ク３ａ、カウント数Ｃ２の読み出し、設定カウント数Ｃ
１及びカウント数Ｃ２の零設定並びにトリガ信号５ａの
各タイミングは、図２に示す通りである。
【００２４】
【発明の効果】本発明によるパルス周波数測定方法及び
装置は、以上のように構成されているため、次のような
効果を得ることができる。すなわち、測定パルス信号を
第１カウンタでダウンカウントして得たゲート信号のパ
ルス幅を用いて基準クロックをカウントすると共に、第
１カウンタの設定カウント数をパルス周波数に応じて変
更設定しているため、パルスの周波数が低い場合又は高
い場合の何れにおいても分解能の高い高精度の測定がで
き、応答性の早いデータを得ることができる。さらに、
パルス発生器がエンコーダなどの回転センサの場合は、
測定パルス周波数と回転センサの１回転のパルス数とか
ら回転数データを得ることができる。
装置は、以上のように構成されているため、次のような
効果を得ることができる。すなわち、測定パルス信号を
第１カウンタでダウンカウントして得たゲート信号のパ
ルス幅を用いて基準クロックをカウントすると共に、第
１カウンタの設定カウント数をパルス周波数に応じて変
更設定しているため、パルスの周波数が低い場合又は高
い場合の何れにおいても分解能の高い高精度の測定がで
き、応答性の早いデータを得ることができる。さらに、
パルス発生器がエンコーダなどの回転センサの場合は、
測定パルス周波数と回転センサの１回転のパルス数とか
ら回転数データを得ることができる。
【図１】本発明によるパルス周波数測定方法に適用した
装置を示すブロック図である。
装置を示すブロック図である。
【図２】図１の各信号のタイミング図である。
【図３】従来のパルス周波数測定方法に適用した装置を
示すブロック図である。
示すブロック図である。
１ パルス発生器 ２ 第２カウンタ ３ 基準クロック発生器 ４ 第１カウンタ ５ マイクロコンピュータ ６ データバス １ａ 測定パルス信号 ４ａ ゲート信号 ３ａ 基準クロック ５ａ トリガ信号 ｆp 測定パルス信号の周波数 ｆck 基準クロックの周波数 Ｔp 測定パルス信号の周期 Ｃ１ 第１カウンタの設定カウント数 Ｃ２ 第２カウンタのカウント数 Ｐw ゲート信号のパルス幅
Claims (6)
- 【請求項１】 パルス発生器(1)の測定パルス信号(1a)
を第１カウンタ(4)でダウンカウントすることによりゲ
ート信号(4a)を得ると共に、前記ゲート信号(4a)のパル
ス幅(Pw)を第２カウンタ(2)を介して基準クロック(3a)
でカウントすることにより前記パルス信号(1a)のパルス
周波数(fp)を測定することを特徴とするパルス周波数測
定方法。 - 【請求項２】 前記パルス周波数(fp)は、fp＝fck×(Ｃ
１／Ｃ２）［Hz］で得ることを特徴とする請求項１記載
のパルス周波数測定方法。但し、ｆckは基準クロック(3
a)の周波数、Ｃ１は第１カウンタの設定カウント数、Ｃ
２は第２カウント数である。 - 【請求項３】 前記第１カウンタ(4)の設定カウント数
(C1)はマイクロコンピュータ(5)により設定することを
特徴とする請求項２記載のパルス周波数測定方法。 - 【請求項４】 前記第１カウンタ(4)の設定カウント数
(C1)は、前記パルス周波数(fp)に応じて繰り返し設定し
直すことを特徴とする請求項３記載のパルス周波数測定
方法。 - 【請求項５】 パルス発生器(1)と、前記パルス発生器
(1)の測定パルス信号(1a)をダウンカウントしてゲート
信号(4a)を出力する第１カウンタ(4)と、前記ゲート信
号(4a)に基づいて基準クロック(3a)をカウントする第２
カウンタ(2)と、前記各カウンタ(4,2)とマイクロコンピ
ュータ(5)とを接続するデータバス(6)とを備え、前記ゲ
ート信号(4a)のパルス幅(Pw)を前記基準クロック(3a)で
測定することにより前記パルス信号(1a)の周波数(fp)を
測定する構成としたことを特徴とするパルス周波数測定
装置。 - 【請求項６】 前記第１カウンタ(4)には、前記マイク
ロコンピュータ(5)からの設定カウント数(C1)が前記デ
ータバス(6)を介して入力するように構成したことを特
徴とする請求項５記載のパルス周波数測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15571193A JPH0712861A (ja) | 1993-06-25 | 1993-06-25 | パルス周波数測定方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15571193A JPH0712861A (ja) | 1993-06-25 | 1993-06-25 | パルス周波数測定方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0712861A true JPH0712861A (ja) | 1995-01-17 |
Family
ID=15611836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15571193A Pending JPH0712861A (ja) | 1993-06-25 | 1993-06-25 | パルス周波数測定方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0712861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
-
1993
- 1993-06-25 JP JP15571193A patent/JPH0712861A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100220672B1 (ko) | 병렬구조를 갖는 시간간격 측정기 | |
| JPS5848868A (ja) | パルス周波数測定方法 | |
| JP2001013179A (ja) | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ | |
| JPH0712861A (ja) | パルス周波数測定方法及び装置 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPH0761004B2 (ja) | クロック発生回路 | |
| JPH10255489A (ja) | マイクロコンピュータ | |
| JP3616261B2 (ja) | パルス積算装置および電子式流量計 | |
| JPH05302940A (ja) | 周波数測定装置 | |
| JPS6311662Y2 (ja) | ||
| JPS6298265A (ja) | 速度検出装置 | |
| JPH0333013Y2 (ja) | ||
| JPS63163281A (ja) | デジタル回転計 | |
| JPH035990Y2 (ja) | ||
| SU763797A1 (ru) | Цифровой измеритель относительной разности скоростей | |
| SU1613959A1 (ru) | Устройство дл измерени разности частот вращени | |
| SU1679399A1 (ru) | Измеритель амплитуды гармонического сигнала | |
| JPH051959A (ja) | 計測装置 | |
| JPS6061662A (ja) | デイジタル式速度検出方式 | |
| JPH0923159A (ja) | 測定装置 | |
| JPH03100473A (ja) | パルス列入力処理装置 | |
| JPS62214367A (ja) | パルス時間測定回路 | |
| SU657349A1 (ru) | Измеритель относительных значений разности скоростей | |
| JPH0972928A (ja) | 回転数計測装置 | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 |