JPS63163281A - デジタル回転計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は効率よく回転数又は速度を測定するデジタル回
転計に関する。

［従来の技術］ 第４図は従来のデジタル回転計のブロック図である。第
４図において、１０はベルトコンベア、１１はベルトコ
ンベア１０を駆動するモータ、１２はモータ１１の回転
をベルトコンベア１０に伝達するローラ、１３はモータ
１１に接続された検出器、１４は検出器１３の検出信号
Ａが入力される入力回路、１５は所定周期ｔの基準パル
スＰを出力する基準パルス発生回路、１６は基準パルス
Ｐのパルス数を計数するパルスカウンタ、１７はパルス
カウンタ１６の計数値に基づいて、モータ１１の回転数
又はベルトコンベア１０の速度を算出する演算回路、１
８は演算回路１７の演算結果を表示する表示回路である
。

次に、従来のデジタル回転計の動作について説明する。

まず、検出器１３から入力回路１４を介してパルスカウ
ンタ１６に検出信号Ａが入力されると、パルスカウンタ
１Ｂが基準パルス発生回路１５の出力する基準パルスＰ
のパルス数を計数し始める。所定時間経過後、再び検出
信号Ａが入力されると、パルスカウンタ１６が基準パル
スＰのパルスの計数を終了する。次いで、演算回路１７
が基準クロックカウンタ１６の計数ＩＮに基づいて、モ
ータ１１の回転数又はベルトコンベア１０の速度を算出
し、表示回路１８が演算回路１７の演算結果を表示する
。なお、モータ１２の回転数ｎは基準クロックカウンタ
１６の計数値Ｎ及び基準クロックパルスＰの周期ｔから
、Ｏ Ｘｔ により算出する。

［発明が解決しようとする問題点］ ところで、上記構成の従来のデジタル回転計は、最初の
検出信号が入力回路に入力することによりパルスカウン
タ１６が基準パルスＰの計数を開始し、その後次の検出
信号Ａが入力されると計数を終了して、その計数結果を
基に演算回路１７が演算を行ない、その結果を表示回路
１８に表示する様にしていた。演算終了後に検出信号Ａ
が入力されると、再び基準パルスＰを計数し始める構成
になっており、検出信号Ａの到来により計数開始と演算
開始を交互に行っていた。

従って、検出信号の入力間隔が長い場合、演算が終了し
ても次（第３）の検出信号Ａが入力されるまでは、パル
スカウンタ１Ｂは基準パルスＰの計数を行なわないので
、待ち時間が生じて効率的な計測が行なえないという問
題があった。

本発明は上記問題点を解決するためになされたもので、
検出信号の入力間隔が長い場合であっても、測定動作に
無駄がない状態でモータ１１の回転数又はベルトコンベ
ア１０の速度を算出できるデジタル回転計を提供するこ
とを提供することを目的とする。

［問題点を解決するための手段］ そこで、本発明では測定物の動作状態を検出器で検出し
、その検出器の検出信号の入力より、基準パルス発生器
からの基準パルスの計数を開始し、その後の検出信号の
到来により前記基準パルスの計数を終了し出力するパル
スカウンタと、このパルスカウンタの計数値に基づき計
測物の回転数または速度を演算し出力する演算回路と、
この演算回路の演算結果を表示する表示回路を有するデ
ジタル回転計において、前記演算回路による演算時間を
無視できる検出信号の周期に対応する時間を基準パルス
のパルス数として設定しておく設定手段と、この設定手
段の設定値と前記パルスカウンタの計数値とを比較する
比較手段と、この比較手段が予め定めた条件になったと
き、基準パルスの計数開始後の検出信号の入力に基づき
、前記パルスカウンタに次の周期の基準パルスの計数を
開始させる回路手段とによりデジタル回転計を構成する
。

〔作　用］ 上記構成のデジタル回転計は入力手段を介して検出信号
が入力されると、パルスカウンタがパルス発生回路の出
力する基準パルスの計数を開始し、計数開始後に検出信
号が入力されると、演算手段がそれまでの基準パルスカ
ウンタの計数値に基づいて測定物の回転数や速度を演算
し、その演算結果を表示回路が表示する。さらに、比較
手段が計数開始後の検出信号の入力により、パルスの計
数値と設定手段の設定値とを比較し、計数値が設定値よ
り大きいときは、演算を行なった基準パルスの計数開始
後の検出信号の入力により、パルスカウンタによる基準
パルスの計数を開始させる様にして、検出信号の周期の
長短にかかわらず、効率的な計測を行える。

［実施例］ 以下、本発明の一実施例を添附図面を参照して詳細に説
明する。

第１図は本発明に係るデジタル回転計のブロック図であ
る。第１図において、１は第４図に示した検出器１３か
らの検出信号Ａが入力される入力端子、２は入力回路、
３はＲＯＭ　、ＲＡＭ等の記憶手段、マイクロプロセッ
サ等で構成され、所定の演算制御動作を行なう中央処理
装置（以下、ＣＰＵという）、４は所定周期ｔの基準パ
ルスＰを出力する基準パルス発生回路、５は設定手段で
ＣＰＵ３の演算時間を無視できる検出信号の周期に対応
する時間を基準パルス発生回路４のパルス数Ｓとして設
定する。６は基準パルスＰのパルス数Ｎを計数するパル
スカウンタ、７はＣＰＵ３の演算結果を表示する表示回
路である。

次に、本発明に係るデジタル回転計の動作を、第４図に
示したモータ１１の回転数又はベルトコンベア１０の速
度を算出する場合について、第２図に示したフローチャ
ート及び第３図に示したタイミングチャートを参照して
説明する。

（１）ステップＳ１ 電源が投入されると、現在カウント中であるか否かを示
すカウントフラグに０をセットする。尚、設定手段５に
より設定値Ｓが設定されている。

（２）ステップ８２〜５３ ＣＰＵ３はモータ１２に接続された検出器１３から入力
回路２に検出信号Ａが入力されるのを待っており（ステ
ップＳ２）、検出信号Ａが入力されると、カウントフラ
グが「０」であるか「１」であるかを判断する（ステッ
プＳ３）。

（３）ステップ８４〜５５ ＣＰＵ３はカウントフラグが「０」であるときは、パル
スカウンタ６をクリアしくステップ３４）、パルスカウ
ンタ６による基準パルスＰの計数を開始させ（ステップ
Ｓ５）、さらにカウントフラグに「１」をセットし、検
出信号Ａの入力を待つ（ステップＳ６）。

（４）ステップ８７〜５ｌｌ ＣＰＵ３はステップＳ３でカウントフラグが「１」であ
るときは、パルスカウンタ６の計数値ＮをＣＰＵ３のＲ
ＡＭ記憶領域にセーブしくステップＳ７）、セーブした
パルスカウンタ６の計数値Ｎと設定手段５の設定値Ｓと
を比較手段で比較する（ステップ８８）。比較手段で比
較の結果計数値Ｎが設定値Ｓ以下であるとき、ＣＰＵ３
はカウントフラグにｒＯＪをセットする（ステップＳ９
）。又、計数値Ｎが設定値Ｓ以上であるとき、ＣＰＵ３
はパルスカウンタ６をクリアしくステップ５１０）、パ
ルスカウンタ６による基準パルスＰの計数を開始させる
（ステップ５１１）。

（５）ステップＳ１２〜５１３ ＣＰＵ３はセーブしたパルスカウンタ６の計数値Ｎに基
づいて、モータ１■の回転数又はベルトコンベア１０の
速度を演算し出力する（ステップＳ１２　）。表示回路
７は算出したモータ１１の回転数又はベルトコンベア１
０の速度を表示する（ステップ’３１３　）。

第３図は第１図に示したデジタル回転計の各部における
動作タイミングチャートである。すなわち検出器からの
検出信号Ａが時刻ｔｌ、　ｔ２及び時刻ｔ３．　ｔ４に
それぞれ入力される。時刻ｔ１から時刻ｔ２までの時間
Ｔ１が短い場合即ち、設定手段の設定値Ｎより短い時（
第３図（ａ）参照）、第２図のフローチャートのステッ
プＳ８の通り計数値Ｎが設定値Ｓより小さいと判断され
るので、時刻ｔ２にパルスカウンタ６による基準パルス
発生回路４のパルスＰの計数は行なわれず（第３図（ｂ
）参照）、パルスカウンタ６の計数値Ｎに基づく演算処
理のみが行なわれる（第３図（ｅ）参照）。さらに、表
示回路７による演算結果の表示が行なわれる（第３図（
ｄ）参照）。又、検出信号Ａが時刻ｔ３及び時刻ｔ４に
それぞれ入力され、時刻ｔ３から時刻ｔ４までの時間Ｔ
２が長い場合（即ち、設定手段の設定値Ｎより長い場合
）（第３図（ａ）参照）、ステップＳ８で計数値Ｎが設
定値Ｓより大きいと判断されるので、時刻ｔ４にパルス
カウンタ６による基準パルス発生回路４のパルスＰの計
数Ｎ３は開始され（第３図（ｂ）参照）、基準パルスカ
ウンタ６の計数値Ｎ２に基づくａ算処理も行なわれる（
第３図（Ｃ）参照）。さらに、表示回路７による演算結
果の表示が行なわれる（第３図（ｄ）参照）。

［発明の効果〕 以上説明したように本発明によれば、検出信号の入力に
より、基準パルス発生回路の出力する基準パルスの計数
を開始又は終了するパルスカウンタの計数値が設定手段
により予め設定した条件となった時、即ち設定値より大
きいときは、パルスカウンタの計数値に基づく測定物の
回転等の算出とともに、パルスカウンタによる基準パル
スのパルス数の計数を開始させるようにしたので、検出
信号の入力間隔が長い場合であっても、ベルトコンベア
を駆動するモータの回転数又はベルトコンベアの速度を
測定するためにモータに接続された検出器が出力する検
出信号に基づいて、これらの測定が短時間で効率的にで
きるという効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るデジタル回転計のブロック図、第
２図は第１図に示したデジタル回転計の動作を示すフロ
ーチャート、第３図は第１図に示したデジタル回転計の
動作を示すタイミングチャート、第４図は従来のデジタ
ル回転計のブロック図である。 １・・・入力端子、２・・・入力回路、３・・・ＣＰＵ
　（中央処理装置）、４・・・基準パルス発生回路、５
・・・設定手段、６・・・パルスカウンタ、７・・・表
示回路。

Claims (1)

【特許請求の範囲】
1. 測定物の動作状態を検出器で検出し、その検出器の検出
   信号の入力により、基準パルス発生器からの基準パルス
   の計数を開始し、その後の検出信号の到来により前記基
   準パルスの計数を終了し出力するパルスカウンタと、こ
   のパルスカウンタの計数値に基づき測定物の回転数また
   は速度を演算し出力する演算回路と、この演算回路の演
   算結果を表示する表示回路を有するデジタル回転計にお
   いて、前記演算回路による演算時間を無視できる検出信
   号の周期に対応する時間を前記基準パルスのパルス数と
   して設定しておく設定手段と、この設定手段の設定値と
   前記パルスカウンタの計数値とを比較する比較手段と、
   この比較手段が予め定めた条件になったとき、基準パル
   スの計数開始後の検出信号の入力に基づき、前記パルス
   カウンタに次の周期の基準パルスの計数を開始させる回
   路手段とを具備したことを特徴とするデジタル回転計。