JPH05302940A - 周波数測定装置 - Google Patents
周波数測定装置Info
- Publication number
- JPH05302940A JPH05302940A JP4131403A JP13140392A JPH05302940A JP H05302940 A JPH05302940 A JP H05302940A JP 4131403 A JP4131403 A JP 4131403A JP 13140392 A JP13140392 A JP 13140392A JP H05302940 A JPH05302940 A JP H05302940A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- gate
- signal
- control signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】
【目的】 周波数測定の精度を向上すること。
【構成】 被測定信号のパルスを計測する基準測定期
間を、基準クロックによって作成する。この基準クロッ
クはイベントタイマにより発生するＣＰＵからの制御信
号の到来の後に取り込む。この制御信号のパルス幅は、
基準測定期間よりも基準クロックの１周期分以上長く設
定する。
間を、基準クロックによって作成する。この基準クロッ
クはイベントタイマにより発生するＣＰＵからの制御信
号の到来の後に取り込む。この制御信号のパルス幅は、
基準測定期間よりも基準クロックの１周期分以上長く設
定する。
Description
【０００１】
【産業上の利用分野】本発明は、被測定信号の周波数を
測定する装置に係り、特にその測定精度を向上させた周
波数測定装置に関するものである。
測定する装置に係り、特にその測定精度を向上させた周
波数測定装置に関するものである。
【０００２】
【従来の技術】被測定信号の周波数を測定する方法とし
て、被測定信号の１周期の時間を基準クロックでカウン
トして、そのカウント値をＣＰＵに取り込み逆数を演算
して周期を求める「周期測定方法」と、基準測定期間に
入力する被測定信号パルスのカウント値を検出する「ノ
ーマルカウント方法」とがある。
て、被測定信号の１周期の時間を基準クロックでカウン
トして、そのカウント値をＣＰＵに取り込み逆数を演算
して周期を求める「周期測定方法」と、基準測定期間に
入力する被測定信号パルスのカウント値を検出する「ノ
ーマルカウント方法」とがある。
【０００３】図３はこのノーマルカウント方法を利用し
た従来の周波数測定装置のブロック図である。この周波
数測定装置では、ＣＰＵ１がイベントタイマ２から入力
するイベントタイマパルス（周期が１０ｍｓ）によって
割込みを受けて、ゲート信号を作成し、ゲート３を開
く。このゲート３が開いている間（基準測定期間）に、
被測定信号のパルスがこのゲート３を経由してカウンタ
４でカウントされる（図４参照）。そして、ゲート３が
閉じた時点のカウント値がＣＰＵ１に読み込まれてそこ
で周波数演算が行われ、その周波数がデジタルの周波数
表示器５で表示される。６は測定レンジ設定等を行う操
作部である。
た従来の周波数測定装置のブロック図である。この周波
数測定装置では、ＣＰＵ１がイベントタイマ２から入力
するイベントタイマパルス（周期が１０ｍｓ）によって
割込みを受けて、ゲート信号を作成し、ゲート３を開
く。このゲート３が開いている間（基準測定期間）に、
被測定信号のパルスがこのゲート３を経由してカウンタ
４でカウントされる（図４参照）。そして、ゲート３が
閉じた時点のカウント値がＣＰＵ１に読み込まれてそこ
で周波数演算が行われ、その周波数がデジタルの周波数
表示器５で表示される。６は測定レンジ設定等を行う操
作部である。
【０００４】例えば、表示桁数が４桁の周波数表示器５
を使用し、５０ＫＨｚの被測定信号を測定するときは、
測定レンジとして１０．００ＫＨｚ〜９９．９９ＫＨｚ
（第２レンジ）を使用する。このとき、基準測定期間は
被測定信号（５０Ｈｚ）の周期（２０μｓ）の１０００
倍以上の１００ｍｓ（イベントタイマパルスの周期の１
０倍）に設定される。よって、この被測定信号パルスを
カウンタ４で計測した値は５０００カウント（＝１００
ｍｓ／２０μｓ）となる。ＣＰＵ１においてこのカウン
ト値を演算して５０．００ＫＨｚを得る。同様に、被測
定信号が１．０００ＫＨｚ〜９．９９９ＫＨｚの範囲
（第１レンジ）のときはイベントタイマパルスを１００
倍して基準測定期間を１ｓとし、また被測定信号が１０
０．０ＫＨｚ〜９９９．９ＫＨｚの範囲（第３レンジ）
のときはイベントタイマパルスをそのまま利用し基準測
定期間を１０ｍｓとして測定が行われる。
を使用し、５０ＫＨｚの被測定信号を測定するときは、
測定レンジとして１０．００ＫＨｚ〜９９．９９ＫＨｚ
（第２レンジ）を使用する。このとき、基準測定期間は
被測定信号（５０Ｈｚ）の周期（２０μｓ）の１０００
倍以上の１００ｍｓ（イベントタイマパルスの周期の１
０倍）に設定される。よって、この被測定信号パルスを
カウンタ４で計測した値は５０００カウント（＝１００
ｍｓ／２０μｓ）となる。ＣＰＵ１においてこのカウン
ト値を演算して５０．００ＫＨｚを得る。同様に、被測
定信号が１．０００ＫＨｚ〜９．９９９ＫＨｚの範囲
（第１レンジ）のときはイベントタイマパルスを１００
倍して基準測定期間を１ｓとし、また被測定信号が１０
０．０ＫＨｚ〜９９９．９ＫＨｚの範囲（第３レンジ）
のときはイベントタイマパルスをそのまま利用し基準測
定期間を１０ｍｓとして測定が行われる。
【０００５】
【発明が解決しようとする課題】しかし、この方法では
特に高い周波数レンジ（基準測定期間が短い）での測定
において、２０〜３０カウントのバラツキが発生した
り、表示が一定にならない等の問題があった。そこで、
これを防止するために、例えば基準測定期間を上記の１
０倍に設定して５桁分の表示値を得、その内の上位４桁
を表示したり、表示回数を間引きして表示のチラツキを
抑制する等の対策を採ることができるが、この方法によ
っても２〜３カウントの誤差が残る。
特に高い周波数レンジ（基準測定期間が短い）での測定
において、２０〜３０カウントのバラツキが発生した
り、表示が一定にならない等の問題があった。そこで、
これを防止するために、例えば基準測定期間を上記の１
０倍に設定して５桁分の表示値を得、その内の上位４桁
を表示したり、表示回数を間引きして表示のチラツキを
抑制する等の対策を採ることができるが、この方法によ
っても２〜３カウントの誤差が残る。
【０００６】この誤差は、基準測定期間のバラツキが大
きな原因である。この基準測定期間は上記したようにイ
ベントタイマから１０ｍｓ毎に入力するパルスを元に作
成するものであるが、このイベントパルスの入力時に、
ＣＰＵ１が別の仕事をしていてその取込みが遅れること
があり、この結果図５に示すように、作成される基準測
定期間が長くなったり、逆に短くなったりして、誤差が
発生するのである。
きな原因である。この基準測定期間は上記したようにイ
ベントタイマから１０ｍｓ毎に入力するパルスを元に作
成するものであるが、このイベントパルスの入力時に、
ＣＰＵ１が別の仕事をしていてその取込みが遅れること
があり、この結果図５に示すように、作成される基準測
定期間が長くなったり、逆に短くなったりして、誤差が
発生するのである。
【０００７】本発明の目的は、正確な基準測定期間が得
られるようにして、測定精度を大幅に向上させた周波数
測定装置を提供することである。
られるようにして、測定精度を大幅に向上させた周波数
測定装置を提供することである。
【０００８】
【課題を解決するための手段】このために本発明は、周
波数表示器と、ＣＰＵと、基準測定期間に相当するパル
ス幅のゲート信号によりゲートを開くゲート回路と、該
ゲート回路を通過した被測定信号のパルス数をカウント
するカウンタとを具備し、該カウンタのカウント値をも
とに上記ＣＰＵで周波数を演算して上記周波数表示器で
表示する周波数測定装置において、
波数表示器と、ＣＰＵと、基準測定期間に相当するパル
ス幅のゲート信号によりゲートを開くゲート回路と、該
ゲート回路を通過した被測定信号のパルス数をカウント
するカウンタとを具備し、該カウンタのカウント値をも
とに上記ＣＰＵで周波数を演算して上記周波数表示器で
表示する周波数測定装置において、
【０００９】基準クロックと上記ＣＰＵから出力する制
御信号とを入力するゲート制御回路を設け、上記制御信
号のパルス幅を上記基準測定期間と上記基準クロックの
１周期分を加算した値よりも長く設定し、該制御信号の
入力を条件に上記基準クロックから上記基準測定期間に
相当する上記ゲート信号を作成すると共に、上記制御信
号の終了時に上記周波数演算を行うように構成した。
御信号とを入力するゲート制御回路を設け、上記制御信
号のパルス幅を上記基準測定期間と上記基準クロックの
１周期分を加算した値よりも長く設定し、該制御信号の
入力を条件に上記基準クロックから上記基準測定期間に
相当する上記ゲート信号を作成すると共に、上記制御信
号の終了時に上記周波数演算を行うように構成した。
【００１０】
【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の周波数測定回路のブロック図であ
る。図３と同一のものには同一の符号を付した。７はＣ
ＰＵ１からの制御信号で制御されてゲート信号を作成す
るゲート制御部であって、基準クロック（１００Ｈｚ）
を入力し、この基準クロックをもとに基準測定期間のパ
ルス幅のゲート信号を作成する。
１はその一実施例の周波数測定回路のブロック図であ
る。図３と同一のものには同一の符号を付した。７はＣ
ＰＵ１からの制御信号で制御されてゲート信号を作成す
るゲート制御部であって、基準クロック（１００Ｈｚ）
を入力し、この基準クロックをもとに基準測定期間のパ
ルス幅のゲート信号を作成する。
【００１１】操作部６において例えば測定レンジを第３
レンジ（１００．０ＫＨｚ〜９９９．９ＫＨｚ）に設定
すると、このレンジの基準測定期間は前述のように１０
ｍｓであるので、図２に示すように、ＣＰＵ１から基準
クロックの２倍のパルス幅（２０ｍｓ）の制御信号がゲ
ート制御部７に入力する。このゲート制御部７ではこの
制御信号が入力した後に、基準クロックの最初の立上り
タイミングから次の立上りタイミングまでの間（基準ク
ロックの１周期＝１０ｍｓ）だけのパルス幅（基準測定
期間）のゲート信号を作成する。よって、この間だけ被
測定信号がゲート回路３を経由してカウンタ４に送り込
まれ、そこでのカウントに供される。そして、ＣＰＵ１
は制御信号が立ち下がった時点でカウンタ４のカウント
値を読み込み、その値を周波数演算して、周波数表示器
５で表示させる。このときは第３レンジであるので、少
数１位まで表示される。
レンジ（１００．０ＫＨｚ〜９９９．９ＫＨｚ）に設定
すると、このレンジの基準測定期間は前述のように１０
ｍｓであるので、図２に示すように、ＣＰＵ１から基準
クロックの２倍のパルス幅（２０ｍｓ）の制御信号がゲ
ート制御部７に入力する。このゲート制御部７ではこの
制御信号が入力した後に、基準クロックの最初の立上り
タイミングから次の立上りタイミングまでの間（基準ク
ロックの１周期＝１０ｍｓ）だけのパルス幅（基準測定
期間）のゲート信号を作成する。よって、この間だけ被
測定信号がゲート回路３を経由してカウンタ４に送り込
まれ、そこでのカウントに供される。そして、ＣＰＵ１
は制御信号が立ち下がった時点でカウンタ４のカウント
値を読み込み、その値を周波数演算して、周波数表示器
５で表示させる。このときは第３レンジであるので、少
数１位まで表示される。
【００１２】測定レンジを第２レンジ（１０．００ＫＨ
ｚ〜９９．９９ＫＨｚ）に設定したときは、ＣＰＵ１か
らこの基準クロックの１１倍のパルス幅（１１０ｍｓ）
の制御信号がゲート制御部７に入力する。このゲート制
御部７ではこの制御信号が入力した後に、基準クロック
の最初の立上りタイミングから１０個目の立上りタイミ
ングまでの間（基準クロックの１０周期＝１００ｍｓ＝
基準測定期間）だけのパルス幅のゲート信号を作成して
ゲート回路３に送り、これによりゲート回路３が１００
ｍｓの間だけ開かれて、被測定信号がカウンタ４に送り
込まれ、そこでのカウントに供される。ＣＰＵ１は制御
信号が立ち下がった時点でカウンタ４のカウント値を読
み込み、その値を周波数演算して表示器５で表示させ
る。このときは、第２レンジであるので少数２位まで表
示される。
ｚ〜９９．９９ＫＨｚ）に設定したときは、ＣＰＵ１か
らこの基準クロックの１１倍のパルス幅（１１０ｍｓ）
の制御信号がゲート制御部７に入力する。このゲート制
御部７ではこの制御信号が入力した後に、基準クロック
の最初の立上りタイミングから１０個目の立上りタイミ
ングまでの間（基準クロックの１０周期＝１００ｍｓ＝
基準測定期間）だけのパルス幅のゲート信号を作成して
ゲート回路３に送り、これによりゲート回路３が１００
ｍｓの間だけ開かれて、被測定信号がカウンタ４に送り
込まれ、そこでのカウントに供される。ＣＰＵ１は制御
信号が立ち下がった時点でカウンタ４のカウント値を読
み込み、その値を周波数演算して表示器５で表示させ
る。このときは、第２レンジであるので少数２位まで表
示される。
【００１３】測定レンジを第１レンジ（１．０００ＫＨ
ｚ〜９．９９９ＫＨｚ）に設定したときは、ＣＰＵ１か
らこの基準クロックの１０１倍のパルス幅（１０１０ｍ
ｓ）の制御信号がゲート制御部７に入力する。このゲー
ト制御部７ではこの制御信号が入力した後に、基準クロ
ックの最初の立上りタイミングから１００個目の立上り
タイミングまでの間（基準クロックの１００周期＝１ｓ
＝基準測定期間）だけのパルス幅のゲート信号を作成し
てゲート回路３に送り、これによりゲート回路３が１ｓ
の間だけ開かれて、被測定信号がカウンタ４に送り込ま
れ、そこでのカウントに供される。ＣＰＵ１は制御信号
が立ち下がった時点でカウンタ４のカウント値を読み込
み、その値を周波数演算して表示器５で表示させる。こ
のときは、第１レンジであるので少数３位まで表示され
る。
ｚ〜９．９９９ＫＨｚ）に設定したときは、ＣＰＵ１か
らこの基準クロックの１０１倍のパルス幅（１０１０ｍ
ｓ）の制御信号がゲート制御部７に入力する。このゲー
ト制御部７ではこの制御信号が入力した後に、基準クロ
ックの最初の立上りタイミングから１００個目の立上り
タイミングまでの間（基準クロックの１００周期＝１ｓ
＝基準測定期間）だけのパルス幅のゲート信号を作成し
てゲート回路３に送り、これによりゲート回路３が１ｓ
の間だけ開かれて、被測定信号がカウンタ４に送り込ま
れ、そこでのカウントに供される。ＣＰＵ１は制御信号
が立ち下がった時点でカウンタ４のカウント値を読み込
み、その値を周波数演算して表示器５で表示させる。こ
のときは、第１レンジであるので少数３位まで表示され
る。
【００１４】このように、ゲート回路３を制御するゲー
ト信号（基準測定期間のパルス幅）を、基準クロックに
よって作成し、しかもこの作成手法が、ＣＰＵ１からの
制御信号の到来後の基準クロックの立上りを基準にして
いるので、得られた基準測定期間にバラツキが発生する
ことはない。
ト信号（基準測定期間のパルス幅）を、基準クロックに
よって作成し、しかもこの作成手法が、ＣＰＵ１からの
制御信号の到来後の基準クロックの立上りを基準にして
いるので、得られた基準測定期間にバラツキが発生する
ことはない。
【００１５】なお、この制御信号のパルス幅を基準測定
期間の２（＝１＋１）倍（第３レンジ）、１１（＝１０
＋１）倍（第２レンジ）、１０１（＝１００＋１）倍
（第１レンジ）に設定したのは、基準クロックの立上り
の直後に制御信号が立上るタイミングのとき、次の基準
クロックの立上りから基準測定期間を開始させるため
に、１基準クロック分の余裕を必要とするからである。
よって、２基準クロック分以上伸ばしても良い。
期間の２（＝１＋１）倍（第３レンジ）、１１（＝１０
＋１）倍（第２レンジ）、１０１（＝１００＋１）倍
（第１レンジ）に設定したのは、基準クロックの立上り
の直後に制御信号が立上るタイミングのとき、次の基準
クロックの立上りから基準測定期間を開始させるため
に、１基準クロック分の余裕を必要とするからである。
よって、２基準クロック分以上伸ばしても良い。
【００１６】上記した実施例では、測定レンジを変更す
ると、４桁表示の少数点がずれることになる。特に第１
レンジと第３レンジの間で変更すると、その少数点が２
桁ずれて、見間違いが発生する恐れがある。
ると、４桁表示の少数点がずれることになる。特に第１
レンジと第３レンジの間で変更すると、その少数点が２
桁ずれて、見間違いが発生する恐れがある。
【００１７】これを防止するには、基準測定期間に応じ
て少数点を設定しておけば良い。すなわち、基準測定期
間が１０ｍｓでは少数点１位、１００ｍｓでは２位、１
ｓでは３位まで表示されるように、予め基準測定期間と
少数点とをリンクさせおく。そして、測定レンジを変更
したとき、その変更前の基準測定期間をホールドしてそ
のまま使用し、且つ両測定レンジ間の周波数の桁の差に
応じて、基準測定期間で得られるカウント値に修正を加
える処理を行えば、少数点の位置の変化を防止できる。
て少数点を設定しておけば良い。すなわち、基準測定期
間が１０ｍｓでは少数点１位、１００ｍｓでは２位、１
ｓでは３位まで表示されるように、予め基準測定期間と
少数点とをリンクさせおく。そして、測定レンジを変更
したとき、その変更前の基準測定期間をホールドしてそ
のまま使用し、且つ両測定レンジ間の周波数の桁の差に
応じて、基準測定期間で得られるカウント値に修正を加
える処理を行えば、少数点の位置の変化を防止できる。
【００１８】例えば、第３レンジで測定をすると基準測
定期間は１０ｍｓであるが、このとき操作部６で基準測
定期間のホールドの操作を行い、測定レンジを第１レン
ジに変更すると１０ｍｓの基準測定期間が保持される。
よって、このときの被測定信号のカウント値は本来の値
の１／１００になる。そこで、測定レンジ間の周波数の
桁の差に応じてこのカウント値を１００倍すれば、本来
の基準測定期間で得られたカウント値に相当する値が得
られる。この値を周波数演算したものが表示器５で表示
されるが、表示器５の少数点は、基準測定期間によって
決まっているので、このときは少数点１位まで表示さ
れ、本来の第３レンジの表示と同じとなるのである。
定期間は１０ｍｓであるが、このとき操作部６で基準測
定期間のホールドの操作を行い、測定レンジを第１レン
ジに変更すると１０ｍｓの基準測定期間が保持される。
よって、このときの被測定信号のカウント値は本来の値
の１／１００になる。そこで、測定レンジ間の周波数の
桁の差に応じてこのカウント値を１００倍すれば、本来
の基準測定期間で得られたカウント値に相当する値が得
られる。この値を周波数演算したものが表示器５で表示
されるが、表示器５の少数点は、基準測定期間によって
決まっているので、このときは少数点１位まで表示さ
れ、本来の第３レンジの表示と同じとなるのである。
【００１９】なお、この実施例は表示器５が４桁表示で
あるので、低い周波数のレンジから高い周波数のレンジ
に変更する場合には、基準測定期間を低い周波数のレン
ジに固定すると表示が不可能となる。しかし、表示器５
の桁数を増加させておけば表示は可能である。
あるので、低い周波数のレンジから高い周波数のレンジ
に変更する場合には、基準測定期間を低い周波数のレン
ジに固定すると表示が不可能となる。しかし、表示器５
の桁数を増加させておけば表示は可能である。
【００２０】
【発明の効果】以上から本発明によれば、正確な基準測
定期間が得られるので、周波数の測定精度を大幅に向上
させることができる。
定期間が得られるので、周波数の測定精度を大幅に向上
させることができる。
【図１】 本発明の一実施例の周波数測定装置のブロッ
ク図である。
ク図である。
【図２】 同装置の動作のタイミングチャートである。
【図３】 従来の周波数測定装置のブロック図である。
【図４】 ノーマルカウント測定方法の説明図である。
【図５】 基準測定期間のバラツキの説明図である。
１：ＣＰＵ、２：イベントタイマ、３：ゲート回路、
４：カウンタ、５：周波数表示器、６：操作部、７：ゲ
ート制御部。
４：カウンタ、５：周波数表示器、６：操作部、７：ゲ
ート制御部。
Claims (1)
- 【請求項１】 周波数表示器と、ＣＰＵと、基準測定期
間に相当するパルス幅のゲート信号によりゲートを開く
ゲート回路と、該ゲート回路を通過した被測定信号のパ
ルス数をカウントするカウンタとを具備し、該カウンタ
のカウント値をもとに上記ＣＰＵで周波数を演算して上
記周波数表示器で表示する周波数測定装置において、 基準クロックと上記ＣＰＵから出力する制御信号とを入
力するゲート制御回路を設け、上記制御信号のパルス幅
を上記基準測定期間と上記基準クロックの１周期分を加
算した値よりも長く設定し、該制御信号の入力を条件に
上記基準クロックから上記基準測定期間に相当する上記
ゲート信号を作成すると共に、上記制御信号の終了時に
上記周波数演算を行うことを特徴とする周波数測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131403A JPH05302940A (ja) | 1992-04-27 | 1992-04-27 | 周波数測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4131403A JPH05302940A (ja) | 1992-04-27 | 1992-04-27 | 周波数測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05302940A true JPH05302940A (ja) | 1993-11-16 |
Family
ID=15057164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4131403A Withdrawn JPH05302940A (ja) | 1992-04-27 | 1992-04-27 | 周波数測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05302940A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106950428A (zh) * | 2017-03-30 | 2017-07-14 | 西京学院 | 一种新型频率测量装置及其测量方法 |
| CN110988468A (zh) * | 2019-12-18 | 2020-04-10 | 北京自动化控制设备研究所 | 一种应用于惯导系统的测频装置及其测频方法 |
| US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
-
1992
- 1992-04-27 JP JP4131403A patent/JPH05302940A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106950428A (zh) * | 2017-03-30 | 2017-07-14 | 西京学院 | 一种新型频率测量装置及其测量方法 |
| CN110988468A (zh) * | 2019-12-18 | 2020-04-10 | 北京自动化控制设备研究所 | 一种应用于惯导系统的测频装置及其测频方法 |
| CN110988468B (zh) * | 2019-12-18 | 2022-01-11 | 北京自动化控制设备研究所 | 一种应用于惯导系统的测频装置及其测频方法 |
| US11333693B2 (en) | 2020-06-24 | 2022-05-17 | Seiko Epson Corporation | Frequency measurement apparatus, microcontroller, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05302940A (ja) | 周波数測定装置 | |
| JPH10170564A (ja) | クロック周波数測定回路及びその方法 | |
| US3978322A (en) | Measurement system for timer | |
| US5874949A (en) | Horizontal synchronizing signal frequency measuring instrument for multi-synchronism type display unit | |
| US5325313A (en) | System for measuring timepiece beat interval accuracy | |
| JP2549751B2 (ja) | パルス位置計測型計器駆動回路 | |
| JPH06265646A (ja) | クロノグラフ機能付アナログ電子時計 | |
| JP3126219B2 (ja) | 周波数計測装置 | |
| JP3498379B2 (ja) | 心拍計 | |
| JPH0229425B2 (ja) | Daikasutoniokerusaikoshashutsusokudokeisokusochi | |
| JPH0395484A (ja) | 電子時計の歩度計測装置 | |
| JPH0712861A (ja) | パルス周波数測定方法及び装置 | |
| JP3087919U (ja) | 電子時計の補正回路 | |
| JPS5941556B2 (ja) | デジタル歩度測定器 | |
| KR950013602B1 (ko) | 주파수 측정장치 | |
| JP2555512B2 (ja) | 電子カウンタのスケーリング方法 | |
| JP2001183212A (ja) | 流量計の外部パルス信号出力方法 | |
| JPH0253145B2 (ja) | ||
| JPH0750001B2 (ja) | 弦振動式力測定器 | |
| JPS5713560A (en) | Instruction executing time measuring circuit of data processing equipment | |
| JPH10142248A (ja) | 回転数計測装置 | |
| JPS59116864A (ja) | 中央処理装置使用率測定方式 | |
| JPS63313014A (ja) | 再発信パルス発生装置 | |
| JPH08170974A (ja) | 周期および平均電流測定装置 | |
| JPS62151949A (ja) | 処理能力測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |