JPS5995467A - 速度検出回路 - Google Patents
速度検出回路Info
- Publication number
- JPS5995467A JPS5995467A JP20642782A JP20642782A JPS5995467A JP S5995467 A JPS5995467 A JP S5995467A JP 20642782 A JP20642782 A JP 20642782A JP 20642782 A JP20642782 A JP 20642782A JP S5995467 A JPS5995467 A JP S5995467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- speed
- counter
- position detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
- G01P3/42—Devices characterised by the use of electric or magnetic means
- G01P3/44—Devices characterised by the use of electric or magnetic means for measuring angular speed
- G01P3/48—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage
- G01P3/481—Devices characterised by the use of electric or magnetic means for measuring angular speed by measuring frequency of generated current or voltage of pulse signals
- G01P3/489—Digital circuits therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ルスから速度情報を検出する速度検出回路に関し、特に
広範囲に高精度の速度検出が行いうる速度検出回路に関
する。
広範囲に高精度の速度検出が行いうる速度検出回路に関
する。
直流モータや交流モータを速度制御するには、モータの
実速度を検出して、指令速度と比較してモータを制御す
るあ要がある。第１図は、一般的なサーボ側倒１のブロ
ック図であシ、サーボモータ１の回転軸に直結され大ロ
ータリエンコーダ（位置検出器）２から所定回転量毎に
発生する位置検出パルス理と、外部から構成される装置
指令パルスＰＣＭＤとの差が演算回路６てとられ、エラ
ーレジスタ４にセットされる。エラーレジスタ４の内容
は、デジタルアナロク変換器５でアナログ電圧に変換さ
れ速度指令電、圧として速度制御回路７に入力される。
実速度を検出して、指令速度と比較してモータを制御す
るあ要がある。第１図は、一般的なサーボ側倒１のブロ
ック図であシ、サーボモータ１の回転軸に直結され大ロ
ータリエンコーダ（位置検出器）２から所定回転量毎に
発生する位置検出パルス理と、外部から構成される装置
指令パルスＰＣＭＤとの差が演算回路６てとられ、エラ
ーレジスタ４にセットされる。エラーレジスタ４の内容
は、デジタルアナロク変換器５でアナログ電圧に変換さ
れ速度指令電、圧として速度制御回路７に入力される。
一方、位置検出パルスＰＰから速度検出回路６によって
実速度が検出され、速度制御回路７へ入力され、速度制
御回路７は速度拓令電圧と実速度の差である速度誤差を
発生し、電流制御回路８より駆動電流を流しサーボモー
タ１を速度制御する。この様に１速度帰還制御を行うサ
ーボ制御においては、速度検出回路６の速度検出精度に
よって係る速度帰還制御の正確さが左右され、係る検出
の精度が重要な開発課題となっている。
実速度が検出され、速度制御回路７へ入力され、速度制
御回路７は速度拓令電圧と実速度の差である速度誤差を
発生し、電流制御回路８より駆動電流を流しサーボモー
タ１を速度制御する。この様に１速度帰還制御を行うサ
ーボ制御においては、速度検出回路６の速度検出精度に
よって係る速度帰還制御の正確さが左右され、係る検出
の精度が重要な開発課題となっている。
係る速度検出回路としては、従来広の様なものが用いら
れていた。即ち、互いにＶ２位相がずれ、しかもモータ
の回転速度に比例した周波数ｆの２相宿号を位置検出器
から発生せしめ、ついでこの２相宿号を４倍回路を通し
て周波数４ｆの信号に変換し、ｉ＆後に周波１；！ｉ４
ｆ Ｉｃ比例しｆｃ電圧を発生する周波数で、圧変換
器から回転速度に比例し大電圧（実速度電圧）を出力す
るものであった。
れていた。即ち、互いにＶ２位相がずれ、しかもモータ
の回転速度に比例した周波数ｆの２相宿号を位置検出器
から発生せしめ、ついでこの２相宿号を４倍回路を通し
て周波数４ｆの信号に変換し、ｉ＆後に周波１；！ｉ４
ｆ Ｉｃ比例しｆｃ電圧を発生する周波数で、圧変換
器から回転速度に比例し大電圧（実速度電圧）を出力す
るものであった。
しかしながら、かかる従来の構成においては、モータ速
度が低速になると、周波数電圧変換器の出力電圧値が回
転速度に比例しなくなり、急速に低下して、精度が悪く
なるという問題がある他に１周波数電圧変換を行なうよ
シも、マイクロプロセッサによシデジタル的に処理させ
て速度検出を行うほうが、回路のＬＳＩ化にとりて好ま
しい、という問題もあった。
度が低速になると、周波数電圧変換器の出力電圧値が回
転速度に比例しなくなり、急速に低下して、精度が悪く
なるという問題がある他に１周波数電圧変換を行なうよ
シも、マイクロプロセッサによシデジタル的に処理させ
て速度検出を行うほうが、回路のＬＳＩ化にとりて好ま
しい、という問題もあった。
このため、速度をデジタル的に検出するものが種々提案
されている。
されている。
第１の検出法は、一定周期内圧入力した位置検出パルス
なｇ１数し、これに比例した値を速度情報とするもので
ある。しかし、係る検出法では、一定周期を短くすると
、１周期内の入力パルス数が減少し速度の検出精度が悪
化するので、一定周期を長くする必要があるが、これで
は検出時間が長くなり、速度制御系の安定性が悪くなる
という欠点がある。
なｇ１数し、これに比例した値を速度情報とするもので
ある。しかし、係る検出法では、一定周期を短くすると
、１周期内の入力パルス数が減少し速度の検出精度が悪
化するので、一定周期を長くする必要があるが、これで
は検出時間が長くなり、速度制御系の安定性が悪くなる
という欠点がある。
第２の検出法は、位置検出パルスの入力時間間隔（即ち
、周期）を観測し、その逆数に比例した値を速度情報と
するものである。しかし、係る方法では、高速回転時位
置検出パルスの周期が短くなり、その周期を精度良く測
定することが困難となるという欠点があ−）ｆｃ 。
、周期）を観測し、その逆数に比例した値を速度情報と
するものである。しかし、係る方法では、高速回転時位
置検出パルスの周期が短くなり、その周期を精度良く測
定することが困難となるという欠点があ−）ｆｃ 。
従りて、本発明の目的は、短時間でしかも精度の高い速
度検出が可能な速度検出回路を提供するにある。
度検出が可能な速度検出回路を提供するにある。
υ下、本発明を実施例に従い詳細に説明する。
第２図は本発明の原理説明図であり、８Ｐは一定周期−
（例えば１．ｏｍｓ）のサンプリングパルスであり、Ｐ
Ｐは位置検出パルスである。又、ＣＬは基準クロックパ
ルスである。
（例えば１．ｏｍｓ）のサンプリングパルスであり、Ｐ
Ｐは位置検出パルスである。又、ＣＬは基準クロックパ
ルスである。
先ず本発明では、−タ周期間尤に入力した位置検出パル
スＰＰのパルス数Ｎを＃を敵する。又、その周期の開始
点くサンプリングパルス発生時点）と七の周期の第１番
目の位置検出パルスとの間隔Ｔ。
スＰＰのパルス数Ｎを＃を敵する。又、その周期の開始
点くサンプリングパルス発生時点）と七の周期の第１番
目の位置検出パルスとの間隔Ｔ。
を１抑１する。史に、七の周期の最後のＮ番目の位置検
出パルスとその周期の終点との間隔Ｔ、を計測する。
出パルスとその周期の終点との間隔Ｔ、を計測する。
そして、これらの！！１徂ＩＩイＩ？ＬＮ、 Ｔ１．
Ｔ、から次の碌に □して実速度情報Ｆを得る。
Ｔ、から次の碌に □して実速度情報Ｆを得る。
先づ、第２図において、１周期％における第１番目から
第ｎ番目までの位置検出パルスＰＰの各パルス間の間隙
の数は（Ｎ−１）個である。更に間隔Ｔ□、Ｔ２分に相
当する間隙の砂は、第１番目から第ｎ＠目までの位置検
出パルスＰＰの間隔の平均値をＴとすると、（Ｔ＋＋Ｔ
ｔ）／Ｔとなる。
第ｎ番目までの位置検出パルスＰＰの各パルス間の間隙
の数は（Ｎ−１）個である。更に間隔Ｔ□、Ｔ２分に相
当する間隙の砂は、第１番目から第ｎ＠目までの位置検
出パルスＰＰの間隔の平均値をＴとすると、（Ｔ＋＋Ｔ
ｔ）／Ｔとなる。
従って実速度Ｆは、
・ ここで、ΔＴ＝Ｔ、−１−Ｔ！とすると、平均間隔
値Ｔ ′は、 ’ｒ＝（’ｔ’０−ΔＴ）／ （Ｎ −１）
（２１とな、９、＋２１式を（１）式に代入すると、
Ｆ ＝ （Ｎ−１） ＸＴ（１／ （’ｒｏ−ΔＴ）
（３）となる。
値Ｔ ′は、 ’ｒ＝（’ｔ’０−ΔＴ）／ （Ｎ −１）
（２１とな、９、＋２１式を（１）式に代入すると、
Ｆ ＝ （Ｎ−１） ＸＴ（１／ （’ｒｏ−ΔＴ）
（３）となる。
即ち、本発明では、１周期内の位置検出パルス間の間隙
の砂を求め、実速度を求めている。
の砂を求め、実速度を求めている。
実際には比例定ＶをＫとし、
Ｆ ＝Ｋ・（Ｎ−１） ”Ｔｏ／（Ｔｏ−ΔＴ） （
４１によシ実速度Ｆを求める。
４１によシ実速度Ｆを求める。
この様に、本発明では、１周期内の位置検出パルス間の
間隙の数を正確に求めているので、１周期内の位置検出
パルスの数にかかわらず正確に実速度が得られるので、
低速域から重速域まで高精度の速度検出が可能となる。
間隙の数を正確に求めているので、１周期内の位置検出
パルスの数にかかわらず正確に実速度が得られるので、
低速域から重速域まで高精度の速度検出が可能となる。
本発明では、クロックパルスを１１１１４１−１２．サ
ンプリング周期を１ ｍｓとすれば、速度Ｆの分解能は
０１％もとることができる。
ンプリング周期を１ ｍｓとすれば、速度Ｆの分解能は
０１％もとることができる。
第３図は本発明の一実締例ブロック図であシ、国中、１
０は第１のカウンタでめシ、クロックパルスＣＬを１１
数するとともに後述するタイミング回路のリセット信号
１．でその耐倣値がリセットされるもの、１１は第２の
カウンタであり、位Ｃ検出パルスＰＰを汀゛１敬すると
ともに、後述するタイミング回路のリセット信号ｔ４て
そのＢ１敬値がリセシ、時間Ｔ、がセットされるもの、
１３は第２のバッファ回路であり、時間Ｔ２がセットさ
れるもの、１４は第３のバッファ回路であシ、１周期内
の位置検出パルスの数Ｎがセットされるものである。
０は第１のカウンタでめシ、クロックパルスＣＬを１１
数するとともに後述するタイミング回路のリセット信号
１．でその耐倣値がリセットされるもの、１１は第２の
カウンタであり、位Ｃ検出パルスＰＰを汀゛１敬すると
ともに、後述するタイミング回路のリセット信号ｔ４て
そのＢ１敬値がリセシ、時間Ｔ、がセットされるもの、
１３は第２のバッファ回路であり、時間Ｔ２がセットさ
れるもの、１４は第３のバッファ回路であシ、１周期内
の位置検出パルスの数Ｎがセットされるものである。
１５はタイミンク制御回路であシ、サンプリングパルス
ＳＰ、位匝検出パルスＰＰからリセクト信号’Ｉ＋１４
＋ゲート信号’２＋ ”Ｂ を発生するもの、１６はマ
イクロプロセッサ等の演ｎ回路であり、データ・アドレ
スバス１７によシ第１．第２．第３のバッファ回路１２
，１３．１４に接続され、各バッファ回路？２．１３．
１４の内容をサンプリンク周期毎に読み取シ、前述の第
（４）式の演算を行って、実速度Ｆを求めるもの、１８
は第１のゲート回路であシ、ゲート信号ｔ、の発生時に
第１のカウンタ１０の内容を第１のバッファ回路にセッ
トするもの、１９は第２のゲート回路であり、ゲート信
号ｔ、の発生時に第１のカウンタ１０の内容を第２のバ
ーソファ回ｉ３１３ Ｋセットするもの、２０は第３の
ゲート回路であυ、ゲート信号ｔ、の発生時に第２のカ
ウンタ１１の内容を第３のバッファ回路１４にセットす
るものである。尚、データ・アドレスノ（ス１７には図
示しないプログラムメモリやデータメモリ、各糊入出力
ポートが接続されており、演ｐ回路１６は位置制御や速
度制御を前述の速度検出とともに行なうものとする。
ＳＰ、位匝検出パルスＰＰからリセクト信号’Ｉ＋１４
＋ゲート信号’２＋ ”Ｂ を発生するもの、１６はマ
イクロプロセッサ等の演ｎ回路であり、データ・アドレ
スバス１７によシ第１．第２．第３のバッファ回路１２
，１３．１４に接続され、各バッファ回路？２．１３．
１４の内容をサンプリンク周期毎に読み取シ、前述の第
（４）式の演算を行って、実速度Ｆを求めるもの、１８
は第１のゲート回路であシ、ゲート信号ｔ、の発生時に
第１のカウンタ１０の内容を第１のバッファ回路にセッ
トするもの、１９は第２のゲート回路であり、ゲート信
号ｔ、の発生時に第１のカウンタ１０の内容を第２のバ
ーソファ回ｉ３１３ Ｋセットするもの、２０は第３の
ゲート回路であυ、ゲート信号ｔ、の発生時に第２のカ
ウンタ１１の内容を第３のバッファ回路１４にセットす
るものである。尚、データ・アドレスノ（ス１７には図
示しないプログラムメモリやデータメモリ、各糊入出力
ポートが接続されており、演ｐ回路１６は位置制御や速
度制御を前述の速度検出とともに行なうものとする。
次に、第３図ｆＰＩ成の動作について第４図のタイムチ
ャートに是いて説明する。
ャートに是いて説明する。
先づタイミング制御回路１５はリセット信号ｔ１として
サンプリングパルス ＳＰと位置検出パルスＰＰとを合
わせた信号を作成し、クロックパルスＣＬをｇｔｅｉす
る第１のカウンタ１０に巧える。従って、カウンタ１０
はサンプリングパルスＳＰと位置検出パルスＰＰとの間
隔、位置検出パルス間の出シ隔、位Ｉｎ検出パルスＰＰ
とサンプリンクパルスＳＰとの間隔を測定していること
Ｋなる。次にタイミングを節回路１５はゲート信号ｔ２
としてサンプリンクパルスの次の位置検出パルスに同期
して出力するので、第１のゲート回路１８からは、サン
プリングパルスと次の位価検出）くルスとの間隔である
時間Ｔ、のみが第１のカウンタ１０から各周期毎に第１
のバッファ回路１２に送られ、セットされる。更にタイ
ミング制御回路１５はゲート信号ｔ３をサンプリングツ
くルスＳｒと同期して出力するから、第２のゲート回１
ｔ５１９からは、位置検出パルスとサンプリンクツくル
スとの間隔である時間Ｔ、のみが第１のカウンタ１０か
ら各周期毎に第２のバッファ回路１３に送られ、セット
される。
サンプリングパルス ＳＰと位置検出パルスＰＰとを合
わせた信号を作成し、クロックパルスＣＬをｇｔｅｉす
る第１のカウンタ１０に巧える。従って、カウンタ１０
はサンプリングパルスＳＰと位置検出パルスＰＰとの間
隔、位置検出パルス間の出シ隔、位Ｉｎ検出パルスＰＰ
とサンプリンクパルスＳＰとの間隔を測定していること
Ｋなる。次にタイミングを節回路１５はゲート信号ｔ２
としてサンプリンクパルスの次の位置検出パルスに同期
して出力するので、第１のゲート回路１８からは、サン
プリングパルスと次の位価検出）くルスとの間隔である
時間Ｔ、のみが第１のカウンタ１０から各周期毎に第１
のバッファ回路１２に送られ、セットされる。更にタイ
ミング制御回路１５はゲート信号ｔ３をサンプリングツ
くルスＳｒと同期して出力するから、第２のゲート回１
ｔ５１９からは、位置検出パルスとサンプリンクツくル
スとの間隔である時間Ｔ、のみが第１のカウンタ１０か
ら各周期毎に第２のバッファ回路１３に送られ、セット
される。
又、タイミング制御回路１５はサンプリングツくルスＳ
Ｆと同期してリセット信号ｔ４を発生するので、位置検
出パルスＰＰを！を数する第２のカウンタ１１は、１周
期内の位債検出パルスＰｒｅ！！ｉ数していることにな
り、ゲート信号ｔ、毎に第３のゲート回路２０をブｉ
シ４３のバッファ回路１４にセットされる。こうして１
周期が終了すると、時１１ＪＪ ’ｒ、力；第１のバッ
ファ回路１２に１時間Ｔ２が第２のノくツファ回路１３
に、位″首検出ノくルスの数Ｎが第３の／くッファ回路
１４にセットされる。次に演算回路１６はバス１７を弁
し、これら時間Ｔ１ ｓ ”ｔ＊ 数Ｎを各バッファ回
路１２．１３．、１４から読取る。更に演算回路１６は
ΔＴ ＝ Ｔ、 ＋ Ｔ２を演算し、更に既知の周期Ｔ
ｏ、比例定数Ｋをデータメモリから読出し、ｆｌ（４１
式にこれらを代入して、実速度Ｆを演算する。この実速
度Ｆは速度制御ループの演算に用いられる。
Ｆと同期してリセット信号ｔ４を発生するので、位置検
出パルスＰＰを！を数する第２のカウンタ１１は、１周
期内の位債検出パルスＰｒｅ！！ｉ数していることにな
り、ゲート信号ｔ、毎に第３のゲート回路２０をブｉ
シ４３のバッファ回路１４にセットされる。こうして１
周期が終了すると、時１１ＪＪ ’ｒ、力；第１のバッ
ファ回路１２に１時間Ｔ２が第２のノくツファ回路１３
に、位″首検出ノくルスの数Ｎが第３の／くッファ回路
１４にセットされる。次に演算回路１６はバス１７を弁
し、これら時間Ｔ１ ｓ ”ｔ＊ 数Ｎを各バッファ回
路１２．１３．、１４から読取る。更に演算回路１６は
ΔＴ ＝ Ｔ、 ＋ Ｔ２を演算し、更に既知の周期Ｔ
ｏ、比例定数Ｋをデータメモリから読出し、ｆｌ（４１
式にこれらを代入して、実速度Ｆを演算する。この実速
度Ｆは速度制御ループの演算に用いられる。
す上説明したａ Ｋ ％本発明によれば、時間Ｔ、。
％を計砂する第１の計測回路と、位置検出パルスの＃！
ｉＮを訂かする第２の計測回路と、これら計測値に基き
、Ｆ ＝Ｋ・（Ｎ−１） ・％／ （Ｔｏ−ΔＴ）の演
算を行う演算回路とを有しているので、１周期内に発生
する位置検出パルスの敷にかかわらず高精度の速度検出
を行うことが出来るという効果を奏する他に、低速から
高速まで精度の良い速度検出が可能となるという効果も
奏する。
ｉＮを訂かする第２の計測回路と、これら計測値に基き
、Ｆ ＝Ｋ・（Ｎ−１） ・％／ （Ｔｏ−ΔＴ）の演
算を行う演算回路とを有しているので、１周期内に発生
する位置検出パルスの敷にかかわらず高精度の速度検出
を行うことが出来るという効果を奏する他に、低速から
高速まで精度の良い速度検出が可能となるという効果も
奏する。
尚、本発明な一実施例により説明したが、本発明は上述
の実施例に限定されることなく、本発明の主旨に従い柚
々の変形が可能てあシ、これらを本発明の範囲から排除
するものではない。
の実施例に限定されることなく、本発明の主旨に従い柚
々の変形が可能てあシ、これらを本発明の範囲から排除
するものではない。
第１図は、一般的なサーボ制御システムのブロック図、
第２図は本発明の原理説明図、第３図は施例のタイムチ
ャート画である。 図中、６・・・速度検出回路、１ｏ・・・第１のカウン
タ、１１川第２のカウンタ、１２． ｉ３．１４・・・
バッファ回路、１６・・・演ｎ回路、１７・・・バス。 特許出願人 ファナック株式会社 代理人 弁理士 辻 室外２名竿／回 ＄２回 ≠ｈ−−よ −−−−７６−一一一 ＄４２ ４
第２図は本発明の原理説明図、第３図は施例のタイムチ
ャート画である。 図中、６・・・速度検出回路、１ｏ・・・第１のカウン
タ、１１川第２のカウンタ、１２． ｉ３．１４・・・
バッファ回路、１６・・・演ｎ回路、１７・・・バス。 特許出願人 ファナック株式会社 代理人 弁理士 辻 室外２名竿／回 ＄２回 ≠ｈ−−よ −−−−７６−一一一 ＄４２ ４
Claims (3)
- （１）所定の周期内に発生する位箇検出ノくルスの数に
基いて実速度を検出する速度検出回路において、当該周
期の開始から第１番目の位置検出ノくルスまでの時間Ｔ
、及び最後の位置検出ノくルスから当該周期の終点まで
の時間Ｔ２を計測する第１の計測回路と、当該周期の位
置検出ノくルスの数Ｎを計測する第２の計測回路と、該
時間ＴＩ＋ Ｔｌ ｔｉ Ｎによシ実速度Ｆを、Ｆ＝に
−（Ｎ−１） −Ｔｏ／（Ｔｏ−ΔＴ） （但し、ΔＴ
＝Ｔ、＋Ｔ、、Ｋを比例定数、Ｔｏを周期の間隔とする
）によ請求める演算回路とを有することを特徴とする速
度検出回路。 - （２）前記ν中、１の計測回路は、クロックを計数する
とともに所定周期毎に発生するサンプリンクツくルス及
び前記位遣検出パルスとによシリセットされる第１０カ
ウンタと、前記第１番目の位置検出パルスに同期して該
第１のカウンタの内容である時間Ｔ、がセットされる第
１のバッファと、該サンプリングパルスに同期して該第
１のカウンタの内容である時間Ｔ２がセットされる第２
のバッファとを有していることを特徴とする特許請求の
範囲第（１）項記載の速度検出回路。 - （３）前記第２の１１氾１：回路は、前記位信検出パル
スを計数するとともに所定周期毎に発生するサンブリン
クパルスに同期してリセットされる第２のカウンタと、
該サンプリングパルスに同期して該第２のカウンタの内
容がセットされる第３のバッファとを有していることを
特徴とする特許請求の範囲第（１）項又は第（２）項記
載の速度検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20642782A JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20642782A JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5995467A true JPS5995467A (ja) | 1984-06-01 |
Family
ID=16523193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20642782A Pending JPS5995467A (ja) | 1982-11-25 | 1982-11-25 | 速度検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4779213A (en) * | 1987-05-27 | 1988-10-18 | Chrysler Motors Corporation | Electronic digital speedometer for a multi-measurand data communication system |
| JP2014211321A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社 Ｊｅｏｌ Ｒｅｓｏｎａｎｃｅ | Ｎｍｒ用試料管回転制御装置 |
-
1982
- 1982-11-25 JP JP20642782A patent/JPS5995467A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4779213A (en) * | 1987-05-27 | 1988-10-18 | Chrysler Motors Corporation | Electronic digital speedometer for a multi-measurand data communication system |
| JP2014211321A (ja) * | 2013-04-17 | 2014-11-13 | 株式会社 Ｊｅｏｌ Ｒｅｓｏｎａｎｃｅ | Ｎｍｒ用試料管回転制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4253372B2 (ja) | エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体 | |
| JPS5913957A (ja) | 速度検出回路 | |
| JP2690210B2 (ja) | エレベータの速度検出装置 | |
| US4710770A (en) | Phase modulation type digital position detector | |
| JPS5995467A (ja) | 速度検出回路 | |
| JP3173174B2 (ja) | 速度検出装置 | |
| JP3339214B2 (ja) | サーボモータの制御装置 | |
| JPS61157282A (ja) | モ−タ制御装置 | |
| JP2550987B2 (ja) | 信号勾配測定器 | |
| JP2002531834A (ja) | 混合した速度の推定 | |
| KR100286043B1 (ko) | 속도검출 시스템 및 그 방법 | |
| JPS58120167A (ja) | 速度検出方法 | |
| JPH04233467A (ja) | モータの速度測定方法及びその装置 | |
| JPH0119597Y2 (ja) | ||
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| JPH03289567A (ja) | 回転速度検出装置 | |
| JP2611099B2 (ja) | 変位測定装置 | |
| JPH04285815A (ja) | ロータリエンコーダの位置カウンタ回路 | |
| JP3135633B2 (ja) | 速度検出器 | |
| JPS59102166A (ja) | 速度検出回路 | |
| JPH055514Y2 (ja) | ||
| JPH02110379A (ja) | モータの速度検出装置 | |
| JP2607113B2 (ja) | Ａ／ｄ変換方法 | |
| JPH0455275B2 (ja) | ||
| JPS618671A (ja) | エツジ間隔計測装置 |