JPH02110379A - モータの速度検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は位相変調型の回転検出手段を用いてモータの回
転速度を検出する装置の改良に関するものである。

〈従来の技術〉 位相変調型の回転検出手段を用いなモータの速度検出装
置では、回転検出手段の検出信号の周期はモータの回転
角度によって変わるため、周期の経時的変化からモータ
の回転速度を検出できる。

〈発明が解決しようとする課題〉 しかし、検出信号の周波数は、モータの回転によってわ
ずかしか変化しない０例えば、周波数が３ｋＨｚの検出
信号では、モータの回転数が１ｒｐｓの場合は、周波数
の変化は５００Ｈｚ程度である。

このため、検出信号の周期を高分解能で測定するには、
高い周波数のクロックが必要である。

３０ＭＨｚ以上のクロックで動作するカウンタにはＥＣ
Ｌ（Ｅｍｉｔｔｅｒ　　ＣｏｕｐｌｅｄＬｏｇｉｃ）等
特殊なデバイスが必要になり、装置がコストアップする
。

クロックの周波数を上げないために検出信号の周期を長
くすると、周期のカウントに長時間を要し、回転速度を
リアルタイムで検出できなくなる。

本発明はこのような問題点を解決するなめになされたも
のであり、高周波のクロック発生器を用いることなく低
コストで高い検出分解能が得られ、しかも回転検出信号
の周期を長くすることなくリアルタイムで速度検出が可
能なモータの速度検出装置を実現することを目的とする
。

く課題を解決するための手段〉 本発明は、 位相変調型の回転検出手段を用いてモータの回転速度を
検出する装置において、 前記回転検出手段の検出信号の周期をクロックにより計
測するカウンタと、 前記検出信号とクロックによりセット・リセットがされ
、検出信号の立上がりからクロックの変化時点までに至
る前縁の端数時間及び検出信号の立下がりからクロック
の変化時点までに至る後縁の端数時間に比例しなパルス
幅信号を出力する端数時間測定回路と、 このパルス幅信号で与えられる時間だけ積分を行い端数
時間に比例した大きさの信号を出力する積分器と、 この積分器の出力をデジタル値に変換するＡ／Ｄ変換器
と、 前記カウンタがカウントしたクロツク数から求めた時間
を前記Ａ／Ｄ変換器の変換値から求めた端数時間で補圧
して検出信号の周期を算出し、この周期の経時的変化か
らモータの回転速度を検出するプロセッサ、 を具備したモータの速度検出装置である。

く作用〉 このような本発明では、検出信号の周期のうちカウンタ
で計測しきれなかった＠数時間を端数時間測定回路で計
測し、カウンタによる計測時間を端数時間で補正して周
期を求め、周期の経時的変化からモータの回転速度を検
出する。

〈実施例〉 以下、図面を用いて本発明を説明する。

第１図は本発明にがかるモータの速度検出装置の一実施
例の構成図である。

図で、１は回転速度の検出対象となるモータ、２はモー
タ１の回転を検出する位相変調型の回転検出手段で例え
ば光学式エンコーダが用いられる４３は速度検出の操作
手順を示したプログラムが書き込まれているＲＯＭ、４
は装置全体の制御を行うＣＰＵ、５はエンコーダ２の検
出信号を分周する分周器、６は分周器５の分周信号の周
期をクロック発生器７のクロックＣＬＫで計測するカウ
ンタである。

８は分周信号の周期の端数時間を測定する回路である。

すなわち、端数測定回路８は、分周信号の立上がりから
クロックＣＬＫの最初の立上がりまでの端数時ｒＦｆＪ
（以下、前縁の端数時間とする）と、分周信号の立下が
りからタロツクＣＬ　Ｋの最初の立上がりまでの端数時
間（以下、後縁の端数時間とする）に比例したパルス幅
の信号を出力ず・る、このような端数測定回路８は、分
周信号とクロックＣＬＫでセット・リセットされるフリ
ップ・フロップとゲートを組合せたものにより構成され
る。

９は測定した端数時間だけ基準信号−Ｖ、を積分する積
分器、１０は積分器９の出力電圧をデジタル値に変換す
るＡ／Ｄ変換器である。

１１はデータバスと入出力ボート（図示せず）やＡ／Ｄ
変換器１０の制御信号線を構成するシステムバスである
。

このような装置の動作を説明する。

第２図は各信号のタイムチャートである。

エンコーダ２の検出信号が立上がると、端数時間測定回
Ｆ＃１８はこの時点からクロックＣＬＫの最初の立上が
り時点までの間アクティブになる。これによって、端数
時間測定回路８から前縁の端数時間Ｔχに比例したパル
ス幅の信号が発生する。

このパルス幅信号により、積分器９は時間Ｔχだけ積分
動作を行い、Ｔｙに比例した電圧Ｖχを出力する。

Ａ／Ｄ変換変換器ｌ績分器９の出力電圧をデジタル値に
変換し、ＣＰＵ４がこの値を読み込む。

エンコーダ２の検出信号の立下がりでも端数時間測定回
路８は同様な動作を行い、ＣＰＵ４は後縁の端数時間を
読み込む、このときの端数時間と積分器の出力電圧はそ
れぞれＴｙとＶｙである。

ところで、実際のエンコーダの検出信号の周期Ｔｅは次
式で与えられる。

Ｔ６＝ｎＴ＋Ｔχ　Ｔｙ　　　　　　　　　■Ｔ：タロ
ヅクＣＬＫの周期 ｎ：カウントしたクロック数 （第２図の場合は４） ここで、ＶＸ、■ｓはＴｙ、Ｔｙと比例関係にあるため
、比例定数をｋとすると、０式は次のとおりになる。

Ｔ６　−ｎＴ＋ｋ　　（ＶＸ　　　Ｖｙ　　）　　　　
　　　　　■従ッテ、ＣＰ　Ｕ　４はｖｘ、ｖｙ、ｎの
値から０式を用いて周期１゛ｅを算出し、周期Ｔｅの経
時的変化からモータの回転速度を求める。

連続して周期を計測する場合は、今回の周期で求めた端
数時間Ｔｙを次回の周期の端数時間Ｔχとして用いる。

積分器はコンデンサやＯＰアンプを構成するトランジス
タ等からなり温度変化や電源変動等の影響を受けやすい
、そのため、ＶＸとＴｙ、ＶｙとＴｙの関係は不安定に
なりやすい。

そこで、速度検出をする前に既知の一定幅Ｔｃのパルス
を端数時間測定回路８から出力し、そのときのＡ／Ｄ変
換した結果■ｃとＴｃの関係から比例定数ｋを決定する
ｍｔｔ＝をＣＰＵに追加することにより前述した影響を
除去できる。

く効果〉 本発明によれば次の効果が得られる。

■ＣＰＵ４やカウンタ６は従来からあるものを用い、高
周波クロックの発生器を用いることなく、ゲートとフリ
ップ・フロップで構成された端数時間測定回路や、トラ
ンジスタとコンデンサで構成された積分器等の低コスト
の回路を追加するだけで高い検出分解能が得られる。

■周期を精度よく測定するためにモータの回転検出信号
の周期を長くする必要はないなめ、リアルタイムで速度
検出できる。

【図面の簡単な説明】

第１図は本発明にかかる装置の一実施例の構成図、第２
図は第１図の装置の動作説明図である。 １・・・モータ、２・・・回転検出手段、４・・・プロ
セッサ、６・・・カウンタ、７・・・クロック発生器、
８・・・端数時間測定回路、９・・・積分器、１０・・
・Ａ／Ｄ変換器。

Claims (1)

1. 【特許請求の範囲】 位相変調型の回転検出手段を用いてモータの回転速度を
   検出する装置において、 前記回転検出手段の検出信号の周期をクロックにより計
   測するカウンタと、 前記検出信号とクロックによりセット・リセットがされ
   、検出信号の立上がりからクロックの変化時点までに至
   る前縁の端数時間及び検出信号の立下がりからクロック
   の変化時点までに至る後縁の端数時間に比例したパルス
   幅信号を出力する端数時間測定回路と、 このパルス幅信号で与えられる時間だけ積分を行い端数
   時間に比例した大きさの信号を出力する積分器と、 この積分器の出力をデジタル値に変換する Ａ／Ｄ変換器と、 前記カウンタがカウントしたクロック数から求めた時間
   を前記Ａ／Ｄ変換器の変換値から求めた端数時間で補正
   して検出信号の周期を算出し、この周期の経時的変化か
   らモータの回転速度を検出するプロセッサ、 を具備したモータの速度検出装置。