JP2013024857A - 速度測定方法及びそのシステム - Google Patents

Abstract

【課題】速度測定過程の演算速度と測定の正確性を高め、回路占用面積と消費電力を減少した、速度測定方法及びそのシステムの提供。
【解決手段】本発明の速度測定方法及びそのシステムは、距離測定法と時間測定法で取得した距離値と時間値を利用して被測定物の速度測定演算を行い、時間値の取得は基準信号及び距離測定動作と同期したクロックマスクを利用して前記クロックマスク下の基準信号のサイクル数を取得し、このサイクル数に基づいて距離測定動作の間の時間値を取得し、同時に前記基準信号に基づいて生成された複数の位相シフト信号を利用して前述の時間値を修正し、かつ位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な距離測定動作の間の時間値を取得することができ、且つ測定速度が速く、占用回路面積が小さいという利点がある。
【選択図】図２

Description

本発明は速度測定方法及びそのシステムに関し、特に、より正確に速度を測定することができる、速度測定方法及びそのシステムに関する。

速度測定方法及びそのシステムは通常距離測定と時間測定の２つの部分に分けられ、取得した時間及び距離パラメータを利用して演算を行い、被測定物の速度値または加速度値を取得する。距離測定は通常光学メーターまたはエンコーダを使用して測定を行い、そのうち光学メーターは測定物体の直線運動時の距離測定に用いられ、エンコーダは円周運動の距離測定に用いられる。時間測定は通常基本周波数信号を利用（または既知の時間として定義）して被測定物体の距離測定の開始から距離測定の終了までの時間値を換算する。

時間測定法は前記基本周波数信号の被測定物体の距離測定の開始から距離測定の終了までのサイクル数と前記基本周波数信号の既定周波数値を利用して時間値を取得し、前記基本周波数信号のサイクル数取得の正確度は取得される時間値の正確度に影響する。

前記基本周波数信号サイクル数を取得する方法は一般にカウント法を利用して行い、ゲート時間がすなわち開始信号から終了信号までの時間であり、かつゲート時間内の基本周波数信号についてサイクル数のカウントを行う。

しかしながら、ゲート時間内の基本周波数信号のサイクル数は通常整数値とはならないため、このような方式は、例えば半サイクル数少なく、または多くカウントするなど、ゲート時間の開始と終了箇所でエラーを生じやすい。このため、一般に時間測定を行うときは、試験時間をできるだけ長くして測定回数を増やし、より多くのサイクル数をカバーすることで、エラーを小さくしているが、このような方式は試験時間が大幅に増加し、被測定時間が短くて測定回数が少ないと、分解能もゲート時間が短いために低下する。

本発明の目的は、速度測定の過程における演算速度と測定の正確性を高めることにある。

本発明の別の目的は、回路占用面積を減少すると共に、消費電力を減少することにある。

上述の目的及びその他目的を達するため、本発明の速度測定方法は、距離測定法と時間測定法で取得した距離値と時間値を利用して被測定物の速度測定演算を行うもので、前記時間測定法が、基準信号を提供する工程と、前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、距離測定動作の開始信号に始まり、前記距離測定動作の終了信号で終止するクロックマスクを設定する工程と、前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、前記クロックマスクの時間区間内において、前記第１トリガ状態に基づき、前記基準信号が発生したサイクル数Ｎｂをカウントする工程と、前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、次の式により前記被測定物の時間値ｔを取得する工程とを含み、ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうちＦｂが前記基準信号の周波数であり、Ｍが前記位相シフト信号の個数であり、Ｍ≧２であることを特徴とする。

上述の目的及びその他目的を達するため、本発明の速度測定システムは、被測定物の移動距離を測定し、それに基づき距離測定値ｄと、距離測定動作に基づき生成される開始信号と終了信号を生成するために用いられる距離測定ユニットと、前記開始信号、前記終了信号、及び前記距離測定値ｄの受信に用いられる距離測定信号入力端と、前記距離測定信号入力端に接続され、前記開始信号、前記終了信号、及び前記距離測定値ｄを受信し、且つ周波数値がＦｂの基準信号を生成するために用いられ、且つ前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成するために用いられ、且つ前記開始信号に始まり、終了信号で終止するクロックマスクを生成するために用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第１トリガ状態に基づき前記基準信号が発生したサイクル数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる速度測定器と、前記速度測定器に接続され、前記数値を受信し、次の式に基づいて演算を行い、前記被測定物の時間値ｔを取得するために用いられ、且つ前記時間値ｔと前記距離測定値ｄに基づいて前記被測定物の速度測定演算を行うために用いられる演算装置を含み、ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうちＭ≧２である。

一実施例において、前記速度測定器は、ベースバンド信号を生成するために用いられるベースバンド生成モジュールと、前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、前記距離測定信号入力端に接続され、前記開始信号、前記終了信号、及び前記距離測定値ｄを受信するために用いられ、且つ前記周波数逓倍ユニットに接続され、前記基準信号を受信するために用いられ、且つ前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成して前記数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイを含む。

一実施例において、前記演算装置はコントロールユニット及びコンピュータ装置のうちのいずれかとすることができる。

一実施例において、前記第１トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第２トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができる。

一実施例において、生成される前記位相シフト信号の個数は４つまたは８つである。

一実施例において、前記基準信号の周波数Ｆｂは直接既定値で置き換えることができる。

これにより、本発明の速度測定方法及びそのシステムは、迅速且つ正確な多位相処理方式で時間測定エラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高め、さらに回路占用面積を小さくし、消費電力を抑える効果も達せられる。

本発明の一実施例における速度測定方法の運用タイミング図である。 本発明の一実施例における速度測定方法の運用フロー図である。 本発明の一実施例における速度測定システムのブロック図である。

本発明の目的、特徴及び効果についての理解を深めるため、下記の具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。

本発明の速度測定方法の具体的な実施例において述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の速度測定システムの具体的な実施例における「接続」という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう「第１トリガ状態」、「第２トリガ状態」とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第１トリガ状態、第２トリガ状態の間は相互に排他的ではなく、即ち、第１トリガ状態と第２トリガ状態は同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態であってもよい。

本発明の実施例中では被測定物の距離測定の過程に基づき時間測定値を取得し、且つ多位相処理法と既定の公式により時間測定値を取得する。

図１に本発明の一実施例における速度測定システムの運用タイミング図を示す。この実施例では８つの位相シフト信号を例として示しているが、当業者であれば分かるように、２つ以上の位相シフト信号があれば時間測定エラーを排除して時間値の正確性を高めることが可能である。

本発明の実施例における速度測定方法は以下の工程を含む。

図１に示すように、被測定物の距離測定過程において、距離測定ユニットが測定開始と測定終了時にそれぞれ開始信号ＳＳと終了信号ＥＳを生成する。本発明の実施例における時間測定方法は、測定動作の開始前にまず基準信号Ｆｂを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を生成し、各レベルの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８間が固定の位相で隔てられる。

前記基準信号Ｆｂは基礎とする周波数として用いる。位相シフト信号は前記基準信号Ｆｂから生成され、通常はプログラマブルゲートアレイ(ＦＰＧＡ)中のデジタルクロックマネージャモジュール(ＤＣＭ)を利用して位相シフト信号の生成を完了することができる。本実施例について見ると、８つの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を有するため、２組のデジタルクロックマネージャを利用して達成することができ、そのうち１組のデジタルクロックマネージャが基準信号Ｆｂを４つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、１組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの４つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、１組のデジタルクロックマネージャのみを使用する状況下でも基準信号Ｆｂを２つまたは３つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが３６０度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がＭ個の場合、間隔位相は３６０／(Ｍ−１)となる。

続いてクロックマスクｍｋを設定する。距離測定動作の前記開始信号ＳＳから始まり、前記距離測定動作の前記終了信号ＥＳにおいて終止する。つまり、前記クロックマスクｍｋはＳＳ信号及びＥＳ信号と同期してトリガすることができ、時間測定区間を距離測定過程中で経過する時間に等しくすることができる。図１では、立ち上がりエッジトリガのＳＳ信号及びＥＳ信号を例として示しているが、当業者であれば分かるように、前記ＳＳ信号及びＥＳ信号は立ち下がりエッジトリガ状態で距離測定動作の開始と終了を表してもよい。

クロックマスクｍｋが開始値に設定されると、時間の測定動作が展開される。図１に示すように、基準信号Ｆｂはクロックマスクｍｋと同期していないため、測定される基準信号Ｆｂのサイクル数Ｎｂ中、その経過した時間が実際上クロックマスクｍｋの範囲と合致せず、これがフロントエンドとバックエンドのエラーを生じる。

このため、本発明の実施例においては、前述の前記位相シフト信号を利用して時間測定過程中に生じるフロントエンドエラー及びバックエンドエラーを排除する。

フロントエンドエラーにおいては、クロックマスクｍｋの開始時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生した回数Ｎｄ１をカウントする。

バックエンドエラーにおいては、クロックマスクｍｋの終了時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生した回数Ｎｄ２をカウントする。

前述の「前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態が発生する」とは、フロントエンドエラー区間内に立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラー区間内に同様に立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択し、反対に、フロントエンドエラー区間内に立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラー区間内に立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択することを指す。図１の例でいうと、立ち上がりエッジトリガ状態を前記第２トリガ状態と選択しているため、図１中のＮｄ１のカウント値は「３」であり、Ｎｄ２は「５」である。

図１から分かるように、被測定物の移動距離が測定されるとき、実際上経過した時間が「ｔ」であり、時間値ｔは式（１）の演算に合致する。
ｔ＝ｔｂ＋ｔｄ１−ｔｄ２ （１）

このため、後続の計算において、Ｎｄ１の回数とＮｄ２の回数はフロントエンドエラー時間ｔｄ１及びバックエンドエラー時間ｔｄ２を取得するために用いられ、それによりフロントエンド及びバックエンドエラーを排除する。

Ｎｂは基準信号Ｆｂのクロックマスクｍｋの時間区間内で測定されたサイクル数であり、Ｆｂは基準信号Ｆｂの周波数値を表すためにも用いられる。Ｍは位相シフト信号の数である。

このため、時間と周波数及び回数の関係式を知ることができ、クロックマスク時間ｔｂは次の式（２）により取得することができる。
ｔｂ＝（Ｎｂ／Ｆｂ） （２）

フロントエンドエラー時間ｔｄ１は次の式（３）により取得することができる。
ｔｄ１＝［Ｎｄ１／（Ｆｂ／Ｍ）］ （３）

バックエンドエラー時間ｔｄ２は次の式（４）により取得することができる。
ｔｄ２＝［Ｎｄ２／（Ｆｂ／Ｍ）］ （４）

これに基づき、実際の経過時間値ｔは次の式（５）により取得することができる。
ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］ （５）

そのうち、Ｍは前記位相シフト信号の個数であり、Ｍ≧２、即ち生成する前記位相シフト信号の個数は少なくとも２つとする。

さらに、式（５）からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。つまり、本発明の図１の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも８倍正確度を高める。位相シフト信号の数が多いほど時間間隔がより小さいことに相当し、より小さなエラーを排除することができる。

続いて図２に本発明の一実施例における速度測定方法の運用フロー図を示す。同時に図１を参照する。基準信号Ｆｂとその位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８が予め提供されることを除き、時間の測定部分は距離の測定部分によってコントロールされる。時間の測定部分：（Ｓ１０１）基準信号Ｆｂ、複数の位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を提供する。（Ｓ１０２）続いてＳＳ及びＥＳ信号に基づいてクロックマスクｍｋを設定する。次に（Ｓ１０３）フロントエンドエラーカウント値Ｎｄ１を取得する。続いて（Ｓ１０４）クロックマスクｍｋを閉じてサイクル数カウント値Ｎｂを取得する。さらに（Ｓ１０５）バックエンドエラーカウント値Ｎｄ２を取得する。最後に（Ｓ１０６）式（５）の結果演算を行う。距離の測定部分：（Ｓ２０１）ＳＳ及びＥＳ信号を生成し、距離測定値ｄを提供する。最後に、（Ｓ３０１）時間ｔ及び距離測定値ｄを利用し、速度測定演算を行い、速度値（ｄ／ｔ）を得ることができ、さらにそれに基づき加速度値［ｄ（ｄ）／ｄ（ｔ）］を求めることもできる。

続いて図３に本発明の一実施例における速度測定システムのブロック図を示す。前記速度測定システム１００は、距離測定ユニット１０５、距離測定信号入力端１１０、速度測定器１２０、演算装置１３０を含む。

距離測定ユニット１０５は被測定物の移動距離の測定に用いられ、且つ距離測定値ｄと距離測定動作に基づき生成された開始信号ＳＳ及び終了信号ＥＳを生成する。

距離測定信号入力端１１０は前記開始信号ＳＳ、前記終了信号ＥＳ、前記距離測定値ｄを受信するために用いられる。

速度測定器１２０は距離測定信号入力端１１０に接続され、前記開始信号ＳＳ、前記終了信号ＥＳ、前記距離測定値ｄを受信し、速度測定器１２０は前述の基準信号Ｆｂ、相互間が固定相位で隔てられたＭ個の位相シフト信号、前記開始信号ＳＳで始まり前記終了信号ＥＳで終止するクロックマスクｍｋ、前記位相シフト信号にフロントエンドエラー区間内で第２トリガ状態が発生する回数Ｎｄ１、前記クロックマスクｍｋ内で前記基準信号Ｆｂに第１トリガ状態が発生する回数Ｎｂ、前記位相シフト信号にバックエンドエラー区間内で第２トリガ状態が発生する回数Ｎｄ２を生成し、且つ前記数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる。

一実施例において、前記速度測定器１２０は、ベースバンド生成モジュール１２１、周波数逓倍ユニット１２３、プログラマブルゲートアレイ１２５を含むことができる。ベースバンド生成モジュール１２１はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベベースバンド生成モジュール１２１に接続された周波数逓倍ユニット１２３によりベースバンドを上げ、前記基準信号Ｆｂとする。

プログラマブルゲートアレイ１２５は、位相シフト生成回路として用いるデジタルクロックマネージャ、上微分または下微分（立ち上がりエッジトリガまたは立ち下がりエッジトリガ）を行い、Ｎｄ１とＮｄ２をカウントするために用いる微分回路、クロックマスクｍｋを生成し、基準信号Ｆｂに対してカウントを行うために用いるマスク回路等を含むことができ、これにより、前記プログラマブルゲートアレイ１２５は前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成し、これらのカウント数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いることができる。

プログラマブルゲートアレイは周知のデバイスであり、本発明の実施例の速度測定システムはその内部に含まれる各論理素子を利用して本発明の目的を達成しており、且つ本発明の実施例中で使用する方法下では比較的少ない論理素子を使用することができ、大面積のプログラマブルゲートアレイチップが不要なため、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、演算装置の演算機能もプログラマブルゲートアレイ内に組み込む場合、必要な論理素子の数量が大幅に増加して、回路占用面積が増加してしまい、構造上の設計によって、プログラマブルゲートアレイで同じ演算の処理を達成しようとすると論理方式で処理する必要があり、速度は速いが論理素子のニーズが膨大になり、高価な特殊プログラマブルゲートアレイであれば演算構造回路を含むものがあるが、少ない論理素子空間で高速演算処理を行うことはできても、コストが高すぎてしまう。

演算装置１３０は前記速度測定器１２０に接続され、前記数値を受信し、且つ前述の式（５）に基づいて演算を行い、測定時間値ｔを取得し、且つ距離測定値ｄにより速度測定の演算を行うために用いられる。そのうち、前記演算装置１３０は、コントロールユニット（ＭＣＵ）またはコンピュータ装置とすることができる。コントロールユニットとする場合、前記コントロールユニットは通常速度測定器１２０と同一の回路板上に設置され、速度測定システム１００全体が１つのモジュール上に統合される。しかしながら、前記演算装置１３０は外部のコンピュータ装置とすることもでき、測定モジュールは各データ値を提供するのみで、あらゆる計算は前記コンピュータ装置が処理してもよい。

さらに、エラーをより一層減らすため、生成された基準信号Ｆｂに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成モジュール及び周波数逓倍ユニットが実際に生成する周波数が与えられた表示値と異なるため発生するエラーを回避するため、分解能が基準信号Ｆｂより高い周波数の高精密周波数カウンタを利用してあらかじめモジュールが生成する基準信号Ｆｂに対して測定を行い、且つこの測定値を既定値として演算装置１３０に直接保存することができる。これにより、毎回の測定において、基準信号Ｆｂの周波数値は前記既定値を使用し、ベースバンド生成モジュール及び周波数逓倍ユニットの規格上に表示されたパラメータを選択して使用する必要がなくなる。

上述をまとめると、本発明の速度測定方法及びそのシステムは迅速且つ正確な多位相処理方式で時間測定エラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを８倍減少できる（８つの位相シフト信号に対応）。これにより高精度の速度測定を達成でき、かつ回路占用面積を小さくする効果も達せられる。

１００ 速度測定システム
１０５ 距離測定ユニット
１１０ 距離測定信号入力端
１２０ 速度測定器
１２１ ベースバンド生成モジュール
１２３ 周波数逓倍ユニット
１２５ プログラマブルゲートアレイ
１３０ 演算装置
Ｆｂ 基準信号及びその周波数
ｍｋ クロックマスク
Ｎｂ 基準信号のサイクル数
Ｎｄ１ 第２トリガ状態の回数
Ｎｄ２ 第２トリガ状態の回数
Ｆｂ−ｐ１〜８ 位相シフト信号
ＳＳ 開始信号
ＥＳ 終了信号
Ｓ１０１〜１０６、Ｓ２０１、Ｓ３０１ 工程
ｔ 実際に経過した時間
ｔｂ クロックマスク時間
ｔｄ１ フロントエンドエラー時間
ｔｄ２ バックエンドエラー時間

Claims (10)

1. 距離測定法及び時間測定法で取得した距離値及び時間値を利用して被測定物の速度測定演算を行う速度測定方法であって、前記時間時間測定法が、
   基準信号を提供する工程と、
   前記基準信号に基づき同じ周波数を有し、相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、
   距離測定動作の開始信号に始まり、前記距離測定動作の終了信号で終止するクロックマスクを設定する工程と、
   前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、
   前記クロックマスクの時間区間内において、前記第１トリガ状態に基づき、前記基準信号が発生したサイクル数Ｎｂをカウントする工程と、
   前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、
   次の式により前記被測定物の時間値ｔを取得する工程とを含み、
   ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうちＦｂが前記基準信号の周波数であり、Ｍが前記位相シフト信号の個数であり、Ｍ≧２であることを特徴とする、速度測定方法。
2. 前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項１に記載の速度測定方法。
3. 生成される前記位相シフト信号の個数が４つまたは８つであることを特徴とする、請求項１に記載の速度測定方法。
4. 前記基準信号の周波数Ｆｂを既定値で置き換える工程を含むことを特徴とする、請求項１に記載の速度測定方法。
5. 前記固定位相の値が３６０／（Ｍ−１）であることを特徴とする、請求項１に記載の速度測定方法。
6. 速度測定システムであって、
   被測定物の移動距離を測定し、それに基づき距離測定値ｄと、距離測定動作に基づき生成される開始信号と終了信号を生成するために用いられる距離測定ユニットと、
   前記開始信号、前記終了信号、前記距離測定値ｄを受信するために用いられる距離測定信号入力端と、
   前記距離測定信号入力端に接続され、前記開始信号、前記終了信号、及び前記距離測定値ｄを受信し、且つ周波数値がＦｂの基準信号を生成するために用いられ、且つ前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成するために用いられ、且つ前記開始信号に始まり、終了信号で終止するクロックマスクを生成するために用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第１トリガ状態に基づき前記基準信号が発生したサイクル数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる速度測定器と、
   前記速度測定器に接続され、前記数値を受信し、次の式に基づいて演算を行い、前記被測定物の時間値ｔを取得するために用いられ、且つ前記時間値ｔと前記距離測定値ｄに基づいて前記被測定物の速度測定演算を行うために用いられる演算装置を含み、
   ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうちＭ≧２であることを特徴とする、速度測定システム。
7. 前記速度測定器が、
   ベースバンド信号の生成に用いられるベースバンド生成モジュールと、
   前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、
   前記距離測定信号入力端に接続され、前記開始信号、前記終了信号、及び前記距離測定値ｄを受信するために用いられ、且つ前記周波数逓倍ユニットに接続され、前記基準信号を受信するために用いられ、且つ前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成して前記数値ｄ、Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイと、
   を含むことを特徴とする、請求項６に記載の速度測定システム。
8. 前記演算装置が、前記数値Ｆｂを既定値で置き換えるために用いられることを特徴とする、請求項７に記載の速度測定システム。
9. 前記演算装置が、コントロールユニット及びコンピュータ装置のうちのいずれかであることを特徴とする、請求項６に記載の速度測定システム。
10. 前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項６に記載の速度測定システム。

Images