JP2013024853A - 周波数カウンタ - Google Patents

Abstract

【課題】占用回路面積が小さく、高速で高精度の周波数カウンタの提供。
【解決手段】本発明の周波数カウンタは、基準信号及び被測定信号と同期したクロックマスクを利用して被測定信号のクロックサイクル数を取得し、このサイクル数に基づいて前記被測定信号の周波数値を取得することができ、同時に前記基準信号に基づいて生成した複数の位相シフト信号を利用して前記周波数値を修正し、位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な被測定信号の周波数値を取得することができ、且つ測定速度が速く、占用回路面積が小さいという利点がある。
【選択図】図２

Description

本発明は周波数カウンタに関し、特に、迅速且つ正確に周波数値を取得できる周波数カウンタに関する。

クロック信号の周波数は通常周波数カウンタを使用して測定され、一般的な方法は周波数カウンタ内にゲート時間を設定し、ゲート時間内のクロック信号サイクル数をカウントして、カウント値/ゲート時間を利用してクロック信号の周波数を取得する。

しかしながら、ゲート時間内のクロック信号のサイクル数は通常整数値とはならないため、このような方式は、例えば半サイクル数少なく、または多くカウントするなど、ゲート時間の開始と終了箇所でエラーを生じやすい。このため、一般に周波数測定を行うときは、ゲート時間をできるだけ長くしてより多くのサイクル数を処理できるようにすることで、エラーを小さくしているが、このような方式は試験時間が大幅に増加し、且つ分解能もゲート時間が短いために低下する。

本発明の目的は、周波数測定の速度と正確性を高めることにある。

本発明の別の目的は、占用回路面積が小さく、高速で高精度の周波数カウンタを提供することにある。

上述の目的及びその他目的を達するため、本発明の周波数カウンタは、ゲート信号に基づき被測定信号の周波数測定動作を有効化するために用いられ、信号入力端、基準信号生成モジュール、プログラマブルゲートアレイ、コントロールユニットを含み、前記信号入力端が、前記被測定信号の受信に用いられ、前記基準信号生成モジュールが、前記被測定信号より大きい周波数値Ｆｂを有する基準信号の出力に用いられ、前記プログラマブルゲートアレイが、ゲート周波数を受信して前記ゲート信号を生成し、前記信号入力端の被測定信号を受信して被測定信号クロックマスクを形成し、且つ前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Ｎｉをカウントすると共に、前記基準信号生成モジュールの基準信号を受信して基準信号クロックマスクを形成し、且つ前記基準信号クロックマスク内の前記基準信号のサイクル回数Ｎｂをカウントすると共に、さらに前記プログラマブルゲートアレイが、前記基準信号に基づいて同じ周波数を有し、且つ相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成し、そのうちＭ≧２であり、且つ前記プログラマブルゲートアレイが前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号にトリガ状態が発生した回数Ｎｄ１をカウントし、且つ前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に同一のトリガ状態が発生した回数Ｎｄ２をカウントし、前記数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられ、前記コントロールユニットが、前記プログラマブルゲートアレイと前記基準信号生成モジュールに接続され、前記数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を受信し、且つＦｉ＝｛Ｎｉ／［Ｎｂ＋(Ｎｄ／Ｍ)］｝×Ｆｂに基づいて演算を行い、前記被測定信号の周波数値Ｆｉを取得し、そのうち、Ｆｂ＞Ｆｉ、Ｎｄ＝(Ｎｄ１−Ｎｄ２)である。

そのうち、前記プログラマブルゲートアレイが、前記ゲート周波数及び前記信号入力端の被測定信号を受信して前記ゲート信号を生成するゲート判定モジュールと、前記信号入力端に接続されて前記被測定信号を受信し、且つ前記ゲート判定モジュールのゲート信号を受信して、イネーブルの前記ゲート信号に基づき、前記被測定信号に同期する第１トリガ状態の第１開始時間点を設定すると共に、ディスエーブルの前記ゲート信号に基づき、前記被測定信号に同期する前記第１トリガ状態の第１終了時間点を設定し、前記被測定信号クロックマスクを形成するクロックマスク生成モジュールと、前記信号入力端及び前記クロックマスク生成モジュールに接続され、前記被測定信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Ｆｉをカウントする被測定信号サイクル回数カウントモジュールと、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記第１開始時間点に基づき、前記基準信号に同期する第２トリガ状態の第２開始時間点を設定すると共に、前記第１終了時間点に基づき、前記基準信号に同期する前記第２トリガ状態の第２終了時間点を設定し、前記基準信号クロックマスクを形成する遅延モジュールと、前記基準信号生成モジュール及び前記遅延モジュールに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、前記基準信号クロックマスク内の前記基準信号のサイクル回数Ｆｂをカウントする基準信号サイクル回数カウントモジュールと、前記基準信号生成モジュールに接続され、前記基準信号を受信し、前記基準信号に基づき前記位相シフト信号を生成するデジタルクロックマネージャモジュールと、前記クロックマスク生成モジュール、前記遅延モジュール及び前記デジタルクロックマネージャモジュールに接続され、前記被測定信号クロックマスク、前記基準信号クロックマスク、及び前記位相シフト信号を受信し、且つ前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号に第３トリガ状態が発生する回数Ｎｄ１をカウントし、及び前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に第３トリガ状態が発生する回数Ｎｄ２をカウントするエラーカウントモジュールとを含むことができる。

本発明の一実施例において、前記遅延モジュールはさらに前記基準信号ＦＢに基づいて前記基準信号クロックマスクｍｋ＿ＦＢを既定の位相遅延する遅延クロックマスクｍｋ＿ｄｌｙを含み、前記コントロールユニットに前記遅延クロックマスクｍｋ＿ｄｌｙの終了後に演算を実行させる。そのうち、前記遅延モジュールがさらに、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号ＦＢ及び前記被測定信号クロックマスクｍｋ＿ＦＩを受信し、且つ前記基準信号クロックマスクｍｋ＿ＦＢを生成する第１遅延ユニットと、前記基準信号生成モジュール及び前記第１遅延ユニットに接続され、前記基準信号ＦＢ及び前記基準信号クロックマスクｍｋ＿ＦＢを受信し、且つ前記第２開始時間点に基づき、前記基準信号ＦＢに同期する前記第２トリガ状態の第３開始時間点を設定すると共に、前記第２終了時間点に基づき、前記基準信号ＦＢに同期する前記第２トリガ状態の第３終了時間点を設定し、そのうち前記第３開始時間点及び第３終了時間点間が前記遅延クロックマスクｍｋ＿ｄｌｙである、第２遅延ユニットを含むことができる。

本発明の一実施例において、前記基準信号生成モジュールは、ベースバンド信号を生成するベースバンド生成ユニットと、前記ベースバンド生成ユニットに接続され、前記ベースバンド信号周波数を前記基準信号に逓倍する周波数逓倍ユニットを含む。

本発明の一実施例において、前記コントロールユニットはさらに前記数値Ｆｂを既定値で置き換えることができる。

本発明の一実施例において、前記第１トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第２トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第３トリガ状態は、立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができる。

本発明の一実施例において、前記基準信号サイクル回数カウントモジュールは前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、且つ前記被測定信号クロックマスク内の前記基準信号のサイクル回数Ｆｂをカウントする。

本発明の一実施例において、前記プログラマブルゲートアレイは前記基準信号を前記ゲート周波数とする。

これにより、本発明の周波数カウンタは迅速且つ正確な多位相処理方式で測定エラーを排除し、且つ位相シフト信号の生成に伴い測定の精度を数倍高め、同期したトリガによって正確な制御の目的を達することができ、さらに回路占用面積を小さくする効果も達せられ、従来の周波数カウンタを使用する必要なく占用回路面積がより小さい周波数カウンタで周波数測定の目的を達することができる。

本発明の一実施例における周波数測定の運用タイミング図である。 本発明の一実施例における周波数カウンタのブロック図である。 本発明の一実施例におけるプログラマブルゲートアレイブロック図である。 本発明の一実施例における遅延モジュールブロック図である。

本発明の目的、特徴及び効果についての理解を深めるため、具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。

本発明は１つの周波数測定方法に基づく周波数カウンタを提供するものであり、後続の各種信号生成及びタイミング計算に必要な論理演算コンポーネントは当業者が各タイミング作動関係及びカウント規則を理解すれば容易に完成できるものである。

本発明に基づく実施例において提示する周波数測定方法は、周波数カウンタに必要なコンポーネントを簡単にすることができ、迅速且つ正確に周波数の測定を行うことができる。

本発明の周波数カウンタが使用する周波数測定方法において、その基準信号の周波数値は被測定信号の周波数値より大きい必要があり、即ち、使用者は測定したい周波数範囲に基づいて、適切な信号生成モジュールを選択し、周波数値が測定したい周波数範囲より大きい基準信号を生成することができる。

本発明の周波数カウンタが使用する周波数測定方法において、その具体的な実施例で述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の周波数測定システムの具体的な実施例における「接続」という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう「第１トリガ状態」、「第２トリガ状態」、及び「第３トリガ状態」とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第１トリガ状態、第２トリガ状態、第３トリガ状態の間は相互に排他的ではなく、即ち、第１トリガ状態、第２トリガ状態、第３トリガ状態はいずれも同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態である、或いはその他可能な組み合わせとすることができる。

図１に本発明の一実施例における周波数測定の運用タイミング図を示す。この実施例では８つ(Ｍ＝８)の位相シフト信号を例として示しているが、当業者であれば分かるように、２つ以上の位相シフト信号があれば測定エラーを排除して正確性を高めることが可能である。

本発明の実施例における周波数測定方法は、ゲート信号ｇａｔｅに基づいて被測定信号ＦＩに対する後続の測定動作を有効化する。被測定信号ＦＩの測定は、周波数の初歩的カウントとエラーの排除の２部分を含むことができる。

図１に示すように、ゲート信号ｇａｔｅの入力前に基準信号ＦＢを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８を生成し、各レベルの位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８間が固定の位相で隔てられる。このほか、基準信号ＦＢの提供は、ゲート信号ｇａｔｅの入力と同期してもよい。

ゲート信号ｇａｔｅの入力は、即ち測定動作の開始である。前記基準信号ＦＢは１つの基礎周波数として用いられ、それにより被測定信号の周波数が求められる。位相シフト信号は前記基準信号ＦＢから生成され、通常はプログラマブルゲートアレイ(ＦＰＧＡ)中のデジタルクロックマネージャモジュール(ＤＣＭ)を利用して位相シフト信号の生成を完了することができ、デジタルクロックマネージャモジュール内には少なくとも１つのデジタルクロックマネージャを含むことができる。本実施例について見ると、８つの位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８を有するため、例えば、２組のデジタルクロックマネージャを利用して達成することができ、そのうち一組のデジタルクロックマネージャが基準信号ＦＢを４つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、一組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの４つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、一組のデジタルクロックマネージャを使用する状況下でも基準信号ＦＢを２つまたは３つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが３６０度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がＭ個の場合、間隔位相は３６０／(Ｍ−１)となる。

被測定信号クロックマスクｍｋ＿ＦＩの生成は、ゲート信号ｇａｔｅ入力後、被測定信号ＦＩの第１トリガ状態において開始し、被測定信号ＦＩの別の第１トリガ状態において終止する。本実施例における第１トリガ状態は、立ち上がりエッジトリガ状態を例とし、即ち、被測定信号クロックマスクｍｋ＿ＦＩが被測定信号ＦＩに同期し、被測定信号ＦＩがゲート信号ｇａｔｅを有効化した後の第１の立ち上がりエッジトリガ状態下で同期的にトリガされて開始し、即ち、被測定信号クロックマスクｍｋ＿ＦＩは第１開始時間点ｔ１１においてトリガされる。被測定信号クロックマスクｍｋ＿ＦＩはハイレベル状態が維持され、ゲート信号ｇａｔｅ無効化後の前記被測定信号ＦＩに第１の立ち上がりエッジトリガ状態が発生したときに停止する。即ち、被測定信号クロックマスクｍｋ＿ＦＩは被測定信号ＦＩの別の第１トリガ状態において終止し、つまり第１終了時間点ｔ１２において終止する。

図１の実施例は、被測定信号クロックマスクｍｋ＿ＦＩが被測定信号ＦＩの第７の第１トリガ状態において終止しており、この場合６つの被測定信号ＦＩのサイクル数が経過し、被測定信号サイクル回数カウントモジュールは被測定信号ＦＩのサイクル回数Ｎｉ＝６を得ることができ、即ち、Ｎｉ＝(被測定信号ＦＩに第１トリガ状態が発生した回数)−１である。そのうち、被測定信号ＦＩのサイクル回数Ｎｉは少なくとも１、２以上を最良とし、即ち、通常は既定の測定可能周波数範囲に基づいて適切なゲート信号ｇａｔｅを選択する。例えば、既定の測定可能周波数範囲が最大１０Ｈｚであるとき、ゲート信号ｇａｔｅがカバーする時間区間は少なくとも０.２秒、最良は少なくとも０.３秒である。

続けて図１を参照する。実際の測定時、基準信号ＦＢが被測定信号ＦＩと同期するとは限らないため、基準信号ＦＢのサイクル回数Ｎｂの測定に経過した時間は実際上被測定信号クロックマスクｍｋ＿ＦＩの範囲と合致せず、これがフロントエンドエラー及びバックエンドエラーを引き起こす。

このため、本発明の実施例においては、前述の前記位相シフト信号を利用してフロントエンドエラー及びバックエンドエラーを排除する。フロントエンドエラー及びバックエンドエラーの時間区間を取得するため、基準信号クロックマスクｍｋ＿ＦＢが生成され、前記時間区間取得の基礎として用いられる。

基準信号クロックマスクｍｋ＿ＦＢは、被測定信号クロックマスクｍｋ＿ＦＩの遅延により生成され、基準信号クロックマスクｍｋ＿ＦＢ内には整数倍のサイクル回数Ｎｂが含まれる。被測定信号クロックマスクｍｋ＿ＦＩの有効化後(第１開始時間点ｔ１１)、基準信号クロックマスクｍｋ＿ＦＢが前記基準信号ＦＢの第２トリガ状態において開始し、前記基準信号ＦＢの別の第２トリガ状態において終止する。本実施例における第２トリガ状態は、立ち上がりエッジトリガ状態を例としており、即ち、基準信号クロックマスクｍｋ＿ＦＢが基準信号ＦＢと同期しており、基準信号ＦＢが第１開始時間点ｔ１１後の第１の立ち上がりエッジトリガ状態下で同期的にトリガされて開始する。即ち、基準信号クロックマスクｍｋ＿ＦＢが第２開始時間点ｔ２１においてトリガされる。基準信号クロックマスクｍｋ＿ＦＢはハイレベル状態が維持され、被測定信号クロックマスクｍｋ＿ＦＩの無効化後の前記基準信号ＦＢに第１の立ち上がりエッジトリガ状態が発生したときに停止する。即ち、基準信号クロックマスクｍｋ＿ＦＢは基準信号ＦＢの別の第２トリガ状態において終止し、つまり第２終了時間点ｔ２２において終止する。

被測定信号クロックマスクｍｋ＿ＦＩと基準信号クロックマスクｍｋ＿ＦＢ間のシフト区間がエラー生成区間であり、フロントのシフト区間がフロントエンドエラー、バックのシフト区間がバックエンドエラーである。同時に、これにより上微分信号ｄ＿ｕｐ及び下微分信号ｄ＿ｄｏｗｎを生成することができ、上微分信号ｄ＿ｕｐがイネーブルにされた時間区間内で前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８に第３トリガ状態(立ち上がりまたは立ち下がりエッジトリガ状態)が発生する回数Ｎｄ１がカウントされ、下微分信号ｄ＿ｄｏｗｎがイネーブルにされた時間区間内で前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８に第３トリガ状態(立ち上がりまたは立ち下がりエッジトリガ状態)が発生する回数Ｎｄ２がカウントされる。

前述の「前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８に第３トリガ状態が発生する」とは、フロントエンドエラーに立ち上がりエッジトリガ状態を前記第３トリガ状態とすることを選択したとき、バックエンドエラーに立ち上がりエッジトリガ状態を前記第３トリガ状態とすることを選択し、反対に、フロントエンドエラーに立ち下がりエッジトリガ状態を前記第３トリガ状態とすることを選択したとき、バックエンドエラーに立ち下がりエッジトリガ状態を前記第３トリガ状態とすることを選択することを指す。図１の例でいうと、立ち上がりエッジトリガ状態を前記第３トリガ状態と選択しているため、図１中のＮｄ１は「３」であり、Ｎｄ２は「５」である。

後続の計算において、Ｎｄ１の回数をＮｄ２の回数から減じ、実際に校正する必要があるサイクル数を取得し、フロントエンド及びバックエンドのエラーを排除する。

上述の各数値を取得した後、被測定信号ＦＩの周波数の計算を行うことができ、次の式(１)に基づいて取得される：
Ｆｉ＝｛Ｎｉ／［Ｎｂ＋(Ｎｄ／Ｍ)］｝×Ｆｂ (１)
そのうち、Ｎｄは校正値であり、Ｎｄ＝(Ｎｄ１−Ｎｄ２)、Ｍは前記位相シフト信号の個数であり、Ｍ≧２、即ち生成する前記位相シフト信号の個数は少なくとも２個とする。

続いて本発明の実施例が周波数測定の正確度のレベルを高めることについて説明する。被測定信号ＦＩの周波数は基本的に次の式(２)で決定される：
(Ｎｉ/Ｆｉ) ＝(Ｎｂ/Ｆｂ) (２)
そのうち、Ｆｉは被測定信号ＦＩの周波数値であり、Ｆｂは基準信号ＦＢの周波数値である。式(２)は次のように書くこともできる。

Ｆｉ≒(Ｎｉ/Ｎｂ)×Ｆｂ (３)
式(３)を満たす条件は基準信号ＦＢの周波数が被測定信号ＦＩの周波数より大きいことである。

しかしながら、前述から分かるように、フロントエンド及びバックエンドのエラー校正を行わない場合、式(３)で取得される被測定信号ＦＩの周波数が不正確になる。正確な計算法は、フロントエンドエラーを補ってバックエンドエラーを消去する必要があり、これにより被測定信号クロックマスクｍｋ＿ＦＩがイネーブル状態下で含む範囲に完全に合致させることができる。このため、校正値Ｎｄの演算結果から最後にいくつの数値を補うまたは消去するかを得ることができる。さらに、式(１)からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。本発明の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも８倍正確度を高める。

これに基づき、本発明の実施例の周波数校正方法の運用の流れは次のとおりである。

被測定信号ＦＩ、ゲート信号ｇａｔｅ、基準信号ＦＢ、基準信号ＦＢに基づく複数の位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８を提供する。

被測定信号クロックマスクｍｋ＿ＦＩの第１開始時間点ｔ１１を生成する。
a) 基準信号クロックマスクｍｋ＿ＦＢの第２開始時間点ｔ２１、上微分信号ｄ＿ｕｐ及び前記上微分信号ｄ＿ｕｐに基づく時間区間内の第３トリガ状態の回数Ｎｄ１を生成する。
b) 被測定信号クロックマスクｍｋ＿ＦＩの第１終了時間点ｔ１２及び前記被測定信号クロックマスクｍｋ＿ＦＩに基づく時間区間内の被測定信号ＦＩサイクル回数Ｎｉを生成する。
c) 基準信号クロックマスクｍｋ＿ＦＢの第２終了時間点ｔ２２、前記基準信号クロックマスクｍｋ＿ＦＢに基づく時間区間内の基準信号ＦＢサイクル回数Ｎｂ、下微分信号ｄ＿ｄｏｗｎ及び前記下微分信号ｄ＿ｄｏｗｎに基づく時間区間内の第３トリガ状態回数Ｎｄ２を生成する。
d) 式(１)の演算を実行してＦｉ値を取得する。

さらに、遅延クロックマスクｍｋ＿ｄｌｙを利用してプログラマブルゲートアレイ(ＦＰＧＡ)のカウントセッション終止時点を設定し、終止時点後に数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力して演算に供することができる。遅延クロックマスクｍｋ＿ｄｌｙは、前記基準信号ＦＢに基づいて前記基準信号クロックマスクｍｋ＿ＦＢを既定の位相遅延して得る。図１については、前記基準信号クロックマスクｍｋ＿ＦＢを１つの基準信号ＦＢのサイクル遅延して前記遅延クロックマスクｍｋ＿ｄｌｙを得る。

続いて図２の本発明の一実施例における周波数カウンタのブロック図を参照する。本発明の実施例における周波数カウンタは、信号入力端１００、ＦＢ生成モジュール３００(基準信号生成モジュール)、プログラマブルゲートアレイ２００、コントロールユニット４００を含む。

信号入力端１００は被測定信号ＦＩの受信に用いられる。ＦＢ生成モジュール３００は基準信号ＦＢの出力に用いられ、且つ前記基準信号ＦＢの周波数値Ｎｂは被測定信号ＦＩの可能な周波数値範囲より大きい。プログラマブルゲートアレイ２００はゲート周波数ＣＬＫの受信と、各パラメータの計算実行に用いられる(プログラマブルゲートアレイ２００が受信するゲート周波数ＣＬＫはその他実施方式において、基準信号ＦＢを受信するようにしてもよい)。コントロールユニット４００はプログラマブルゲートアレイ２００に接続され、前記数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２と、既知のＦｂ及びＭを受信し、且つ式(１)に基づいて演算を行い、被測定信号ＦＩの周波数値Ｆｉを取得する。

一実施例において、前記ＦＢ生成モジュール３００は、ベースバンド生成ユニット３０１と周波数逓倍ユニット３０３を含むことができる。ベースバンド生成ユニット３０１はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベースバンド生成ユニット３０１に接続された周波数逓倍ユニット３０３によりベースバンドを上げ、前記基準信号ＦＢとする。通常はベースバンドを周波数信号ＦＩの可能な周波数範囲より大きくなるまで上げる。つまり、異なる種類の周波数信号に対し異なる基準信号ＦＢの周波数値を対応させることができ、当然、基準信号ＦＢの周波数が高いほど適用できる範囲が広くなる。

続いて図３の本発明の一実施例におけるプログラマブルゲートアレイのブロック図を参照する。

ゲート判定モジュール２０４は、ゲート周波数ＣＬＫと信号入力端１００の被測定信号ＦＩを受信し、ゲート信号ｇａｔｅの生成に用いられる。ゲート判定モジュール２０４はさらに基準信号ＦＢを直接ゲート周波数ＣＬＫとすることで、ゲート信号ｇａｔｅを基準信号ＦＢと同期させることができる。そのうち、ゲート判定モジュール２０４は例えば以下の機能を含むことができる。１)周波数を分割し、例えば０.４ｓｅｃ、０.２ｓｅｃ、０.１ｓｅｃ等、各種のゲート信号を生成することができる。２)適切なゲート信号時間を判断した後、ゲート信号を出力し、その他必要とするモジュールでの使用に提供する。３)使用者がゲート信号時間を自ら選択するか、またはモジュールが自動的に判断する。

ｍｋ＿ＦＩ生成モジュール２０１(クロックマスク生成モジュール)は信号入力端１００及びゲート判定モジュール２０４に接続され、イネーブルのゲート信号ｇａｔｅに基づいて、被測定信号ＦＩの第１トリガ状態に同期する第１開始時間点ｔ１１を設定すると共に、ディスエーブルのゲート信号ｇａｔｅに基づいて、被測定信号ＦＩの前記第１トリガ状態に同期する第１終了時間点ｔ１２を設定し、被測定信号クロックマスクｍｋ＿ＦＩを形成するために用いられる。

ＦＩカウントモジュール２０３(被測定信号サイクル回数カウントモジュール)は信号入力端１００及びｍｋ＿ＦＩ生成モジュール２０１に接続され、前記被測定信号ＦＩ及び被測定信号クロックマスクｍｋ＿ＦＩを受信し、且つ被測定信号クロックマスクｍｋ＿ＦＩ内の被測定信号ＦＩのサイクル回数Ｆｉをカウントするために用いられる。

遅延モジュール２０５はＦＢ生成モジュール３００(基準信号生成モジュール)及びｍｋ＿ＦＩ生成モジュール２０１に接続され、基準信号ＦＢ及び被測定信号クロックマスクｍｋ＿ＦＩを受信し、且つ前記第１開始時間点ｔ１１に基づいて、基準信号ＦＢの第２トリガ状態に同期する第２開始時間点ｔ２１を設定すると共に、第１終了時間点ｔ１２に基づいて、基準信号ＦＢの前記第２トリガ状態に同期する第２終了時間点ｔ２２を設定するために用いられ、そのうちｔ２１からｔ２２までの時間区間が基準信号クロックマスクｍｋ＿ＦＢである。さらに、基準信号ＦＢに基づいて前記基準信号クロックマスクｍｋ＿ＦＢに既定の位相遅延を生じさせる遅延クロックマスクｍｋ＿ｄｌｙを含むことができ、コントロールユニット４００に遅延クロックマスクｍｋ＿ｄｌｙ終了後演算を実行させるために用いることができる。この遅延クロックマスクｍｋ＿ｄｌｙはプログラマブルゲートアレイ２００中で計算を行う各数値の生成完了をより一層確約する。

ＦＢカウントモジュール２０７(基準信号サイクル回数カウントモジュール)はＦＢ生成モジュール３００と遅延モジュール２０５に接続され、基準信号ＦＢ及び基準信号クロックマスクｍｋ＿ＦＢを受信し、且つ前記基準信号クロックマスクｍｋ＿ＦＢ内の基準信号ＦＢのサイクル回数Ｆｂのカウントに用いられる。そのうち、ＦＢカウントモジュール２０７はＦＢ生成モジュール３００及びｍｋ＿ＦＩ生成モジュール２０１に直接接続し、遅延モジュール２０５(図示しない)に接続せずに、基準信号ＦＢ及び被測定信号クロックマスクｍｋ＿ＦＩを受信し、且つ被測定信号クロックマスクｍｋ＿ＦＩ内の基準信号ＦＢのサイクル回数Ｆｂのカウントに用いることもできる。図１のタイミングの観点からみると、前述の２つのサイクル回数Ｆｂのカウント方式は意義が同時であり、そのカウントするサイクル回数Ｆｂはいずれも同じとなる。

ＤＣＭモジュール２１１(デジタルクロックマネージャモジュール)はＦＢ生成モジュール３００に接続され、基準信号ＦＢを受信し、且つ前記基準信号ＦＢに基づいて、同じ周波数を有し、相互間が固定の位相で隔てられたＭ個の位相シフト信号を生成する。そのうち、本実施例においては８つの位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８を例として示している。

エラーカウントモジュール２０９はｍｋ＿ＦＩ生成モジュール２０１、遅延モジュール２０５、ＤＣＭモジュール２１１に接続され、被測定信号クロックマスクｍｋ＿ＦＩ、基準信号クロックマスクｍｋ＿ＦＢ、及び前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８を受信し、且つ被測定信号クロックマスクｍｋ＿ＦＩの開始時間点ｔ１１から基準信号クロックマスクｍｋ＿ＦＢの開始時間点ｔ２１までの時間区間内(ｄ＿ｕｐ)で、前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８が第３トリガ状態を発生する回数Ｎｄ１をカウントすると共に、被測定信号クロックマスクｍｋ＿ＦＩの終了時間点ｔ１２から基準信号クロックマスクｍｋ＿ＦＢの終了時間点ｔ２２までの時間区間内(ｄ＿ｄｏｗｎ)で、前記位相シフト信号ＦＢ−ｐ１〜ＦＢ−ｐ８が第３トリガ状態を発生する回数Ｎｄ２をカウントするために用いられる。

続いて図４の本発明の一実施例における遅延モジュールのブロック図を参照する。遅延モジュール２０５はさらに、第１遅延ユニット２０５ａ及び第２遅延ユニット２０５ｂを含むことができる。第１遅延ユニット２０５ａはＦＢ生成モジュール３００及びｍｋ＿ＦＩ生成モジュール２０１に接続され、基準信号ＦＢ及び被測定信号クロックマスクｍｋ＿ＦＩを受信し、且つ基準信号クロックマスクｍｋ＿ＦＢを生成するために用いられる。第２遅延ユニット２０５ｂはＦＢ生成モジュール３００及び第１遅延ユニット２０５ａに接続され、基準信号ＦＢ及び基準信号クロックマスクｍｋ＿ＦＢを受信し、且つ前記第２開始時間点ｔ２１に基づき、前記基準信号ＦＢに同期する前記第２トリガ状態の第３開始時間点ｔ３１を設定すると共に、前記第２終了時間点ｔ２２に基づき、前記基準信号ＦＢに同期する前記第２トリガ状態の第３終了時間点ｔ３２を設定するために用いられ、そのうちｔ３１からｔ３２の時間区間が即ち前記遅延クロックマスクｍｋ＿ｄｌｙが存在する時間区間である。

さらに、エラーをより一層減らすため、生成された基準信号ＦＢに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成ユニット３０１及び周波数逓倍ユニット３０３が実際に生成する周波数が与えられた表示値(即ち、ベースバンド生成ユニット３０１及び周波数逓倍ユニット３０３の規格書中に記載された値)が異なるため発生するエラーは、分解能が基準信号ＦＢより高い周波数の高精密周波数カウンタを利用してあらかじめＦＢ生成モジュール３００が生成する基準信号ＦＢに対して測定を行い、且つこの測定値を既定値としてコントロールユニット４００に直接保存するか、或いはコントロールユニット４００と協同作業するユニット(例：メモリセル) 中に保存することができる。もう一つの方式は、信号生成装置を利用して正確な周波数信号を提供し、基準信号ＦＢの周波数値を逆に推定し、この周波数値を前記既定値としてコントロールユニット４００に直接保存するか、或いはコントロールユニット４００と協同作業するユニット(例：メモリセル)中に保存することができる。これにより、毎回の測定において、基準信号ＦＢの周波数値は前記既定値を使用し、ベースバンド生成ユニット３０１及び周波数逓倍ユニット３０３の規格上に表示されたパラメータを選択して使用する必要がなくなる。

本発明の実施例の周波数カウンタは内包する各論理素子を利用して達成され、且つ本発明の実施例で採用するカウント規則下で論理素子の配置の複雑さが低減されるため、大面積のプログラマブルゲートアレイチップを使用する必要がなく、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、コントロールユニット４００の演算機能もプログラマブルゲートアレイ２００内に組み入れる場合、必要な論理素子の数量が大幅に増加し、回路占用面積も増加する。その構造上の設計により、プログラマブルゲートアレイ２００が同じ演算処理を達するためには論理方式で演算処理する必要があり、その速度は速いが必要となる論理素子の数量が非常に多くなる。演算構造回路を内包する特殊なプログラマブルゲートアレイであれば論理素子の空間使用が少なくても高速の演算処理を達成することができるが、単価が高すぎる。

上述をまとめると、本発明の周波数カウンタは迅速且つ正確な多位相処理方式で周波数測定過程中の被測定信号ＦＩの測定で発生するエラーを排除し、且つ位相シフト信号の生成に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを８倍減少でき(８つの位相シフト信号に対応)、また同期したトリガに基づき正確な制御の目的を達し、かつ回路占用面積を小さくする効果も達せられる。

１００ 信号入力端
２００ プログラマブルゲートアレイ
２０１ ｍｋ＿ＦＩ生成モジュール(クロックマスク生成モジュール)
２０３ ＦＩカウントモジュール(被測定信号サイクル回数カウントモジュール)
２０４ ゲート判定モジュール
２０５ 遅延モジュール
２０５ａ 第１遅延ユニット
２０５ｂ 第２遅延ユニット
２０７ ＦＢカウントモジュール(基準信号サイクル回数カウントモジュール)
２０９ エラーカウントモジュール
２１１ ＤＣＭモジュール(デジタルクロックマネージャモジュール)
３００ ＦＢ生成モジュール(基準信号生成モジュール)
３０１ ベースバンド生成ユニット
３０３ 周波数逓倍ユニット
４００ コントロールユニット
ＣＬＫ ゲート周波数
ｄ＿ｕｐ 上微分信号
ｄ＿ｄｏｗｎ 下微分信号
ＦＢ 基準信号
Ｆｂ 基準信号的周波数値
ＦＩ 被測定信号
Ｆｉ 被測定信号の周波数値
ｇａｔｅ ゲート信号
ｍｋ＿ＦＩ 被測定信号クロックマスク
ｍｋ＿ＦＢ 基準信号クロックマスク
ｍｋ＿ｄｌｙ 遅延クロックマスク
Ｍ 位相シフト信号数
Ｍ＿ｐｈａｓｅ Ｍ個の位相シフト信号
Ｎｄ１ 上微分信号時間区間内の第３トリガ状態の回数
Ｎｄ２ 下微分信号時間区間内の第３トリガ状態の回数
Ｎｉ 被測定信号のサイクル回数
Ｎｂ 基準信号のサイクル回数
ｔ１１ 第１開始時間点
ｔ１２ 第１終了時間点
ｔ２１ 第２開始時間点
ｔ２２ 第２終了時間点
ｔ３１ 第３開始時間点
ｔ３２ 第３終了時間点
ＦＢ−ｐ１〜ＦＢ−ｐ８ 位相シフト信号

Claims (9)

1. イネーブルのゲート信号に基づき被測定信号の周波数を測定するために用いる周波数カウンタであって、信号入力端、基準信号生成モジュール、プログラマブルゲートアレイ、コントロールユニットを含み、
   前記信号入力端が、被測定信号の受信に用いられ、
   前記基準信号生成モジュールが、被測定信号より大きい周波数値Ｆｂを有する基準信号の出力に用いられ、
   前記プログラマブルゲートアレイが、ゲート周波数を受信して前記ゲート信号を生成し、前記信号入力端の被測定信号を受信して被測定信号クロックマスクを形成し、且つ前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Ｎｉをカウントすると共に、前記基準信号生成モジュールの基準信号を受信して基準信号クロックマスクを形成し、且つ前記基準信号クロックマスク内の前記基準信号のサイクル回数Ｎｂをカウントすると共に、さらに前記プログラマブルゲートアレイが、前記基準信号に基づいて同じ周波数を有し、且つ相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成し、そのうちＭ≧２であり、且つ前記プログラマブルゲートアレイが、前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号にトリガ状態が発生した回数Ｎｄ１をカウントし、且つ前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に同一のトリガ状態が発生した回数Ｎｄ２をカウントし、前記数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を出力するために用いられ、
   前記コントロールユニットが、前記プログラマブルゲートアレイと前記基準信号生成モジュールに接続され、前記数値Ｎｂ、Ｎｉ、Ｎｄ１、Ｎｄ２を受信し、且つＦｉ＝｛Ｎｉ／［Ｎｂ＋(Ｎｄ／Ｍ)］｝×Ｆｂに基づいて演算を行い、前記被測定信号の周波数値Ｆｉを取得し、そのうち、Ｆｂ＞Ｆｉ、Ｎｄ＝(Ｎｄ１−Ｎｄ２)である、ことを特徴とする、周波数カウンタ。
2. 前記プログラマブルゲートアレイが、
   前記ゲート周波数及び前記信号入力端の被測定信号を受信して前記ゲート信号を生成するゲート判定モジュールと、
   前記信号入力端に接続されて前記被測定信号を受信し、且つ前記ゲート判定モジュールのゲート信号を受信して、イネーブルの前記ゲート信号に基づき、前記被測定信号に同期する第１トリガ状態の第１開始時間点を設定すると共に、ディスエーブルの前記ゲート信号に基づき、前記被測定信号に同期する前記第１トリガ状態の第１終了時間点を設定し、前記被測定信号クロックマスクを形成するクロックマスク生成モジュールと、
   前記信号入力端及び前記クロックマスク生成モジュールに接続され、前記被測定信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記被測定信号のサイクル回数Ｆｉをカウントする被測定信号サイクル回数カウントモジュールと、
   前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記第１開始時間点に基づき、前記基準信号に同期する第２トリガ状態の第２開始時間点を設定すると共に、前記第１終了時間点に基づき、前記基準信号に同期する前記第２トリガ状態の第２終了時間点を設定し、前記基準信号クロックマスクを形成する遅延モジュールと、
   前記基準信号生成モジュール及び前記遅延モジュールに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、前記基準信号クロックマスク内の前記基準信号のサイクル回数Ｆｂをカウントする基準信号サイクル回数カウントモジュールと、
   前記基準信号生成モジュールに接続され、前記基準信号を受信し、前記基準信号に基づき前記位相シフト信号を生成するデジタルクロックマネージャモジュールと、
   前記クロックマスク生成モジュール、前記遅延モジュール及び前記デジタルクロックマネージャモジュールに接続され、前記被測定信号クロックマスク、前記基準信号クロックマスク、及び前記位相シフト信号を受信し、且つ前記被測定信号クロックマスクの開始時間点から前記基準信号クロックマスクの開始時間点までの時間区間内において前記位相シフト信号に第３トリガ状態が発生する回数Ｎｄ１をカウントし、及び前記被測定信号クロックマスクの終了時間点から前記基準信号クロックマスクの終了時間点までの時間区間内において前記位相シフト信号に第３トリガ状態が発生する回数Ｎｄ２をカウントするエラーカウントモジュールと、
   を含むことを特徴とする、請求項１に記載の周波数カウンタ。
3. 前記遅延モジュールがさらに、前記基準信号に基づいて前記基準信号クロックマスクを既定の位相遅延する遅延クロックマスクを含み、前記コントロールユニットに前記遅延クロックマスクの終了後に演算を実行させることを特徴とする、請求項２に記載の周波数カウンタ。
4. 前記遅延モジュールが、
   前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、且つ前記基準信号クロックマスクを生成する第１遅延ユニットと、
   前記基準信号生成モジュール及び前記第１遅延ユニットに接続され、前記基準信号及び前記基準信号クロックマスクを受信し、且つ前記第２開始時間点に基づき、前記基準信号に同期する前記第２トリガ状態の第３開始時間点を設定すると共に、前記第２終了時間点に基づき、前記基準信号に同期する前記第２トリガ状態の第３終了時間点を設定し、そのうち前記第３開始時間点及び第３終了時間点間が前記遅延クロックマスクである、第２遅延ユニットを含むことを特徴とする、請求項３に記載の周波数カウンタ。
5. 前記基準信号生成モジュールが、
   ベースバンド信号を生成するベースバンド生成ユニットと、
   前記ベースバンド生成ユニットに接続され、前記ベースバンド信号周波数を逓倍して前記基準信号とする周波数逓倍ユニットを含むことを特徴とする、請求項１に記載の周波数カウンタ。
6. 前記コントロールユニットがさらに前記数値Ｆｂを既定値で置き換えることを特徴とする、請求項１に記載の周波数カウンタ。
7. 前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第３トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項２に記載の周波数カウンタ。
8. 前記基準信号サイクル回数カウントモジュールが、前記基準信号生成モジュール及び前記クロックマスク生成モジュールに接続され、前記基準信号及び前記被測定信号クロックマスクを受信し、前記被測定信号クロックマスク内の前記基準信号的サイクル回数Ｆｂをカウントすることを特徴とする、請求項２に記載の周波数カウンタ。
9. 前記プログラマブルゲートアレイが、前記基準信号を前記ゲート周波数とすることを特徴とする、請求項１に記載の周波数カウンタ。

Images