JP2013024855A - 時間測定方法及びそのシステム - Google Patents

Abstract

【課題】時間測定過程の演算速度と測定の正確性を高め、回路占用面積を減少し、かつ消費電力を減少した時間測定方法及びそのシステムの提供。
【解決手段】本発明の時間測定方法及びそのシステムは、測定開始と測定終了時に生成される開始信号と終了信号を利用してクロックマスクを設定し、且つこのクロックマスク下の基準信号のサイクル数を取得して初期時間値を換算して得ると同時に、前記基準信号に基づいて生成された複数の位相シフト信号を利用して前述の初期時間値を修正し、かつ位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な時間測定値を取得することができ、且つ測定速度が速く、測定システムが占用する回路面積が小さいという利点がある。
【選択図】図２

Description

本発明は時間測定方法及びそのシステムに関し、特に、迅速且つ正確に時間値を取得することができる、時間測定方法及びそのシステムに関する。

時間測定は通常測定開始から測定終了までの間に、基本周波数信号のサイクル数をカウントし、この基本周波数信号の予め設定された周波数値に基づき時間値を取得するため、基本周波数信号のサイクル数取得の正確度が取得される時間値の正確度に影響する。

一般に前記基本周波数信号のサイクル数を取得する方法はカウント法を利用して行い、ゲート時間、すなわち開始信号と終了信号で設定したクロックマスクを設定し、かつゲート時間内の基本周波数信号についてサイクル数のカウントを行う。しかしながら、ゲート時間内の基本周波数信号のサイクル数は通常整数値とはならないため、このような方式は、例えば半サイクル数少なく、または多くカウントするなど、ゲート時間の開始と終了箇所でエラーを生じやすい。

このため、一般に時間測定を行うときは、ゲート時間をできるだけ長くして、測定回数を増加し、より多くのサイクル数を処理できるようにすることで、エラーを小さくしているが、このような方式は試験時間が大幅に増加し、測定時間を短くすると測定回数が少なくなり、分解能もゲート時間が短いために低下する。

本発明の目的は、時間測定の過程における演算速度と測定の正確性を高めることにある。

本発明の別の目的は、回路占用面積を減少すると共に、消費電力を減少することにある。

上述の目的及びその他目的を達するため、本発明の時間測定方法は、基準信号を提供する工程と、前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、時間測定を開始する開始信号に始まり、時間測定を終了する終了信号で終止するクロックマスクを設定する工程と、前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、前記クロックマスクの時間区間内において、前記第１トリガ状態に基づき、前記基準信号が発生するサイクル数Ｎｂをカウントする工程と、前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、次の式により時間測定値ｔを取得する工程とを含み、ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうちＦｂが前記基準信号の周波数であり、Ｍが前記位相シフト信号の個数であり、Ｍ≧２であることを特徴とする。

上述の目的及びその他目的を達するため、本発明の時間測定システムは、時間測定を開始する開始信号と時間測定を終了する終了信号の受信に用いられる信号入力端と、前記信号入力端に接続されて前記開始信号と前記終了信号を受信し、周波数値がＦｂの基準信号を生成するために用いられ、且つ前記基準信号に基づいて同じ周波数を有し、相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成し、前記開始信号において開始して、前記終了信号において終止するクロックマスクの生成に用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第１トリガ状態に基づき前記基準信号が発生するサイクル数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる時間測定器と、前記時間測定器に接続され、前記数値の受信に用いられると共に、次の式により演算を行って時間測定値ｔを取得する演算装置を含み、ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］、そのうち、Ｍ≧２であることを特徴とする。

一実施例において、前記時間測定器は、ベースバンド信号を生成するために用いるベースバンド生成モジュールと、前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、前記信号入力端に接続され、前記開始信号と前記終了信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信して、前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成し、かつ前記数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイを含む。

一実施例において、前記演算装置はコントロールユニット及びコンピュータ装置のうちのいずれかとすることができる。

一実施例において、前記第１トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができ、前記第２トリガ状態は立ち上がりエッジトリガ状態と立ち下がりエッジトリガ状態のうちのいずれかとすることができる。

一実施例において、生成される前記位相シフト信号の個数は４つまたは８つである。

一実施例において、前記基準信号の周波数Ｆｂは直接既定値で置き換えることができる。

これにより、本発明の時間測定方法及びそのシステムは、迅速且つ正確な多位相処理方式で時間測定時に発生するエラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高め、さらに回路占用面積を小さくし、消費電力を抑える効果も達せられる。

本発明の一実施例における時間測定方法の運用タイミング図である。 本発明の一実施例における時間測定方法の運用フロー図である。 本発明の一実施例における時間測定システムのブロック図である。

本発明の目的、特徴及び効果についての理解を深めるため、下記の具体的な実施例に基づき、添付の図面を組み合わせ、本発明について以下で詳細に説明する。

本発明の時間測定方法の具体的な実施例において述べる各工程は別途明記されている場合を除き、その他の工程は相互に入れ替えることができ、排列された説明順序に基づいて工程実行の前後順序を定めるものではない。このほか、本発明の時間測定システムの具体的な実施例における「接続」という語は、直接接続に限定されず、中間にほかのユニットが接続されていてもよい。さらに、ここでいう「第１トリガ状態」、「第２トリガ状態」とは、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかを含み、第１トリガ状態、第２トリガ状態の間は相互に排他的ではなく、即ち、第１トリガ状態と第２トリガ状態は同時に立ち上がりエッジトリガ状態である、または同時に立ち下がりエッジトリガ状態であってもよい。

本発明の実施例中では時間測定開始時にトリガされる開始信号と時間測定終了時にトリガされる終了信号に基づき時間測定値の測定過程を行い、且つ多位相処理法と既定の公式により正確な時間測定値を取得する。

図１に本発明の一実施例における時間測定システムの運用タイミング図を示す。この実施例では８つの位相シフト信号を例として示しているが、当業者であれば分かるように、２つ以上の位相シフト信号があれば時間測定エラーを排除して時間値の正確性を高めることが可能である。

本発明の実施例における時間測定方法は以下の工程を含む。

図１に示すように、時間測定の過程において、測定を開始する設定動作と測定を終了する設定動作はそれぞれ同期してトリガ信号、すなわち開始信号ＳＳと終了信号ＥＳを生成する。本発明の実施例における時間測定方法は、測定動作の開始前または同時に基準信号Ｆｂを提供し、前記基準信号に基づいて同じ周波数のマルチレベル位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を生成し、各レベルの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８間が固定の位相で隔てられる。

前記基準信号Ｆｂは基礎とする周波数として用いる。位相シフト信号は前記基準信号Ｆｂから生成され、通常はプログラマブルゲートアレイ(ＦＰＧＡ)中のデジタルクロックマネージャモジュール(ＤＣＭ)を利用して位相シフト信号の生成を完了することができる。本実施例について見ると、８つの位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を有するため、２組のデジタルクロックマネージャを利用して達成することができ、そのうち１組のデジタルクロックマネージャが基準信号Ｆｂを４つの位相シフト信号に分解する。しかしながら、当業者であれば分かるように、１組のデジタルクロックマネージャのみを使用しても、使用者はそのうちの４つの位相シフト分解の動作を選択的にシャットダウンすることができ、即ち、１組のデジタルクロックマネージャのみを使用する状況下でも基準信号Ｆｂを２つまたは３つの位相シフト信号に分解することができる。このため、使用者は必要に基づきデジタルクロックマネージャの運用を組み合わせて必要な位相シフト信号数を選択することができる。位相シフト信号間の間隔はデジタルクロックマネージャが３６０度の位相を各位相シフト信号に等分し、例えば位相シフト信号の数がＭ個の場合、間隔位相は３６０／(Ｍ−１)となる。

続いてクロックマスクｍｋを設定する。時間測定開始の前記開始信号ＳＳで始まり、時間測定終了の前記終了信号ＥＳで終止する。すなわち、クロックマスクｍｋはＳＳ信号及びＥＳ信号と同期してトリガすることができる。図１では、立ち上がりエッジトリガのＳＳ信号及びＥＳ信号を例として示しているが、当業者であれば分かるように、前記ＳＳ信号及びＥＳ信号は立ち下がりエッジトリガ状態で時間測定の開始時点と終了時点を表してもよい。

クロックマスクｍｋが開始値に設定されると、時間の測定動作が展開される。図１に示すように、基準信号Ｆｂはクロックマスクｍｋと同期されるとは限らないため、測定される基準信号Ｆｂのサイクル数Ｎｂ中、その経過した時間が実際上クロックマスクｍｋの範囲と合致せず、これがフロントエンドとバックエンドのエラーを生じる。

このため、本発明の実施例においては、前記位相シフト信号を利用して時間測定過程において引き起こされるフロントエンドエラー及びバックエンドエラーを排除する。以下は信号のタイミング経過に基づいてフロントエンドエラー及びバックエンドエラーを説明する。

フロントエンドエラーにおいては、クロックマスクｍｋの開始時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生する回数Ｎｄ１をカウントする。

バックエンドエラーにおいては、クロックマスクｍｋの終了時間点から基準信号Ｆｂに第１トリガ状態が発生するまでの時間区間内で、前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態（立ち上がりエッジまたは立ち下がりエッジトリガ状態）が発生する回数Ｎｄ２をカウントする。

前述の「前記位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８に第２トリガ状態が発生する」とは、フロントエンドエラー区間内に立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラー区間内に同様に立ち上がりエッジトリガ状態を前記第２トリガ状態とすることを選択し、反対に、フロントエンドエラー区間内に立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択したとき、バックエンドエラー区間内に立ち下がりエッジトリガ状態を前記第２トリガ状態とすることを選択することを指す。図１の例でいうと、立ち上がりエッジトリガ状態を前記第２トリガ状態と選択しているため、図１中のＮｄ１のカウント値は「３」であり、Ｎｄ２は「５」である。

図１から分かるように、時間測定過程で実際に経過した時間が「ｔ」であり、時間値ｔは式（１）に合致する。
ｔ＝ｔｂ＋ｔｄ１−ｔｄ２ （１）
このため、後続の計算において、Ｎｄ１の回数とＮｄ２の回数はフロントエンドエラー時間ｔｄ１及びバックエンドエラー時間ｔｄ２を取得するために用いられ、それによりフロントエンド及びバックエンドエラーを排除する。

Ｎｂは基準信号Ｆｂがクロックマスクｍｋの時間区間内で、第１トリガ状態に基づき測定されたサイクル数である。Ｆｂはまた基準信号Ｆｂの周波数値を表すためにも用いられる。Ｍは位相シフト信号の数である。そのうち、前述の「第１トリガ状態に基づく」とは、基準信号Ｆｂのサイクル数のカウント基礎がフロントエンドエラー時間区間（ｔｄ１）の終点の状態と一致しており、すなわち、図１に示す例でいうと、基準信号Ｆｂのサイクル数のカウント開始点は立ち上がりエッジトリガ箇所からカウントが開始され、立ち下がりエッジトリガ箇所から基準信号Ｆｂのサイクル数のカウントが開始されるのではない。逆に、ｔｄ１の時間区間が、クロックマスクｍｋの開始時間点から基準信号Ｆｂに立ち下がりエッジトリガ状態(第１トリガ状態)が発生するまでの時間区間に変わったとき、フロントエンドエラー時間区間(ｔｄ１)の終点の状態は立ち下がりエッジトリガ状態になり、基準信号Ｆｂのサイクル数のカウント開始点は立ち下がりエッジトリガ箇所からカウントの基礎とするように変える必要がある。

このため、時間と周波数及び回数の関係式を知ることができ、クロックマスク時間ｔｂは次の式（２）により取得することができる。
ｔｂ＝（Ｎｂ／Ｆｂ） （２）

フロントエンドエラー時間ｔｄ１は次の式（３）により取得することができる。
ｔｄ１＝［Ｎｄ１／（Ｆｂ／Ｍ）］ （３）

バックエンドエラー時間ｔｄ２は次の式（４）により取得することができる。
ｔｄ２＝［Ｎｄ２／（Ｆｂ／Ｍ）］ （４）

ここで式（１）に基づき、実際の経過時間値ｔは次の式（５）により取得することができる。
ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］ （５）
そのうち、Ｍは前記位相シフト信号の個数であり、Ｍ≧２、即ち生成する前記位相シフト信号の個数は少なくとも２つとする。

さらに、式（５）からは位相シフト信号の数が多いほど、向上できる正確度の倍数が高くなることも分かる。つまり、本発明の図１の実施例における方法はフロントエンドエラー及びバックエンドエラーの校正を行わない方法と比べ少なくとも８倍正確度を高める。位相シフト信号の数が多いほど時間間隔がより小さいことに相当し、より小さなエラーを排除することができる。

続いて図２に本発明の一実施例における時間測定方法の運用フロー図を示す。同時に図１を参照する。基準信号Ｆｂとその位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８が予め提供されることを除き（クロックマスクと同期して開始してもよい）、測定の開始は開始信号ＳＳによって決まる。信号のタイミング経過に基づく、その工程順序を次に述べる。（Ｓ１０１）基準信号Ｆｂ、複数の位相シフト信号Ｆｂ−ｐ１〜Ｆｂ−ｐ８を提供する。（Ｓ１０２）続いてＳＳに基づいてクロックマスクｍｋをの開始点を設定する。次に（Ｓ１０３）フロントエンドエラーカウント値Ｎｄ１を取得する。続いて（Ｓ１０４）ＥＳ信号に基づいてクロックマスクｍｋの終了点を設定し、クロックマスクｍｋを閉じてサイクル数カウント値Ｎｂを取得する。さらに（Ｓ１０５）バックエンドエラーカウント値Ｎｄ２を取得する。続いて（Ｓ１０６）式（５）の結果演算を行い、時間測定値ｔを取得する。

続いて図３に本発明の一実施例における時間測定システムのブロック図を示す。前記時間測定システム１００は、信号入力端１１０、時間測定器１２０、演算装置１３０を含む。

信号入力端１１０は時間測定を開始する開始信号ＳＳ及び時間測定を終了する終了信号ＥＳを受信するために用いられる。

時間測定器１２０は信号入力端１１０に接続され、前記開始信号ＳＳと前記終了信号ＥＳを受信し、時間測定器１２０は、前述の基準信号Ｆｂ、相互間が固定相位で隔てられたＭ個の位相シフト信号、前記開始信号ＳＳで始まり前記終了信号ＥＳで終止するクロックマスクｍｋ、前記位相シフト信号にフロントエンドエラー区間内で第２トリガ状態が発生する回数Ｎｄ１、前記クロックマスクｍｋ内で前記基準信号Ｆｂに第１トリガ状態が発生する回数Ｎｂ、前記位相シフト信号にバックエンドエラー区間内で第２トリガ状態が発生する回数Ｎｄ２の信号または数値を生成し、且つ前記数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる。

一実施例において、前記時間測定器１２０は、ベースバンド生成モジュール１２１、周波数逓倍ユニット１２３、プログラマブルゲートアレイ１２５を含むことができる。ベースバンド生成モジュール１２１はベースバンド信号の生成に用いられる。通常はコストを抑えるため水晶発振子を利用して比較的低いベースバンドを生成し、前記ベースバンド生成モジュール１２１に接続された周波数逓倍ユニット１２３によりベースバンドを上げ、前記基準信号Ｆｂとする。

プログラマブルゲートアレイ１２５は、位相シフト生成回路として用いるデジタルクロックマネージャ、上微分または下微分（立ち上がりエッジトリガまたは立ち下がりエッジトリガ）を行い、Ｎｄ１とＮｄ２をカウントするために用いる微分回路、クロックマスクｍｋを生成し、基準信号Ｆｂに対してカウントを行うために用いるマスク回路等を含むことができ、これにより、前記プログラマブルゲートアレイ１２５は前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成し、これらのカウント数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いることができる。

プログラマブルゲートアレイは周知のデバイスであり、本発明の実施例の時間測定システムはその内部に含まれる各論理素子を利用して本発明の目的を達成しており、且つ本発明の実施例中で使用する方法下では比較的少ない論理素子を使用することができ、大面積のプログラマブルゲートアレイチップが不要なため、回路が占用する面積を減少し、製品サイズを縮小することができる。例えば、演算装置の演算機能もプログラマブルゲートアレイ内に組み込む場合、必要な論理素子の数量が大幅に増加して、回路占用面積が増加してしまい、構造上の設計によって、プログラマブルゲートアレイで同じ演算の処理を達成しようとすると論理方式で処理する必要があり、速度は速いが論理素子のニーズが膨大になり、内部に演算構造回路を含む特殊プログラマブルゲートアレイもあるが、少ない論理素子空間で高速演算処理を行うことはできても、コストが高すぎてしまう。

演算装置１３０は前記時間測定器１２０に接続され、前記数値を受信し、且つ前述の式（５）に基づいて演算を行い、時間測定値ｔを取得するために用いられる。そのうち、前記演算装置１３０は、コントロールユニット（ＭＣＵ）またはコンピュータ装置とすることができる。コントロールユニットとする場合、前記コントロールユニットは通常時間測定器１２０と同一の回路板上に設置され、時間測定システム１００全体が１つのモジュール上に統合される。しかしながら、前記演算装置１３０は外部のコンピュータ装置とすることもでき、測定モジュールは各データ値を提供するのみで、あらゆる計算は前記コンピュータ装置が処理してもよい。

さらに、エラーをより一層減らすため、生成された基準信号Ｆｂに対してあらかじめ高精度の測定を行ってもよく、即ち、ベースバンド生成モジュール及び周波数逓倍ユニットが実際に生成する周波数が与えられた表示値（すなわち、ベースバンド生成モジュールと周波数逓倍ユニットの規格書に記載された値）と異なるため発生するエラーを回避するため、分解能が基準信号Ｆｂより高い周波数の高精密周波数カウンタを利用してあらかじめモジュールが生成する基準信号Ｆｂに対して測定を行い、且つこの測定値を既定値として演算装置１３０に直接保存することができる。これにより、毎回の測定において、基準信号Ｆｂの周波数値は前記既定値を使用し、ベースバンド生成モジュール及び周波数逓倍ユニットの規格上に表示されたパラメータを選択して使用する必要がなくなる。

上述をまとめると、本発明の時間測定方法及びそのシステムは迅速且つ正確な多位相処理方式で時間測定のエラーを排除し、且つ位相シフト信号の生成数に伴い測定の精度を数倍高めることができ、本発明の実施例によればエラーを８倍減少できる（８つの位相シフト信号に対応）。これにより高精度の時間測定を達成でき、かつ回路占用面積を小さくする効果も達せられる。

１００ 時間測定システム
１１０ 信号入力端
１２０ 時間測定器
１２１ ベースバンド生成モジュール
１２３ 周波数逓倍ユニット
１２５ プログラマブルゲートアレイ
１３０ 演算装置
Ｆｂ 基準信号及びその周波数
ｍｋ クロックマスク
Ｎｂ 基準信号のサイクル数
Ｎｄ１ 第２トリガ状態の回数
Ｎｄ２ 第２トリガ状態の回数
Ｆｂ−ｐ１〜８ 位相シフト信号
ＳＳ 開始信号
ＥＳ 終了信号
Ｓ１０１〜１０６ 工程
ｔ 実際に経過した時間
ｔｂ クロックマスク時間
ｔｄ１ フロントエンドエラー時間
ｔｄ２ バックエンドエラー時間

Claims (10)

1. 時間測定方法であって、
   基準信号を提供する工程と、
   前記基準信号に基づき同じ周波数を有し、相互間が固定位相によって隔てられた複数の位相シフト信号を生成する工程と、
   時間測定を開始する開始信号に始まり、時間測定を終了する終了信号で終止するクロックマスクを設定する工程と、
   前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントする工程と、
   前記クロックマスクの時間区間内において、前記第１トリガ状態に基づき、前記基準信号が発生したサイクル数Ｎｂをカウントする工程と、
   前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において、前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントする工程と、
   次の式により時間測定値ｔを取得する工程とを含み、
   ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］
   そのうち、Ｆｂが前記基準信号の周波数であり、Ｍが前記位相シフト信号の数であり、Ｍ≧２である、
   ことを特徴とする、時間測定方法。
2. 前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項１に記載の時間測定方法。
3. 生成される前記位相シフト信号の個数が４つまたは８つであることを特徴とする、請求項１に記載の時間測定方法。
4. 前記基準信号の周波数Ｆｂを既定値で置き換える工程を含むことを特徴とする、請求項１に記載の時間測定方法。
5. 前記固定相位の値が３６０／（Ｍ−１）であることを特徴とする、請求項１に記載の時間測定方法。
6. 時間測定システムであって、
   時間測定を開始する開始信号及び時間測定を終了する終了信号を受信するために用いられる信号入力端と、
   前記信号入力端に接続され、前記開始信号、前記終了信号を受信し、且つ周波数値がＦｂの基準信号を生成するために用いられ、且つ前記基準信号に基づき、同じ周波数を有し、且つ相互間が固定位相によって隔てられたＭ個の位相シフト信号を生成するために用いられ、且つ前記開始信号に始まり、終了信号で終止するクロックマスクを生成するために用いられ、且つ前記クロックマスクの開始時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ１をカウントするために用いられ、且つ前記クロックマスクの時間区間内において前記第１トリガ状態に基づき前記基準信号が発生したサイクル数Ｎｂをカウントするために用いられ、且つ前記クロックマスクの終了時間点から前記基準信号に第１トリガ状態が発生するまでの時間区間内において前記位相シフト信号に第２トリガ状態が発生した回数Ｎｄ２をカウントするために用いられ、且つ前記数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられる時間測定器と、
   前記時間測定器に接続され、前記数値を受信し、且つ次の式に基づいて演算を行い、時間測定値ｔを取得するために用いられる演算装置を含み、
   ｔ＝（Ｎｂ／Ｆｂ）＋［Ｎｄ１／（Ｆｂ／Ｍ）］−［Ｎｄ２／（Ｆｂ／Ｍ）］
   そのうち、Ｍ≧２であることを特徴とする、時間測定システム。
7. 前記時間測定器が、
   ベースバンド信号の生成に用いられるベースバンド生成モジュールと、
   前記ベースバンド生成モジュールに接続され、前記ベースバンド信号を逓倍して前記基準信号にする周波数逓倍ユニットと、
   前記信号入力端に接続され、前記開始信号と前記終了信号を受信し、前記周波数逓倍ユニットに接続され、前記基準信号を受信して、前記数値Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を生成し、かつ前記数値Ｆｂ、Ｍ、Ｎｂ、Ｎｄ１、Ｎｄ２を出力するために用いられるプログラマブルゲートアレイと、
   を含むことを特徴とする、請求項６に記載の時間測定システム。
8. 前記演算装置が、前記数値Ｆｂを既定値で置き換えるために用いられることを特徴とする、請求項７に記載の時間測定システム。
9. 前記演算装置が、コントロールユニット及びコンピュータ装置のうちのいずれかであることを特徴とする、請求項６に記載の時間測定システム。
10. 前記第１トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであり、前記第２トリガ状態が、立ち上がりエッジトリガ状態及び立ち下がりエッジトリガ状態のうちのいずれかであることを特徴とする、請求項６に記載の時間測定システム。

Images