JP2009249166A - パルス信号生成装置、搬送装置、画像形成装置及びパルス生成方法 - Google Patents

Abstract

【課題】エンコーダ信号にパルス周期異常が発生した場合でも、パルス出力信号の切り換え時の位相ずれに起因するパルス信号の周期の乱れを効果的に小さく抑えることができるパルス信号生成装置、搬送装置、画像形成装置及びパルス信号生成方法を提供する。
【解決手段】複数のエンコーダをそれぞれ出力元とする出力信号ＤＰ１、ＤＰ２のうちセンサ選択信号ＳＳに基づいて選択された一方の出力信号が第１及び第２遅延回路８２，８３のうち対応する遅延回路により遅延されることで印字基準信号ＰＴＳが生成される。第１及び第２位相差計測部８４，８５のうち印字基準信号ＰＴＳの生成に出力信号が使用されている側の位相差計測部では位相差計測が中止され、印字基準信号ＰＴＳの生成に出力信号が使用されていない側の位相差計測部では位相差計測が行われる。遅延回路における遅延時間は、切り換え時における最新の位相差に基づき決められるようになっている。
【選択図】図１３

Description

本発明は、エンコーダの出力パルスの周期異常を検出して周期の修復されたパルスを生成するパルス信号生成装置、搬送装置、画像形成装置及びパルス信号生成方法に関する。

従来、プリンタ等の画像形成装置においては、搬送方向に搬送される用紙（ターゲット）に対し記録ヘッドが印刷を施す構成となっている。この場合、用紙搬送位置に応じた適切なタイミングでインク滴を吐出する必要があるため、用紙搬送速度に同期してエンコーダから出力される出力信号（パルス信号）を基に用紙の搬送速度に同期して印字基準信号を生成し、印字基準信号に基づき吐出タイミングの制御を行っている。

例えば特許文献１には、用紙搬送手段として搬送ベルトを用いたプリンタ（画像形成装置）が開示されている。搬送ベルト上にはその速度及び位置を検出するためのマークが設けられており、エンコーダでマークを読み取り、そのエンコーダ信号に基づいてインク吐出を行い、用紙上に文字や画像を印刷するようになっている。

特許文献１のように搬送ベルトによる用紙の搬送手段を用いたプリンタでは、ベルト移動量と記録用紙移動量とが同じであると仮定し、ベルト移動量から記録紙移動量を検出して所望ピッチ毎にインク滴吐出を行っている。インク滴吐出は、印字ピッチと同間隔のパルスを有するエンコーダ信号に同期して行われるため、搬送手段に速度変動がある場合でも、着弾位置ズレを制御することができる高画質印刷が可能となる。しかし、特許文献１の方式では、エンコーダ信号が等ピッチで連続的に出力される必要があり、以下の課題があった。

記録用紙の搬送手段（搬送ベルト）の周長が印字ピッチの整数倍になっていない場合、リニアエンコーダの出力信号に不連続部分が発生し、画像劣化が発生する。また、搬送ベルトに配設されたリニアエンコーダにインクミストや紙粉が付着したり、リニアエンコーダが傷付いたりした場合は、エンコーダ信号にパルスの欠落が発生し、この場合も画像劣化をもたらす。

この種の問題を解決する装置が、例えば特許文献２及び特許文献３に開示されている。
特許文献２には、ホームセンサ位置で２つのセンサを切り換えて使用する装置が開示されている。センサ切り換え時の信号位相差はプレ駆動により検出しておくようになっていた。

特許文献３には、マークを検出する２個のセンサを検出対象位置が異なる位置となるように設け、一方のセンサの出力信号に基づき搬送ベルトの継ぎ目などのマークの不連続部分や、ゴミや傷等によるパルスの欠落が検出されたときには、ベルト搬送速度を一定に制御するためのモータ制御に使用する出力信号を他方のセンサのものに切り換える構成が開示されている。また、センサの切換え時の信号の位相差を抑えるために、計測した周期を分割したり、同一クロックを用いたりして、補間処理部が高分解能信号を生成して信号合わせ誤差（位相差）を小さくする構成が採用されていた。また、特許文献２、３には、センサ信号（エンコーダ信号）の周期をベースクロックでカウントし、センサ信号のパルス周期が一定の閾値以上となった場合に、マークの不連続部分（エンコーダ信号のパルスの欠落）であると判定する方法が開示されている。
特開平１１−２４５３８３号公報 特開２００５−９１９４３号公報 特開２００５−３５０１９５号公報（例えば明細書段落［００４１］〜［００５３］等、図６〜図１１等）

しかしながら、特許文献２の技術によれば、予め継ぎ目として設定された場所にのみ有効であり、ホームセンサによる継ぎ目位置検出が必要となる。また、突発的な抜けに対応できないという問題があった。

また、特許文献３の装置によれば、周期分割による位相合わせのため、少なからず位相差が発生する。また、パルス抜け検出が遅れる問題もある。このため、抜け発生部ではパルス周期が大きくなり、補間パルスから次の正常パルス出力までの周期が小さくなってしまう。これを防止するために閾値を狭くすると、速度変動により正常パルス発生時刻が遅れただけでもパルス抜けとして誤検出する恐れがあった。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、エンコーダ信号にパルス周期異常が発生した場合でも、パルス出力信号の切り換え時の位相ずれに起因するパルス信号の周期の乱れを効果的に小さく抑えることができるパルス信号生成装置、搬送装置、画像形成装置及びパルス信号生成方法を提供することにある。

本発明は、複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号のうち切り換えられた一のパルス出力信号に基づきパルス信号を生成するパルス信号生成装置であって、検出対象の速度に応じたパルス周期をもつエンコーダ信号をそれぞれ出力する前記複数のエンコーダと、前記複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号ごとにパルス信号との相対ディレイ量を管理するディレイ量管理手段と、前記複数のエンコーダ信号のパルス異常を個別に検出する検出手段と、前記複数のパルス出力信号のうちパルス異常が検出されていない一つのパルス出力信号に切り換える切換手段と、前記切換手段により切り換えられた一つのパルス出力信号を対応する前記相対ディレイ量だけ遅延させてパルス信号を生成するパルス生成手段とを備えたことを要旨とする。

この発明によれば、複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号ごとにパルス信号との相対ディレイ量がディレイ量管理手段により管理される。複数のエンコーダ信号のパルス異常が検出手段により個別に検出される。切換手段は、複数のパルス出力信号のうちパルス異常が検出されていない一つのパルス出力信号に切り換える。そして、パルス生成手段により、切換手段により切り換えられた一つのパルス出力信号を対応する相対ディレイ量だけ遅延させてパルス信号が生成される。従って、エンコーダ信号にパルス周期異常が発生した場合でも、パルス出力信号の切り換え時の位相ずれに起因するパルス信号の周期の乱れを効果的に小さく抑えることができる。

また、本発明のパルス信号生成装置では、前記エンコーダ信号を基にパルス周期が制限範囲内に収まるように調整して前記パルス出力信号を生成する出力信号生成手段を備えていることが好ましい。

この発明によれば、出力信号生成手段により、エンコーダ信号を基にすべてのパルス周期が制限範囲内になるように異常周期パルスを調整してパルス出力信号が生成される。すなわち、エンコーダ信号を基に周期異常が発生した場合、パルス周期が制限範囲内に収まるように調整し、正常周期の場合にエンコーダ信号をそのまま使用してパルス出力信号を生成する。よって、パルス信号のパルス周期を適正な範囲に収めることができる。

本発明のパルス信号生成装置では、前記検出手段は、前記パルス異常として周期が正常周期の上限を超える周期上限異常を少なくとも検出する構成であり、前記出力信号生成手段は、前記検出手段の周期上限異常検出に基づき前記切換手段がパルス出力信号を切り換えた際に当該切り換えた後のパルス出力信号のパルスと切り換え前のパルス出力信号のパルスとの間のパルス周期が前記制限範囲内に収まりうる所定遅延時間だけ、前記エンコーダ信号のうち前記制限範囲内にパルス周期が収まる正常周期のエンコーダパルスを遅延させることにより当該正常周期のエンコーダパルスに基づく前記パルス出力信号を生成することが好ましい。

この構成によれば、出力信号生成手段は、エンコーダ信号のうち正常周期のエンコーダパルスに基づきパルス出力信号を生成する場合、この正常周期のエンコーダパルスを所定遅延時間だけ遅延させることでパルス出力信号を生成する。この所定遅延時間は、検出手段の周期上限異常検出に基づき切換手段がパルス出力信号を切り換えた際に当該切り換えた後のパルス出力信号のパルスと切り換え前のパルス出力信号のパルスとの間のパルス周期が制限範囲内に収まりうる値に設定されている。この結果、検出手段の周期上限異常検出に基づき切換手段がパルス出力信号を切り換えた際に当該切り換えた後のパルス出力信号のパルスと切り換え前のパルス出力信号のパルスとの間のパルス周期を制限範囲内に収めることが可能となる。

本発明のパルス信号生成装置では、前記パルス信号のパルス周期を計測するとともに複数回分の周期計測結果に基づいて妥当周期を求める妥当周期取得手段をさらに備え、前記パルス生成手段は、前記検出手段により前記複数のエンコーダの全てに周期異常が検出された場合は、前記パルス信号の一つ前のパルスに前記妥当周期と同周期のパルスを繋げるようにパルス信号を生成することが好ましい。

この発明によれば、パルス信号のパルス周期を計測する周期計測手段による複数回分の計測結果に基づいて妥当周期取得手段が妥当周期を求める。パルス生成手段は、検出手段により複数のエンコーダの全てに周期異常が検出された場合、パルス信号の一つ前のパルスに妥当周期と同周期のパルスを繋げてパルス信号を生成する。よって、複数のエンコーダの全てに周期異常が検出された場合でも、パルス信号のパルスを適正なパルス周期で生成することができる。

さらに本発明のパルス信号生成装置では、前記ディレイ量管理手段は、前記パルス出力信号ごとに位相差を計測する位相差計測手段を備え、前記相対ディレイ量は前記位相差に応じた調整時間であることが好ましい。

この発明によれば、位相差計測手段によりパルス出力信号ごとに位相差が計測される。パルス生成手段は、位相差に応じた調整時間だけ遅延させることでパルス信号が生成される。よって、パルス出力信号の切り換え時におけるパルス信号の位相ずれを効果的に防止できる。

本発明のパルス信号生成装置では、前記切換手段により切り換えられた一のパルス出力信号と対応する前記位相差計測手段は、位相差の計測を中止して切り換え時の位相差を保持し、他のパルス出力信号と対応する前記位相差計測手段は位相差の計測を行うように構成され、前記パルス生成手段は、切り換えられたパルス出力信号を前記保持された位相差に応じた調整時間だけ遅延させることが好ましい。

この発明によれば、切換手段により切り換えられた一のパルス出力信号と対応する位相差計測手段は、位相差の計測を中止して切り換え時の位相差を保持する。一方、他のパルス出力信号と対応する位相差計測手段は位相差の計測を行う。パルス生成手段は、切り換えられたパルス出力信号を保持された位相差に応じた調整時間だけ遅延させてパルス信号を生成する。よって、パルス出力信号を遅延させてもパルス出力信号のパルス周期を保持できるうえ、次の切り換え時には切り換え先のパルス出力信号を適切な調整時間で遅延させて切り換え前後のパルス出力信号の位相ずれに起因するパルス信号の周期異常を効果的に抑えることができる。

本発明は、搬送装置であって、上記発明のパルス信号生成装置と、前記検出対象としての搬送手段とを備えた搬送装置であって、前記パルス信号生成装置を構成する前記エンコーダが前記搬送手段の搬送速度に応じたパルス周期のエンコーダ信号を出力するものであることを要旨とする。

この発明によれば、搬送手段の搬送速度に応じた周期をもつパルス信号を周期異常がほとんどない状態で生成しうる搬送装置を提供できる。
本発明は、画像形成装置であって、上記発明の搬送装置と、前記搬送手段により搬送されるターゲットに画像を形成すべく記録を施す記録手段と、前記パルス生成手段により生成されたパルス信号に基づいて前記記録手段の記録タイミングを制御する制御手段とを備えたことを要旨とする。

この発明によれば、制御手段がパルス信号に基づいて記録手段の記録タイミングが制御するので、ターゲットに良好な画質の画像を記録できる。
本発明は、複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号のうち切り換えられた一つのパルス出力信号に基づきパルス信号を生成するパルス信号生成方法であって、前記複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号ごとにパルス信号との相対ディレイ量を管理するディレイ量管理ステップと、複数のエンコーダ信号のパルス異常を個別に検出する検出ステップと、前記複数のパルス出力信号のうちパルス異常が検出されていない一のパルス出力信号に切り換える切換ステップと、前記切換ステップで切り換えられた一のパルス出力信号を対応する前記相対ディレイ量だけ遅延させてパルス信号を生成するパルス生成ステップとを備えたことを要旨とする。この発明によれば、上記パルス信号生成装置の発明と同様の効果が得られる。

以下、本発明を具体化した第一実施形態を図１〜図１４に従って説明する。
図１は、インクジェット式記録装置の模式側面図を示し、図２は、その模式平面図を示す。なお、図２においては記録ヘッド等を省略している。

図１及び図２に示すように、画像形成装置としてのインクジェット式記録装置（以下、単にプリンタ１１という）は、記録紙Ｓを搬送するための搬送装置としてベルト搬送装置１２を備える。ベルト搬送装置１２は、用紙搬送方向下流側（図１、図２では左側）に設けられた駆動ローラ１３と、用紙搬送方向上流側に設けられた従動ローラ１４と、駆動ローラ１３と従動ローラ１４間の略中間位置かつやや下側（図２参照）に配置されたテンションローラ１５と、各ローラ１３〜１５に渡って巻き掛けられた無端状の搬送ベルト１６とを有している。

図２に示すように、駆動ローラ１３には電動モータ１７の出力軸が直接又は減速機構（図示省略）を介して動力伝達可能に連結されている。電動モータ１７が正転駆動されると、駆動ローラ１３が回転駆動し、搬送ベルト１６が記録紙Ｓを上流側から下流側へ搬送可能な方向へ回転する。

ベルト搬送装置１２の上流側には給紙部１８が設けられ、給紙部１８に積載された記録紙Ｓは給紙ローラ１９により一枚ずつ給送される。給紙部１８とベルト搬送装置１２との間には、ゲートローラ２０が設けられ、記録紙Ｓはゲートローラ２０の回転により搬送ベルト１６上へ給送される。なお、ゲートローラ２０は、記録紙Ｓをローラ面に突き当てることで記録紙Ｓのスキューを補正し、またゲートローラ２０の駆動開始タイミングを図ることで、記録紙Ｓを搬送ベルト１６上の目標位置に載せるようにタイミングを合わせて記録紙Ｓを送り出す。

従動ローラ１４の下側には、帯電ローラ２１がバネ２２により従動ローラ１４側へ付勢されて搬送ベルト１６に接触して転動可能な状態に配置されている。帯電ローラ２１は電源２３に接続されて搬送ベルト１６を帯電させることが可能であり、搬送ベルト１６上に記録紙Ｓが静電吸着されるようになっている。なお、記録紙Ｓのベルト吸着方式は、静電吸着方式に限定されず、例えば搬送ベルト１６上に形成された吸引孔から負圧により吸引気流を発生させて記録紙Ｓを吸着する負圧吸着方式も採用できる。なお、ベルト搬送装置１２の下流側には、搬送ベルト１６上からの印刷後の記録紙Ｓの排出先となる排紙部２４が設けられている。

搬送ベルト１６の搬送方向中間位置上方には、長尺状をなすラインヘッド方式の記録ヘッド２５が搬送ベルト１６の幅方向と各々の長手方向が平行となる向きで搬送方向に沿って複数配置されている。記録ヘッド２５は、プリンタ１１が印刷できる最大幅の記録紙Ｓの幅方向全域より少し広い範囲に渡り多数のノズルが一定のノズルピッチで配列されてなるノズル列を下面（ノズル形成面）に複数列有しており、用紙搬送速度に合わせたタイミングでノズルからインク滴を順次噴射することで、搬送中の記録紙Ｓに画像等の印刷が行える。本例では、各記録ヘッド２５はインク供給チューブを通じて図示しないインクカートリッジと接続されており、それぞれ対応するインクカートリッジから供給されたインクを吐出する。本例では、各記録ヘッド２５は、上流側（図１における右側）から順に、黒、シアン、マゼンタ、イエローの４色に対応するインク滴をそれぞれ噴射する。

図２に示すように、搬送ベルト１６の上面側縁部には、搬送方向に沿って磁気リニアスケール２６が搬送ベルト１６の全周に渡って設けられている。磁気リニアスケール２６は、搬送ベルト１６の側縁部に形成された帯状の磁気記録層に一定ピッチで磁気パターンを記録して構成されている。磁気リニアスケール２６の上側（図２では紙面手前側）近接位置には、磁気リニアスケール２６上に記録された磁気パターンを再生するための磁気センサからなる第１エンコーダセンサ２７Ａ及び第２エンコーダセンサ２７Ｂが設けられている。磁気リニアスケール２６と、この磁気リニアスケール２６を被検出体として共有する二個のエンコーダセンサ２７Ａ，２７Ｂとにより、二個のリニアエンコーダ２８，２９が構成されている。また、プリンタ１１には制御手段としてのコントローラ３０が設けられている。コントローラ３０は、電動モータ１７（図２に示す）を駆動制御するとともに、各エンコーダセンサ２７Ａ，２７Ｂから入力したエンコーダ信号ＥＳ１，ＥＳ２（エンコーダパルス）を基に内部回路で生成した印字基準信号ＰＴＳ（噴射タイミング信号）（図１４参照）に基づき用紙搬送速度（用紙搬送位置）に合わせた適切なタイミングでインク滴の噴射制御を行う。

図３は、磁気リニアスケールの着磁パターンの一部を示す模式図である。図３に示すように、磁気リニアスケール２６上には、搬送ベルト１６（記録紙Ｓも同様）の位置を検出するために、一定ピッチ（着磁ピッチＰ）で規則正しくＮ極とＳ極が交互に並んで着磁された着磁パターンが形成されている。磁気リニアスケール２６の被検出要素（磁極Ｎ・Ｓ）の配列周期である着磁ピッチＰは、プリンタ１１の印刷時におけるベルト搬送速度と印刷解像度とから設定されており、例えば３５μｍ（解像度７２０ｄｐｉの場合）や７０μｍ（解像度３６０ｄｐｉの場合）程度の値である。

図４にエンコーダセンサの配置構成を示す。２つのリニアエンコーダ２８，２９をそれぞれ構成する２つのエンコーダセンサ２７Ａ，２７Ｂは、搬送方向に「Ｌ」、ベルト幅方向に「ｍ」だけ離間して配置されている。搬送ベルト１６は、所定長さの一枚の帯状ゴムの両端部を接合して形成されており、継ぎ目Ｊがある。搬送ベルト１６の継ぎ目Ｊの搬送方向長さを「Ｋ」とすると、Ｌ＞Ｋの関係が成り立つように配置され、継ぎ目Ｊが両エンコーダセンサ２７Ａ，２７Ｂに同時刻にかかることがないように配置される。また、エンコーダセンサ２７Ａ，２７Ｂに接触式センサを用いる場合、ベルト幅方向に「ｍ」離間して配置することによって、ベルト幅方向の同一箇所を集中的に摺動することを避け、ベルト耐久性向上が可能となる。また、エンコーダセンサ２７Ａ，２７Ｂのベルト幅方向配置位置は、搬送ベルト１６が蛇行や斜行してもエンコーダセンサ２７Ａ，２７Ｂが磁気リニアスケール２６のスケール幅から外れない位置に設定されている。なお、「ｍ」は両エンコーダセンサ２７Ａ，２７Ｂの各検出部の中心間距離を示す。

図５及び図６は、磁気リニアスケールの着磁装置を説明する模式図である。図５は着磁装置の模式側面図、図６は着磁装置の模式平面図である。
着磁装置３１は、プリンタ１１のベルト搬送装置１２のものとほぼ同じ構成の駆動ローラ３２と従動ローラ３３とテンションローラ３４とを備える。搬送ベルト１６には、用紙搬送経路にあたらない側縁部に一定幅の磁性層２６Ａが塗布等の手法で形成されている。この搬送ベルト１６を各ローラ３２〜３４に巻き掛けるように装着する。

図６に示すように、駆動ローラ３２には電動モータ３５（例えばＤＣモータ）が直接又は減速機構を介して動力伝達可能な状態で連結されている。また、従動ローラ３３には、高分解能（例えば７２０万パルス／rev）のロータリエンコーダ３６が取り付けられている。コントローラ３７は、ロータリエンコーダ３６からの回転角度に同期したエンコーダパルスを入力し、このエンコーダパルスに基づいて搬送ベルト１６が正確に一定速度で回転駆動するように電動モータ３５を駆動制御する。

この着磁装置３１において、搬送ベルト１６の磁性層２６Ａと対応する位置には、図５に示す書込み磁気ヘッド３８が磁性層２６Ａに軽く接触する状態に設けられている。なお、書込み磁気ヘッド３８としては、例えばＧＭＲ（Giant Magneto Resistive Effect）センサやＭＲ（Magneto Resistive Effect）センサなどの多値出力可能な磁気センサを使用している。その他、ホール素子やＭＩ（磁気インピーダンス）素子等を使用してもよい。

書込み磁気ヘッド３８は、コントローラ３７内の書込み制御回路（図示せず）に接続されている。この書込み制御回路は、ロータリエンコーダ３６からのエンコーダパルスを例えば分周した分周信号により、書込み磁気ヘッド３８内のコイルの電流方向を変化させ、磁性層２６Ａに磁極Ｎと磁極Ｓとが一定の着磁ピッチＰで磁化反転された着磁パターンを書き込む。こうして所定の着磁パターンが書き込まれた磁気リニアスケール２６を側端部に有する搬送ベルト１６が、プリンタ１１の各ローラ１３〜１５に巻き掛けられる。

なお、搬送ベルト１６の継ぎ目Ｊ部分に段差など形状的欠陥があったり、紙粉やインクミストが磁気リニアスケール２６に付着すると、リニアエンコーダ２８，２９を構成するエンコーダセンサ２７Ａ，２７Ｂの出力パルスの欠落（パルス抜け）が発生する。また、プリンタ１１の装置個体差によって搬送ベルト１６の速度分布中心値（ベルト平均速度）がプリンタ１１ごとに異なるので、リニアエンコーダ２８，２９から出力されるパルスの周期分布中心値（平均パルス周期）がプリンタ１１ごとに異なる。また、ローラ１３，１４等の偏心量やベルト厚み等の偏りなどが、搬送ベルト１６の速度のばらつきを発生させ、リニアエンコーダ２８，２９の出力パルスの周期のばらつきを生じさせる原因となる。

図７はコントローラ３０内に設けられた印字基準信号生成装置を示す。図８はディレイ処理回路を示す。また、図９はディレイ処理回路における信号タイミングチャートを示し、（ａ）マスク処理、（ｂ）ディレイ処理をそれぞれ示す。以下、図７に従って、必要に応じて図８及び図９を参照しつつ印字基準信号生成装置の構成及び動作を説明する。パルス信号生成装置としての印字基準信号生成装置４１は、リニアエンコーダ２８，２９からのエンコーダ信号ＥＳと、クロック回路４２からの基準クロック信号ＣＬとに基づき印字基準信号ＰＴＳを生成して記録ヘッド２５へ出力する。なお、記録ヘッド２５内では、ヘッド駆動回路がノズル毎に設けられた吐出駆動素子（図示せず）を印字データに基づき印字基準信号ＰＴＳのタイミングに合わせて駆動し、駆動された吐出駆動素子に対応するノズルからインク滴が噴射される。ここで、吐出駆動素子としては、インクジェット方式に用いられる圧電振動素子、静電駆動素子、ヒータ等を採用できる。

図７に示すように、印字基準信号生成装置４１は、第１エンコーダセンサ２７Ａ、第２エンコーダセンサ２７Ｂ、クロック回路４２、第１ディレイ処理回路４３、第２ディレイ処理回路４４、センサ選択回路４５及び印字基準信号生成回路４６などを備える。

第１ディレイ処理回路４３は、第１エンコーダセンサ２７Ａからのエンコーダ信号ＥＳ１とクロック回路４２からの基準クロック信号ＣＬとを入力して、エンコーダ信号ＥＳ１のパルス周期異常検出処理、及びパルス周期補正処理を行う。第１ディレイ処理回路４３は、パルス周期異常検出処理として、エンコーダ信号ＥＳのパルス抜けを検出するパルス抜け検出処理、パルス周期が適正周期範囲の上限を超えたか否かを判定する上限検出処理、パルス周期が適正周期範囲の下限を下回ったことを検出する下限検出処理を行い、それぞれ異常検出時にHiレベル、正常検出時にLowレベルとなる抜け検出信号ＰＬＳ１、上限検出信号ＵＳ１、下限検出信号ＬＳ１をそれぞれ出力する。また、第１ディレイ処理回路４３は、印字基準信号生成回路４６から出力される印字基準信号ＰＴＳと同周期のパルスを有し印字基準信号ＰＴＳを生成する際の基準パルスとされる出力信号ＤＰ１をエンコーダ信号ＥＳ１等に基づき生成する。

また、第２ディレイ処理回路４４は、第１ディレイ処理回路４３と同様の回路構成を有しており、第２エンコーダセンサ２７Ｂからのエンコーダ信号ＥＳ２と基準クロック信号ＣＬとを入力して、エンコーダ信号ＥＳ２のパルス周期異常検出処理、及びパルス周期補正処理を同様に行う。そして、第２ディレイ処理回路４４は、内部回路におけるパルス周期異常検出処理の検出結果として、抜け検出信号ＰＬＳ２、上限検出信号ＵＳ２、下限検出信号ＬＳ２を出力するとともに、印字基準信号ＰＴＳと同周期でその信号生成時の基準パルスとされる出力信号ＤＰ２を出力する。

第１ディレイ処理回路４３から出力された抜け検出信号ＰＬＳ１、上限検出信号ＵＳ１及び下限検出信号ＬＳ１の三信号はオア回路４７入力され、これらの論理和演算結果がオア回路４７からエラー信号Ｅｒ１として出力される。よって、抜け検出信号ＰＬＳ１、上限検出信号ＵＳ１及び下限検出信号ＬＳ１の三信号のうち少なくとも一の検出信号が周期異常検出時のHiレベルであればエラー信号Ｅｒ１はHiレベルとなり、これら三信号のうち全てが正常検出時のLowレベルであればエラー信号Ｅｒ１はLowレベルとなる。同様に、第２ディレイ処理回路４４から出力された抜け検出信号ＰＬＳ２、上限検出信号ＵＳ２及び下限検出信号ＬＳ２の三信号はオア回路４８に入力され、これらの論理和演算結果がオア回路４８からエラー信号Ｅｒ２として出力される。各オア回路４７，４８からの各エラー信号Ｅｒ１，Ｅｒ２は、センサ選択回路４５に入力される。

センサ選択回路４５は、入力したエラー信号Ｅｒ１，Ｅｒ２のうち一方が周期異常検出の旨のHiレベルであった場合、そのHiレベルとなったエラー信号Ｅｒ入力元側のディレイ処理回路と反対側のディレイ処理回路からの出力信号を選択する旨のセンサ選択信号を出力する。本実施形態では、センサ選択回路４５は、エラー信号Ｅｒ１がHiレベルであるときにLowレベルのセンサ選択信号ＳＳを出力し、一方、エラー信号Ｅｒ２がHiレベルであるときにHiレベルのセンサ選択信号ＳＳを出力する。センサ選択回路４５から出力されたセンサ選択信号ＳＳは印字基準信号生成回路４６に入力される。

また、第１ディレイ処理回路４３の抜け検出信号ＰＬＳ１と、第２ディレイ処理回路４４の抜け検出信号ＰＬＳ２とがアンド回路４９に入力され、これらの論理積演算結果がアンド回路４９からタイマ選択信号ＴＳとして出力される。つまり、タイマ選択信号ＴＳは、各エンコーダ信号ＥＳ１，ＥＳ２に同時にパルス抜けが検出された場合にHiレベルとなり、それ以外のときにLowレベルとなる。このタイマ選択信号ＴＳは、印字基準信号生成回路４６に入力される。また、第１及び第２ディレイ処理回路４３，４４からの各出力信号ＤＰ１，ＤＰ２はそれぞれ印字基準信号生成回路４６へ入力される。

印字基準信号生成回路４６は、タイマ選択信号ＴＳがLowレベルの状態において、センサ選択信号ＳＳがLowレベルのときには出力信号ＤＰ１に基づき印字基準信号ＰＴＳを生成し、一方、センサ選択信号ＳＳがHiレベルのときには出力信号ＤＰ２に基づき印字基準信号ＰＴＳを生成する。また、印字基準信号生成回路４６は、タイマ選択信号ＴＳがHiレベルであれば、センサ選択信号ＳＳの信号値に関わらず内部の設定周期（後述する平均周期Ｔavg）と同じ時間の周期をもつ印字基準信号ＰＴＳを生成する。なお、第１及び第２ディレイ処理回路４３，４４及びセンサ選択回路４５の詳細については後述する。

図８はディレイ処理回路のブロック図を示す。以下、図８を用いてディレイ処理回路の回路構成を説明する。ここで、第１ディレイ処理回路４３と第２ディレイ処理回路４４は同じ回路構成なので、図８では特に区別することなく説明する。そのため、この回路に関連する信号の符号についても、エンコーダ信号ＥＳ、出力信号ＤＰ、下限検出信号ＬＳ、上限検出信号ＵＳ、抜け検出信号ＰＬＳと記す。

図８に示すように、ディレイ処理回路４３（４４）は、マスク処理部５１とディレイ処理部５２とを備えている。
マスク処理部５１は、エンコーダ信号ＥＳと基準クロック信号ＣＬとを入力して、出力マスクＭＳ（マスク用パルス）、上限検出信号ＵＳ、下限検出信号ＬＳ（第１下限検出信号とも呼ぶ）、第２下限検出信号ＫＳを生成する処理回路部である。また、ディレイ処理部５２は、マスク処理部５１で生成された出力マスクＭＳ及び検出信号ＵＳ，ＬＳ，ＫＳとエンコーダ信号ＥＳと用いて、出力信号ＤＰを生成する処理回路部である。

まずマスク処理部５１の回路構成を説明する。図８に示すように、マスク処理部５１は、エンコーダ信号周期計測部（以下、単に「周期計測部５３」という）、エンコーダ信号周期記憶部（以下、単に「周期記憶部５４」という）、平均周期算出部５５、パルス抜け検出器５６、上限・下限値算出部５７、マスク生成回路５８、上限検出器５９、第１下限検出器６０及び第２下限検出器６１等を備えている。

周期計測部５３は、リニアエンコーダ２８（２９）を構成するエンコーダセンサ２７Ａ（２７Ｂ）からのエンコーダ信号ＥＳと、クロック回路４２からの基準クロック信号ＣＬとを入力し、エンコーダ信号ＥＳのパルスごとにパルス周期を計測する。詳しくは、周期計測部５３は、エンコーダ信号ＥＳの一のパルスの立ち上がりから次パルスの立ち上がりまでの間に入力される基準クロック信号ＣＬのパルス数をカウンタ（図示せず）で計数することで、パルス周期を計測する。この周期計測結果は、周期計測部５３から、パルス抜け検出器５６、上限検出器５９、第１下限検出器６０及び第２下限検出器６１にクロックカウントアップ毎に逐次送信され、各検出器５６，５９〜６１ではリアルタイムで比較演算が行われる。

パルス抜け検出器５６からの抜け検出信号ＰＬＳとエンコーダ信号ＥＳとがオア回路（図示省略）による論理和演算結果が第１ラッチ信号として周期記憶部５４に入力され、周期記憶部５４には第１ラッチ信号の立ち上がりタイミングで周期計測部５３の周期計測結果がラッチされる。また、平均周期算出部５５には、第１ラッチ信号の反転信号である第２ラッチ信号の立ち上がりのタイミングで周期記憶部５４からの記憶周期が半周期遅れてラッチされる。

平均周期算出部５５は、周期記憶部５４の記憶周期を周期平均値算出用データとして用い、以下の式(1)に基づいて、エンコーダパルスの平均周期（パルス周期平均値）Ａｖ（n）を算出する。
Ａｖ（n）＝（Ａｖ（n-1）×（Ｑ−１）＋Ｔn）／Ｑ … (1)
ここで、Ａｖ（n）は今回（ｎ回目）の平均周期、Ａｖ（n-1）は前回（n-1回目）の平均周期、Ｑは平均するデータ個数（計測周期データ個数）である。平均周期算出部５５は、平均周期の算出に使用する過去のデータを格納する格納部（例えばレジスタ）を備え、その格納部には前回（n-1回目）の平均周期Ａｖ（n-1）とデータ個数Ｑとが記憶される。例えばデータ個数Ｑは最大「１６」「６４」「１２８」「２５６」等の数値であるが、前回の平均周期Ａｖ（n-1）とデータ個数Ｑとを保存できる格納領域を用意するだけで、計測周期データＱ個分を平均したにほぼ等しい平均周期Ａｖ（n）を算出することが可能となっている。平均周期算出部５５が算出した平均周期Ａｖ（n）は、パルス抜け検出器５６、上限・下限値算出部５７及び第１下限検出器６０に送信される。

パルス抜け検出器５６は、周期計測部５３が今回計測した計測周期と、平均周期算出部５５から入力した平均周期Ａｖ（n）とに基づき以下の式(2)で示される条件式が成立するか否かを比較判定する。
計測周期Ｔnew＞平均周期Ａｖ（n）×検出設定値Ｂ … (2)
ここで、検出設定値Ｂは、パルスが現れない期間が、平均周期Ａｖ（n）の何倍になったらパルス抜け（パルス欠落）であると判定するかの倍率を決めている設定値である。検出設定値Ｂは、例えば１．３〜２の範囲内の値に設定されている。パルス抜け検出器５６は、上記式(2)で示された条件式Ｔnew＞Ａｖ（n）×Ｂを満たしたパルス抜け検出時にHiレベルとなり、パルス抜け非検出時にLowレベルとなるパルス抜け検出信号ＰＬＳを出力する。ここで、周期計測部５３は、クロックカウントアップ毎にパルス抜け検出器５６に周期計測結果を送信するため、パルス抜け検出器５６ではリアルタイムで比較演算が行われる。なお、パルス抜け検出の条件式は、平均周期Ａｖ（n）の替わりに周期記憶部５４の記憶周期を用いて、計測周期Ｔnew＞記憶周期Ｔold×検出設定値Ｂ を採用してもよい。

上限・下限値算出部５７は、平均周期Ａｖ（n）の±H（％）の各値をそれぞれ下限値Ｔmin、上限値Ｔmaxとして算出する。下限値Ｔmin＝Ａｖ（n）×（100−H）／100）、上限値Ｔmax＝Ａｖ（n）×（1 00＋H）／100で示される。例えばＨ（％）が２％であれば、下限値Ｔmin＝Ａｖ（n）×０．９８、上限値Ｔmax＝Ａｖ（n）×１．０２と算出される。マスク生成回路５８には下限値Ｔmin及び上限値Ｔmaxが送られ、上限検出器５９には上限値Ｔmaxが送られ、さらに第１下限検出器６０には下限値Ｔminが送られる。なお、周期制限値（上限・下限値）を決めるＨ（％）の設定値は、工場出荷時もしくはユーザによって設定される。

マスク生成回路５８は、基準クロック信号ＣＬ、エンコーダ信号ＥＳ、上限・下限値を入力し、平均周期Ａｖ（n）を中心とする±Ｈ（％）の範囲に渡りHiレベルとなるパルス幅の出力マスクＭＳを生成する。すなわち、出力マスクＭＳは、平均周期Ａｖ（n）を中心として、下限値Ｔmin（＝Ａｖ（n）×（100−H）／100）と上限値Ｔmax（＝Ａｖ（n）×（100＋H）／100）との間の範囲でHiレベルとなるパルスとして生成される。マスク生成回路５８は、例えばカウンタを備え、エンコーダ信号ＥＳを基準に計測するクロックカウント値がマスク下限値Ｔminに達するとパルスを立ち上げ、クロックカウント値がマスク上限値Ｔmaxに達するとパルスを立ち下げる。そして、この動作を繰り返すことにより、例えば図９（ａ）のタイミングチャートに示すように、平均周期Ａｖ（n）を中心とする下限値Ｔminと上限値Ｔmaxの範囲でHiレベルとなるパルス幅Ａｖ（n）×２Ｈ（％）の出力マスクＭＳが生成される。この出力マスクＭＳは第２下限検出器６１に送信される。

上限検出器５９は、一つ前のエンコーダパルス入力時からマスク上限値までの間に次のエンコーダパルスの入力が検出されなかった場合に、計測周期がマスク上限値Ｔmaxに達した時点でHiレベルとなり、次のエンコーダパルス入力時点でLowレベルになる上限検出信号ＵＳを出力する。詳しくは、上限検出器５９は、計測周期と上限値Ｔmaxとエンコーダ信号ＥＳとを入力し、一つ前のエンコーダパルス入力時から次のエンコーダパルス入力時までのクロックパルス数のカウント値である計測周期がマスク上限値Ｔmaxを超えた時点でパルスを立ち上げる。そして、その後、検出中のエンコーダパルスの立ち上がりエッジの検出時点でパルスを立ち下げることで、図９（ａ）に示すような上限検出信号ＵＳを出力する。

図８に示す第１下限検出器６０は、一つ前のエンコーダパルス入力時からマスク下限値Ｔminまでの間に次のエンコーダパルスの立ち上がりエッジが検出されると、計測周期がマスク中心位置（＝平均周期Ａｖ（n））に達した時点でHiレベルを出力してパルスを立ち上げ、検出中のエンコーダパルスの立ち下がりエッジ検出時点もしくは計測周期がマスク上限値に達した時点でLowレベルへパルスを立ち下げることで、図９（ａ）に示す第１下限検出信号ＬＳを出力する。詳しくは、第１下限検出器６０は、計測周期とマスク下限値Ｔminとエンコーダ信号ＥＳと平均周期Ａｖ（n）とを入力し、一つ前のエンコーダパルス入力時から次のエンコーダパルス入力時までのクロックパルス数のカウント値である計測周期が、マスク下限値Ｔminに到達する前に検出中のエンコーダパルスの立ち上がりエッジが検出されると、計測周期がマスク中心値（＝平均周期Ａｖ（n））に達した時点でパルスを立ち上げ、計測周期がマスク上限値Ｔmaxに達した時点でパルスを立ち下げることで、第１下限検出信号ＬＳ（下限検出信号）を出力する。

図８に示す第２下限検出器６１は、一つ前のエンコーダパルス入力時からマスク下限値までの間に次のエンコーダパルスの立ち上がりエッジが検出されると、計測周期がマスク下限値Ｔminに達した時点でHiレベル信号を出力してパルスを立ち上げ、計測周期がマスク上限値に達した時点でLowレベル信号を出力してパルスを立ち下げることで、図９（ａ）に示す第２下限検出信号ＫＳを出力する。詳しくは、第２下限検出器６１は、計測周期とマスク下限値Ｔminとマスク上限値Ｔmaxとエンコーダ信号ＥＳとを入力し、一つ前のエンコーダパルス入力時から次のエンコーダパルス入力時までのクロックパルス数のカウント値である計測周期がマスク下限値Ｔminに到達する前にエンコーダパルスの立ち上がりエッジを検出すると、計測周期がマスク下限値Ｔminに達した時点でパルスを立ち上げ、計測周期がマスク上限値Ｔmaxに達した時点でパルスを立ち下げることで、第２下限検出信号ＫＳを出力する。こうして、マスク処理部５１は、出力マスクＭＳ、抜け検出信号ＰＬＳ、上限検出信号ＵＳ、第１下限検出信号ＬＳ、第２下限検出信号ＫＳを生成する。

次に、ディレイ処理部５２について説明する。ディレイ処理部５２はマスク処理部５１で生成された各検出信号ＰＬＳ，ＵＳ，ＬＳ，ＫＳ及びエンコーダ信号ＥＳを用いて出力信号ＤＰを生成する。ここで、出力信号ＤＰは、印字基準信号ＰＴＳを生成する際の基準となる信号である。

以下、図８を用いてディレイ処理部５２の構成及び動作を図９（ｂ）に示すディレイ処理を説明するタイミングチャートを参照しつつ説明する。
図８に示すように、ディレイ処理部５２は、第１信号生成部６３、第２信号生成部６４及び各種の論理回路などを備える。

マスク処理で生成された検出信号ＰＬＳ，ＵＳ，ＬＳ１，ＬＳ２及びエンコーダ信号ＥＳから出力信号ＤＰを生成するまでの処理は、次のように行われる。
アンド回路６５の出力Ａ１は、エンコーダ信号ＥＳと出力マスクＭＳとの論理積演算によって生成される。出力Ａ１にはマスク周期範囲内に立ち上がりエッジが検出されたエンコーダパルス及びマスク下限値より短い周期と検出されたエンコーダパルスのときに、前者ではエンコーダ信号ＥＳ立ち上がり時刻と同時刻で立ち上がり、後者ではマスク下限値で立ち上がり、共にマスク上限値で立ち下がるパルスが出力され、マスク上限値を超える周期を有するエンコーダパルスのときにはパルスが生成されない。

次にＥＸオア回路６６によりこの出力Ａ１と第２下限検出信号ＫＳとの排他論理和をとり出力Ａ２を生成する。出力Ａ２にはマスク周期範囲内に立ち上がりエッジが検出されたエンコーダパルスのときのみにエンコーダ信号ＥＳ立ち上がり時刻と同時刻で立ち上がりマスク上限値Ｔmaxで立ち下がるパルスが現れる。

同時にアンド回路６７により、出力Ａ１と第１下限検出信号ＬＳとの論理積をとることによって、マスク上限値Ｔmaxを超えて立ち上がりエッジが検出されたエンコーダパルスのときに、マスク中心値Ａｖ（n）で立ち上がりマスク上限値Ｔmaxで立ち下がる補正パルスのみが現れた出力Ｂ１が生成される。さらにオア回路６８によるこの出力Ｂ１と出力Ａ２の論理和演算の結果として出力信号Ｂ２が生成される（図９（ｂ）参照）。この出力Ｂ２は第１信号生成部６３に入力される。

第１信号生成部６３は、出力信号Ｂ２の立ち上がりエッジをＤｔだけ遅延させて出力して、その立ち上がり時点から時間間隔Ｗ経過した時刻で立ち下げることにより、図９（ｂ）に示す出力信号Ｃを生成する。ここで、ディレイ時間Ｄｔは固定値である。ディレイ時間Dtは事前に計測された、若しくは装置毎に設定された周期ＺＴを用いて、以下の式によって算出されることが望ましい。
Ｄｔ＝ＺＴ×２Ｈ／100 …(3)
ここで、ＺＴはエンコーダ信号平均周期、Ｈは周期制限％である。例えばＨ＝２％であれば、Ｄｔ＝ＺＴ×０．０４となる。もちろん、上記Ｄｔの値は一例であって適宜な値を設定できる。

一方、抜け検出信号ＰＬＳのノット回路６９を介した論理否定と、上限検出信号ＵＳとのアンド回路７０による論理積をとり出力信号Ｄを生成する。図９（ｂ）に示すように、出力信号Ｄはマスク上限値Ｔmaxまでに立ち上がりエッジが検出されなかったエンコーダパルスのときに、マスク上限値Ｔmaxで立ち上がり、エンコーダパルスの立ち上がりエッジ検出時点もしくはパルス抜け検出時点（図９（ｂ）の時点では前者）で立ち下がるパルスである。この出力Ｄは、第２信号生成部６４に入力される。

図８に示す第２信号生成部６４は、出力信号Ｄの立ち上がりエッジをディレイ時間ＵＤｔだけ遅延させて出力して、時間間隔Ｗ経過した時刻で立ち下げることにより、図９（ｂ）に示すような出力信号Ｅを生成する。本例では、ディレイ時間ＵＤｔは、以下の式によって算出される。
ＵＤｔ＝Ｄｔ−Ａｖ（n）×Ｈ／100 …(4)
ここで、Ｄｔは第１信号生成部６３におけるディレイ時間、Ａｖ（n）は平均周期、Ｈは周期制限％である。

図８に示すように、出力信号Ｃと出力信号Ｅはオア回路７１に入力され、両者の論理和演算結果が出力信号ＤＰとして出力される。出力信号Ｃはマスク範囲内で立ち上がったエンコーダ信号ESの立ち上がりエッジはそのまま使用し、マスク下限値以下の周期で立ち上がったエンコーダ信号ＥＳをマスク中心値Ａｖ（ｎ）で立ち上がる信号に補正して、立ち上がり時刻をディレイ時間Ｄｔだけ遅延させたパルス幅Ｗのパルスであり、出力信号Ｅはマスク上限値からディレイ時間ＵＤｔ（ディレイ時間Ｄｔからマスク範囲の半分の時間Ａｖ（n）×Ｈを引いた時間）だけ遅延して立ち上がるパルス、つまり立ち上がり時刻をマスク中心値Ａｖ（ｎ）からＤｔだけ遅延した位置に補正したパルス幅Ｗのパルスである。従って、出力信号ＤＰはマスクによる周期監視終了後に立ち上がる信号となり、周期ｔn（ｐn）が制限範囲（Ａｖ（n）×（１−Ｈ／100）≦ｔn（ｐn）≦Ａｖ（n）×（１＋Ｈ／100））内に収まった信号となる。

図１０は、パルス抜け発生時のディレイ処理回路の出力信号生成タイミングを示すタイミングチャートである。図１０に示すように、パルス抜け発生時は、まず計測周期がマスク上限値を超えた時点で、上限検出器５９により上限検出信号ＵＳがLowレベルからHiレベルに立ち上がる。次いで、計測周期がＡｖ（n）×Ｂを超えてパルス抜け検出器５６によりパルス抜けが検出された時点で、抜け検出信号ＰＬＳがLowレベルからHiレベルに立ち上がる。この場合、抜け検出信号ＰＬＳがLowレベルの状態で上限検出信号ＵＳが立ち上がるため、アンド回路７０の出力Ｄにパルスが現れるので（図８、図９（ｂ）を参照）、パルス抜け検出前に出力信号ＤＰにパルスが生成される。そして、このパルスを最後にパルス抜け終了後、さらにエンコーダ１パルスの入力が終わるまで出力信号ＤＰ１にパルスが発生しない。このため、パルス抜け検出時は出力信号ＤＰ１を用いずに印字基準信号ＰＴＳのパルスを生成するようにしている。

図１１は、マスク生成回路の出力マスク生成タイミングのタイミングチャートを示す。
マスク生成回路５８は例えばカウンタを備えたマスク生成回路部（図示せず）を一組備え、一組のマスク生成回路部がエンコーダ信号ＥＳ及び平均周期Ａｖ（n）を基準として、それぞれ出力マスクＭＳ１，ＭＳ２を生成し、２種類の出力マスクＭＳ１，ＭＳ２のアンド回路（図示せず）による論理和演算結果として出力マスクＭＳを生成する。

一方のマスク生成回路部を構成する第１マスク用カウンタ７３は、エンコーダ信号ＥＳを立ち上がり基準で２分周した信号であるカウント開始タイミング信号の立ち下がりによってカウントを開始し、エンコーダ信号ＥＳを立ち下がり基準で２分周した信号であるカウント値リセットタイミング信号の立ち下がりによって零にリセットされる。但し、周期制限時間より前にエンコーダパルスが入力された場合は、カウンタ値が周期制限時間の中心値の時刻に達した時点で、周期制限時間内にエンコーダパルスが入力されない場合は、周期制限上限時刻に達した時点でカウント開始タイミング信号を変化させる。カウント開始タイミング信号の立ち上がり時刻の制限計測は第２マスク用カウンタ７４で計測され、立ち下がり時刻の制限計測は、第１マスク用カウンタ７３で計測される。この動作により、パルス抜けが発生しない限り、カウンタ信号のリセット、スタートを繰り返すことになる。

そして、第１マスク用カウンタ７３のカウント値が、周期制限範囲の下限値Ｔmin＝Ａｖ（n）×（100−H）／100に達した時刻で出力マスクＭＳ１を立ち上げ、カウント値が周期制限範囲の上限値Ｔmax＝Ａｖ（n）×（100＋Ｈ）／100に達した時刻で出力マスクＭＳ１を立ち下げる。この動作を繰り返し１パルスおきに出力マスクＭＳ１が生成される。出力マスクＭＳ２は、第２マスク用カウンタ７４のカウント値を用いて出力マスクＭＳ１と同様の方法で生成される。そして、図示しないアンド回路で出力マスクＭＳ１と出力マスクＭＳ２の論理和演算結果が出力マスクＭＳとして生成される。

図１２（ａ）はセンサ選択回路４５の回路構成及び図１２（ｂ）はその入出力信号のタイミングチャートを示す。センサ選択回路４５は、エラー信号Ｅｒ１，Ｅｒ２を入力して、エラー信号Ｅｒ１がHiレベルのときに、Lowレベルのセンサ選択信号ＳＳを出力し、エラー信号Ｅｒ２がHiレベルのときに、Hiレベルのセンサ選択信号ＳＳを出力する回路である。

センサ選択回路４５は、図１２（ａ）に示すように、Reset入力であるエラー信号Ｅｒ２と、Set入力であるエラー信号Ｅｒ１のノット回路７６を介した反転信号とが入力されるアンド回路７７と、アンド回路７７の出力をReset入力とするとともに、エラー信号Ｅｒ１をSet入力とするＲＳ−ＦＦ（リセットフリップフロップ）とを備えた構成となっている。ＲＳ−ＦＦは、アンド回路７７の出力が入力となるノア回路７８と、エラー信号Ｅｒ１が入力されるノア回路７９とを備え、各ノア回路７８，７９の出力がそれぞれ他方のノア回路の入力となるように接続されており、Ｑ端子からセンサ選択信号ＳＳを出力する。

図１２（ｂ）のセンサ選択回路４５のタイミングチャートに示すように、センサ選択回路４５に入力されるエラー信号Ｅｒ１及びエラー信号Ｅｒ２は共に、正常周期検出時にLowレベルとなり、異常周期検出時にHiレベルとなる。エラー信号Ｅｒ１が立ち上がった時にセンサ選択信号ＳＳはLowレベルからHiレベルに立ち上がり、一方、エラー信号Ｅｒ１がLowレベルの状態でエラー信号Ｅｒ２が立ち上がった時にセンサ選択信号ＳＳは立ち下がるようになっている。よって、エラー信号Ｅｒ１が第１エンコーダセンサ２７Ａ側の周期異常検出時に立ち上がりセンサ選択信号ＳＳがLowレベルからHiレベルに立ち上がることでエンコーダセンサの切り換えが行われた後、第１エンコーダセンサ２７Ａ側の周期異常が検出されなくなって（つまり正常周期に復帰して）エラー信号Ｅｒ１が立ち下がっても、その後、次にエラー信号Ｅｒ２が第２エンコーダセンサ２７Ｂ側で周期異常が検出されたことにより立ち上がるまで第１エンコーダセンサ２７Ａへの復帰は行われない。

このため、センサ選択回路４５は、第１及び第２エンコーダセンサ２７Ａ，２７Ｂの頻繁な切り換えを抑制し、使用中のエンコーダセンサで周期異常が検出され且つ他方のエンコーダセンサが正常の場合にのみエンコーダセンサの切り換えを行う。これにより異常周期から正常周期への復帰直後の不安定な信号を使用する頻度を一層減少させている。

図１３は、印字基準信号生成回路４６の概略回路構成を示す。
印字基準信号生成回路４６は、選択回路８１、第１遅延回路８２、第２遅延回路８３、第１位相差計測部８４、第２位相差計測部８５、平均周期算出部８６、周期計測部８７及び信号生成部８８などを備える。印字基準信号生成回路４６に入力された各信号ＤＰ１，ＤＰ２，ＳＳ，ＴＳ，ＣＬは、選択回路８１に入力される。また、選択回路８１から各部８２〜８８には、図示は省略しているが基準クロック信号ＣＬが入力されている。

選択回路８１は、センサ選択信号ＳＳに基づき第１位相差計測部８４及び第２位相差計測部８５の計測動作を制御する。すなわち、選択回路８１は、周期異常検出側のエンコーダセンサに対応する位相差計測部による位相差の計測を中止させるとともに、正常周期検出状態に復帰した側のエンコーダセンサに対応する位相差計測部による位相差の計測を行わせる。

例えばセンサ選択信号ＳＳがHiレベルであれば、第１位相差計測部８４による位相差ｄnの計測は中止させるとともに、第２位相差計測部８５による位相差Ｄnの計測を行わせる。また、センサ選択信号ＳＳがLowレベルであれば、第２位相差計測部８５による位相差Ｄnの計測を中止させるとともに、第１位相差計測部８４による位相差ｄnの計測を行わせる。

また、選択回路８１は、タイマ選択信号ＴＳがHiレベルになると、そのHiレベルを周期計測部８７に出力してこれを起動させる。周期計測部８７はクロックカウント値を計数して所定の時間を計時するタイマとして機能し、印字基準信号ＰＴＳの前のパルスがその周期を終えたタイミングで信号生成部８８がパルスを立ち上げた時刻を起点として計時を開始する。

平均周期算出部８６は、印字基準信号ＰＴＳを入力してパルスごとの周期を計測するとともに、複数の計測周期から平均周期を求めて一時保持している。平均周期算出方法は、エンコーダ信号ＥＳの平均周期Ａｖ（n）を計測する図８に示す平均周期算出部５５と同じ方法を採用し、以下の式(5)を同様に用いて、前回の平均周期Ｔavgと今回の計測周期Ｔptsとデータ個数Ｑを用いて計算している。
Ｔavg（n）＝Ｔavg（n-1）×（Ｑ−１）＋Ｔ（n））／Ｑ … (5)
ここで、Ｔavg（n）は今回（ｎ回目）の平均周期、Ｔavg（n-1）は前回（n-1回目）の平均周期、Ｑは平均するデータ個数（計測周期データ個数）である。平均周期算出部８６は、平均周期Ｔavgの算出に使用する過去のデータを格納する格納部（例えばレジスタ）を備え、その格納部には前回（n-1回目）の平均周期Ｔavg（n-1）とデータ個数Ｑとが記憶される。

アンド回路９１には、センサ選択信号ＳＳがノット回路９２で反転された反転信号と、第１遅延回路８２からの出力信号とが入力され、両信号の論理積演算結果がアンド回路９１から出力される。また、アンド回路９３には、センサ選択信号ＳＳと、第２遅延回路８３からの出力信号とが入力され、両信号の論理積演算結果がアンド回路９３から出力される。

両アンド回路９１，９３の出力はオア回路９４で論理和演算され、このオア回路９４の出力と、タイマ選択信号ＴＳとがアンド回路９５で論理積演算される。このため、タイマ選択信号ＴＳがHiレベルのときにはアンド回路９５の出力はLowレベルになる。次いでオア回路９６には、アンド回路９５の出力と、信号生成部８８からの出力とが入力され、両者の論理和演算結果が印字基準信号ＰＴＳとして出力される。

図１４は、本実施形態の印字基準信号生成装置４１の動作を説明するタイミングチャートを示す。なお、以下の説明において、第１ディレイ処理回路４３の出力信号ＤＰ１を「第１出力信号ＤＰ１」と呼び、第２ディレイ処理回路４４の出力信号ＤＰ２を「第２出力信号ＤＰ２」と呼ぶ場合もある。図１４のタイミングチャートにおいて、位相差ｄnは第１位相差計測部８４が計測した位相差を示し、位相差Ｄnは第２位相差計測部８５が計測した位相差を示す。

印字基準信号生成回路４６においてセンサ選択信号ＳＳがLowレベルの場合は、第１ディレイ処理回路４３のからの第１出力信号ＤＰ１が選択されて印字基準信号ＰＴＳの生成が行われる。第１出力信号ＤＰ１はそのパルスエッジが第１遅延回路８２により第１位相差計測部８４が計測した最新の位相差ｄ１分のディレイ量（調整時間）だけ遅延されることにより印字基準信号ＰＴＳが生成される。第１出力信号ＤＰ１の次の周期ｔ2，周期ｔ3のパルスについても同様に位相差ｄ１分のディレイ量だけ遅延される。この結果、印字基準信号ＰＴＳのパルス周期は第１出力信号ＤＰ１のパルス周期が保持されることになる。よって、周期情報を保持しなくとも、印字基準信号ＰＴＳをそのパルス周期が第１出力信号ＤＰ１のパルス周期と同じになるように生成できる。

この動作により、第１出力信号ＤＰ１を基に印字基準信号ＰＴＳを生成している間、印字基準信号生成回路４６内では、第２位相差計測部８５が第２出力信号ＤＰ２と印字基準信号ＰＴＳとの位相差Ｄnを計測し、逐次変更する。よって、図１４に示すように、第１エンコーダセンサ使用区間では、第２出力信号ＤＰ２の毎パルスごとに印字基準信号ＰＴＳのパルスとの位相差がＤ1，Ｄ２，…のように逐次更新される。なお、第１及び第２位相差計測部８４，８５は、内部のカウンタが出力信号ＤＰ１，ＤＰ２のパルス立ち上がりエッジ検出時点から印字基準信号ＰＴＳのパルス立ち上がりエッジ検出時点までの間に入力されるクロックカウント値として位相差ｄn，Ｄnを計測する。

その後、例えばエンコーダ信号ＥＳ１にパルス抜けが発生して抜け検出信号ＰＬＳ１がHiレベルになると、センサ選択信号ＳＳがHiレベルとなる。印字基準信号生成回路４６においてセンサ選択信号ＳＳがHiレベルであることを検出した場合、選択回路８１が第１位相差計測部８４による位相差Ｄnの計測を中止させる。これとほぼ同時に第２遅延回路８３は第２位相差計測部８５が計測した最新の位相差Ｄn（図１４の例では位相差Ｄ4）を基に、第２出力信号ＤＰ２を位相差Ｄn分のディレイ量（調整時間）だけ遅延させて印字基準信号ＰＴＳとして出力する。第２エンコーダセンサ使用区間では、第２出力信号ＤＰ２の次の周期ｐ5，周期ｐ6，…，周期ｐ9のパルスについても同様に位相差Ｄ4分のディレイ量だけ遅延される。この結果、印字基準信号ＰＴＳのパルス周期は第２出力信号ＤＰ２のパルス周期が保持されることになる。

一方、第２エンコーダセンサ使用区間への切り換え後、第１出力信号ＤＰ１のパルスが入力された後、第１位相差計測部８４により印字基準信号ＰＴＳと第１出力信号ＤＰ１との位相差ｄnが計測される。図１４に示すように、第２エンコーダセンサ使用区間では、第１出力信号ＤＰ１の毎パルスごとに印字基準信号ＰＴＳのパルスとの位相差がｄ2，ｄ3，…のように逐次更新される。

その後、エンコーダ信号ＥＳ２にパルス抜けが発生して抜け検出信号ＰＬＳ２がHiレベルになると、再度、センサ選択信号ＳＳがLowレベルになる。すると、第１遅延回路８２は第２位相差計測部８５が計測した最新の位相差ｄn（図１４の例では「ｄ4」）を用いて第１出力信号ＤＰ１を遅延させることで印字基準信号ＰＴＳを出力する。この間、位相差Ｄnは第２出力信号ＤＰ２の入力があるまで計測されない。また、印字基準信号ＰＴＳが出力されている間、平均周期算出部８６は印字基準信号ＰＴＳのパルス周期を計測してパルス複数回分の平均周期Ｔavg（周期平均値）を算出する。この平均周期Ｔavgの算出には、前回の平均周期Ｔavg（n-1）と今回の計測周期Ｔ（n）とデータ個数Ｑを用いて、前述の式(5)に従って行われる。

その後、図１４に示すように、２つのエンコーダセンサ２７Ａ，２７Ｂが同時にパルス抜けを発生した場合、タイマ選択信号ＴＳがHiレベルに変化する。すると、信号生成部８８は、印字基準信号ＰＴＳの前のパルスに平均周期算出部８６により算出された平均周期Ｔavgのパルスを繋げるようにパルスを生成して印字基準信号ＰＴＳとして出力する。このとき、タイマ選択信号ＴＳがHiレベルなると、まず信号生成部８８が印字基準信号ＰＴＳの前のパルスの周期終了を検出し、その周期終了検出時点でパルスを立ち上げ、これと同時に周期計測部８７の計測を開始する。そして、そのパルスの立ち上がり時から計測を開始した周期計測部８７の計測周期が、パルス幅Ｗに達すると、信号生成部８８はパルスを立ち下げ、さらに計測周期が平均周期Ｔavgに達すると、信号生成部８８はパルスを立ち上げる。以後、タイマ選択信号ＴＳがHiレベルの間は、この動作を繰り返すことで、平均周期Ｔavgを周期にもつパルスを生成することで印字基準信号ＰＴＳを出力する。この結果、出力信号ＤＰ１，ＤＰ２の両方にパルス抜けが発生しても、パルスを補間することでパルス抜けのない印字基準信号ＰＴＳを生成できる。

以上の動作を繰り返すことにより、２つのエンコーダセンサ２７Ａ，２７Ｂから出力されるエンコーダ信号ＥＳ１，ＥＳ２に位相差があった場合でも、エンコーダセンサ切り換え時の周期のずれを最小に抑えた印字基準信号ＰＴＳの生成が可能となる。また、２つのエンコーダセンサ２７Ａ，２７Ｂで同時にパルス抜け（パルス欠落）が発生した場合でも、平均周期算出部８６が算出した平均周期Ｔavgを用いて周期計測部８７が計時を行ってパルスの立ち上がりと立ち下がりのタイミングを決めることで、信号生成部８８が平均周期Ｔavgのパルスで印字基準信号ＰＴＳを生成する。このため、印字基準信号ＰＴＳのパルス欠落を防止することができる。

こうして搬送ベルト１６が装着されたプリンタ１１において、エンコーダセンサ２７Ａ，２７Ｂからのエンコーダ信号ＥＳ１，ＥＳ２を基にコントローラ３０内の印字基準信号生成装置４１により印字基準信号ＰＴＳが生成される。そして、印字基準信号ＰＴＳの例えば立ち上がり時期を噴射タイミングとして記録ヘッド２５のノズルからインクを噴射することで、記録紙Ｓ上にインク滴を着弾させて画像や文字が印刷される。このとき、印字基準信号ＰＴＳが、周期が制限範囲内に収まった出力信号ＤＰ１、ＤＰ２を遅延させて生成したものであることから、周期異常がない信号が生成されるとともに、搬送ベルト１６の継ぎ目Ｊの部分を検出したり磁気リニアスケール２６上に紙粉等の異物が付着したりしてパルス抜けが発生しても、他方のエンコーダセンサ側の出力信号への切り換えが行われる。よって、使用中の一方のエンコーダセンサにパルス抜けが発生しても、他方のエンコーダセンサに切り換えることで、安定な周期の印字基準信号ＰＴＳを生成できる。しかもエンコーダセンサの切り換え時（出力信号切り換え時）には、印字基準信号ＰＴＳと出力信号との位相差を補間する調整が行われるので、位相ずれによる周期異常がないパルスが生成される。

以上、詳述したように第一実施形態によれば、以下の効果が得られる。
（１）出力信号ＤＰ１、ＤＰ２と印字基準信号ＰＴＳとの各位相差を計測して管理する位相差計測部８４，８５を設けた。そして、エンコーダセンサ切り換え時には、切り換え先のエンコーダセンサ側の出力信号と印字基準信号ＰＴＳとの位相差に応じたディレイ量で、切り換え先の遅延回路８２又は８３による遅延処理を行って印字基準信号ＰＴＳを生成する構成とした。よって、使用中のエンコーダセンサで周期異常が検出されて出力信号の切り換えが行われても、その切り換え前後におけるパルスの位相差に起因する周期異常を効果的に抑えて適切な周期の印字基準信号ＰＴＳを生成することができる。

（２）搬送ベルト１６の継ぎ目に起因するエンコーダ信号ＥＳのパルスの欠落や、紙粉やインクミスト等の付着などによる突発的なパルスの欠落が発生し、エンコーダセンサ２７Ａ，２７Ｂの両方にパルス抜けが同時に発生した場合には、周期計測部８７（タイマ）が周期を計測する時間に基づいてその時間が平均周期Ｔavgに達したときに１周期を終えるように信号生成部８８がパルスを生成することで平均周期Ｔavgと同じ時間を周期にもつ印字基準信号ＰＴＳを生成する。よって、複数のエンコーダセンサの全てでパルス抜けが検出された場合でも、パルスの欠落のない印字基準信号ＰＴＳを生成でき、しかもパルス抜けを適切な周期のパルスで補間することができる。例えば印字基準信号ＰＴＳのパルスの欠落は記録ヘッド２５のインク吐出ミスを招き、印刷画質を著しく低下させる原因となるが、本実施形態の印字基準信号生成装置４１を備えたプリンタ１１によれば、このような不都合を回避して良好な印刷画質を提供できる。

（３）第１及び第２位相差計測部８４，８５のうち印字基準信号ＰＴＳの生成に使用する側の出力信号に対応する位相差計測部では位相差の計測を中止して切り換え時最終の位相差を保持する一方、印字基準信号ＰＴＳの生成に使用されない側の出力信号に対応する位相差計測部では位相差の計測を行って毎パルス毎にその更新を逐次行う。よって、切り換え時における最新の位相差を継続使用して出力信号を遅延させることで、出力信号と同じ周期を保持した適切な周期で印字基準信号ＰＴＳを生成できる。また、次回出力信号ＤＰ１、ＤＰ２が切り換えられる際は、最新の位相差を用いて切り換え先の出力信号を遅延させることで、適切な周期で印字基準信号ＰＴＳを生成することができる。

（４）ディレイ処理回路４３，４４によりエンコーダ信号ＥＳ１，ＥＳ２の周期異常監視を行い必要箇所に周期補正を加え、所定ディレイ量だけ遅延した出力信号ＤＰ１、ＤＰ２を生成した。そして、出力信号ＤＰ１、ＤＰ２のうちセンサ選択回路４５からのセンサ選択信号ＳＳにより選択された一の出力信号を印字基準信号生成回路４６内の遅延回路８２，８３で遅延させることで印字基準信号ＰＴＳを生成した。よって、両エンコーダセンサ２７Ａ，２７Ｂが共にパルス抜け検出時に平均周期Ｔavgを用いる以外は、周期情報（周期データ）を持たなくても適切な周期の印字基準信号ＰＴＳを比較的簡単な回路構成で生成できる。従って、周期情報のデータを持つ場合に必要となるビット線やデータ格納部の記憶容量を低減できる。

（５）計測周期がマスク周期範囲内にある周期正常時にはエンコーダ信号ＥＳ立ち上がり時刻から時間Ｄｔだけ遅れた時刻で立ち上がり、マスク下限値を下回る周期下限異常時にはマスク中心値から時間Ｄｔ遅れた時刻で立ち上がる所定パルス幅Ｗの出力Ｃを生成し、一方、計測周期がマスク上限値を超える周期上限異常時には、マスク上限値から時間ＵＤｔ（＜Ｄｔ）（マスク中心値からみれば時間Ｄｔ）遅れた時刻で立ち上がる同一パルス幅Ｗの出力Ｅを生成する。そして、出力Ｃと出力Ｅの論理和をとって出力信号ＤＰ１、ＤＰ２を生成するようにした。この処理により、周期異常検出から信号出力までの間に時間差を設けることが可能になり、上限周期以上の周期を持つ信号を検出した後でも平均周期の信号へ補正することが可能となった。また、このような出力信号ＤＰ１、ＤＰ２を、エンコーダ信号ＥＳ、出力マスクＭＳ、上限検出信号ＵＳ、第１下限検出信号ＬＳ、第２下限検出信号ＫＳを用いて比較的簡単な論理回路による論理演算及び、第１及び第２信号生成部６３，６４によるディレイ処理により比較的簡単に生成できる。

（６）計測周期がマスク上限値を超えたときを検出する上限検出器５９を設けたので、パルス抜け発生時にも上限検出信号の立ち上がりパルスを用いて出力信号ＤＰ１，ＤＰ２のパルスを生成することができる。よって、パルス抜け発生時にはパルス抜け検出時点でエンコーダセンサの切り換えが行われる前に出力信号のパルスを生成できるので、エンコーダ信号ＥＳのパルス抜け発生時におけるエンコーダセンサ切り換え直前のタイミングにおける印字基準信号ＰＴＳのパルスの欠落を確実に防止できる。

（７）パルス抜け検出時はエンコーダセンサの切り換えが行われるので、切り換え先のエンコーダセンサ側のディレイ処理回路から出力される出力信号ＤＰに基づき印字基準信号ＰＴＳを生成できる。このとき２つのエンコーダセンサ２７Ａ，２７Ｂは同時には継ぎ目Ｊを検出しない位置関係に配置されるうえ、磁気リニアスケール２６の幅方向にも位置をずらして配置されているので、２つのエンコーダセンサ２７Ａ，２７Ｂが同時にパルス抜けを発生する確率は極めて低くなる。よって、一方のエンコーダセンサでパルス抜けが発生した場合、他方のエンコーダセンサではパルス抜けはまず起こらず、出力信号ＤＰ１、ＤＰ２に基づき印字基準信号ＰＴＳを生成できるので、平均周期Ｔavgを用いる場合に比べより適正な周期で印字基準信号ＰＴＳを生成しやすい。

（８）抜け検出、上限検出、下限検出のうち１つでも検出されれば印字基準信号ＰＴＳの生成に使用すべき出力信号を切り換える構成なので、周期異常発生時にも計測周期に基づく精度の高い周期で印字基準信号ＰＴＳを生成することができる。

なお、実施形態は、上記に限定されるものではなく、以下のように変更してもよい。
（変形例１）出力信号を切り換えてから位相差調整（遅延処理）を行ってもよい。例えば出力信号ＤＰ１、ＤＰ２の切り換え回路の信号伝送方向下流側に遅延回路を接続する構成とする。この場合、２つの遅延回路を設け、切り換え後の出力信号の出力先を切り換える構成としてもよいし、遅延回路を一つとして遅延回路に遅延時間を設定すべき位相差計測部を切り換える構成としてもよい。

（変形例２）パルス出力信号は、出力信号ＤＰ１，ＤＰ２に限定されず、エンコーダ信号ＥＳ１，ＥＳ２であってもよい。つまり、ディレイ処理回路は必須ではない。エンコーダ信号であっても、検出手段が例えば正常周期よりも短い周期下限異常を検出する構成である場合に限れば、切り換え時の位相差に起因する周期異常を小さく抑えたパルス信号（印字基準信号ＰＴＳ）を生成できる。なお、検出手段が正常周期よりも長い周期上限異常を検出する構成の場合、周期上限異常検出時点でエンコーダ信号を切り換えても、その切り換え時点で既に前のパルスに対し正常周期範囲を超えた遅れたタイミングで上限異常周期のパルスが生成されてしまううえ、切り換え先のエンコーダ信号がたとえ正常周期のパルスであっても、切り換え時のパルスの立ち上がり遅れに起因して、次のパルスの周期が正常周期よりも短くなる周期異常を招いてしまう。この場合、周期上限異常を早めに検出できるように周期制限範囲を小さく設定すれば、検出手段が異常周期を検出する設定の自由度が減少するものの、切り換え時の周期異常を効果的に小さく抑えることはできる。また、両エンコーダ共にパルス抜け発生時には、パルスの立ち上がりに多少の遅れは伴うものの、平均周期Ｔavgに近い正常周期のパルスを補間してパルス抜けのない印字基準信号ＰＴＳを生成できる。

（変形例３）図１３の印字基準信号生成回路４６で印字基準信号の平均周期を算出する替わりに、ディレイ処理回路４３又は４４のどちらか一方の平均周期算出部５５の平均算出データＡｖ（n）を用いて周期計測部８７に計測させ、信号生成部８８がパルスを立ち上げるタイミングを決める構成としてもよい。

（変形例４）妥当周期は平均周期Ｔavg（周期平均値）に限定されない。加重平均、累積加重平均、相加平均、相乗平均、調和平均などでもよい。また、これらの平均算出時に最大値と最小値など不適当な値の可能性のある値を計算対象から除外してもよい。さらには平均に限定されず、統計学上の妥当値であればよい。また、実験でパルス周期の計測を行って得られたデータから統計学的な解析を行って妥当値算出用の計算式を導き、その計算式を用いて妥当値を算出してもよい。

（変形例５）パルス抜け以外の周期異常検出（上限検出、下限検出）時は、出力信号の切り換えを行わず、パルス抜け検出時のときに出力信号の切り換えを行う構成としてもよい。また、パルス抜け以外の周期異常検出時に、出力信号のパルスを、平均周期等の妥当周期を用いて生成したパルスに置き換えても構わない。

（変形例６）検出手段を、パルス抜け検出器、上限検出器、下限検出器のうち一つだけ採用してもよいし、二つ採用してもよい。但し、パルス抜け検出器を含めることが好ましい。もちろん、その他の周期異常を検出する検出器を設けてもよく、さらに４種類以上の複数種の周期異常を検出可能に四種以上の検出手段を設けてもよい。

（変形例７）前記実施形態では、リニアエンコーダに適用したが、ロータリエンコーダに適用してもよい。例えばモータの回転制御を行う場合にロータリエンコーダの検出パルスを用いる構成において、パルス信号生成装置を適用することもできる。また、エンコーダは、インクリメンタルエンコーダに限らず、アブソリュートエンコーダも使用できる。

（変形例８）用紙等の記録媒体を搬送する搬送手段は、搬送ベルト方式に限定されない。例えば搬送経路上の複数箇所に駆動ローラと従動ローラとの一対からなるローラ装置が配設されてなるローラ方式の搬送装置を備えたプリンタにも適用できる。例えばローラの端部周面上に磁気スケールを設けたり、ローラや動力伝達系の回転駆動軸にロータリエンコーダ式の回転板磁気スケールを設ければよい。また、ラインプリンタにおけるベルト搬送方式の場合、搬送方向上流側と下流側にそれぞれ一対ずつ配設されたローラ間に複数本のベルトを千鳥配置で巻き掛けた構成も採用できる。また、搬送ベルトを有さないドラムを備え、ドラムの外周面上に記録用紙が吸着された状態で、記録手段により印刷を施す構成も採用できる。

（変形例９）パルス信号生成装置は、ラインプリンタへの適用に限定されず、例えば記録ヘッドが紙幅方向に移動（走査）しながら印刷を行うシリアル式プリンタに適用してもよい。例えば記録ヘッドが設けられたキャリッジの移動経路と平行にリニアエンコーダを設け、キャリッジと共に移動する複数のセンサからの各エンコーダ信号を前記実施形態における印字基準信号生成装置に入力して印字基準信号ＰＴＳを生成する構成とする。

（変形例１０）前記実施形態において、一つのリニアスケールに対しセンサを３個以上の複数個設けてもよい。例えばエンコーダを３個以上の複数個設け、３個以上の複数個の出力信号間でパルス信号の生成に使用する一つに切り換える構成としてもよい。

（変形例１１）エンコーダ（リニアエンコーダ、ロータリエンコーダ）は磁気式に限らず光学式も採用できる。光学式エンコーダの場合、スケールに一定ピッチでスリットを設け、光源（発光素子）から出射されてスリットを通過した光を受光する光検出センサの受光量が周期的に変化するようにスリットの開口形状や開口面積を周期的に変化させれば、振幅が周期的に変化するエンコーダ信号ＥＳを得ることができる。また、光学式エンコーダを構成する場合、上記の透過型以外に反射型も採用できる。

（変形例１２）印字基準信号生成装置は、ハードウェアの構成に限定されない。ＣＰＵ（中央処理装置）がメモリに記憶されたプログラムを実行することにより、ディレイ処理回路、センサ選択回路、印字基準信号生成回路と同様の機能をもつ各処理部を実現するりソフトウェアにより構成してもよい。

（変形例１３）パルス信号生成装置によって生成するパルス信号は、プリンタの印字基準信号の生成に限定されない。パルス信号生成装置を例えばエンコーダ信号生成装置として用いてもよい。例えばエンコーダ信号生成装置を、搬送ベルトの速度検出用として使用したり、搬送ベルトの位置検出用として使用したりしてもよい。これらの構成の場合、本発明のエンコーダ信号生成装置を用いてモータ等のアクチュエータの速度制御や位置制御を行うことにより、速度制御の精度を高めたり、位置制御の精度を高めたりすることができる。また、印字基準信号以外の基準パルス信号を生成してもよく、その場合、パルス信号生成装置から出力あれたパルス信号を逓倍又は分周することによりパルス信号周期と異なる周期の基準パルス信号を生成するようにしてもよい。

（変形例１４）前記各実施形態において、パルス抜け（パルス欠落）検出状態が所定時間継続した場合に、ユーザにリニアエンコーダ等のクリーニングをする旨を報知する構成を採用できる。

（変形例１５）画像形成装置はプリンタに限定されず、例えば、液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ及び面発光ディスプレイの製造などに用いられる電極材や色材（画素材料）などの所定パターン（配線パターン、電極パターン、画素パターン、エッチングパターン、配列パターンを含む）を画像として描画する画像形成装置であってもよい。もちろん、インクジェット方式以外のプリンタにも適用できる。例えば、ドットインパクトプリンタ、熱転写プリンタ、レーザープリンタ等に適用してもよい。さらにはプリンタ以外の電子機器にも適用でき、例えば搬送装置を有するスキャナ装置等にも適用できる。

前記実施形態及び変形例から把握される技術的思想を以下に記載する。
（１）前記検出手段は前記周期異常の一つとしてパルス抜け異常を検出することを特徴とする請求項３に記載のパルス信号生成装置。この構成によれば、検出手段によるパルス抜け異常検出時にパルス異常が検出されていない他のパルス出力信号に切り換えられることにより、パルス生成手段により生成されるパルス信号のパルス抜けを防止できる。

（２）前記切換手段は、前記パルス信号の生成に使用中のパルス出力信号側のエンコーダに周期異常が検出されたときは、周期異常の検出されていない他のエンコーダ側のパルス出力信号に切り換えることを特徴とする請求項１乃至５のいずれか一項に記載のパルス信号生成装置。

一実施形態におけるプリンタの概略構成を示す模式側面図。 記録ヘッドを省略したプリンタの模式平面図。 磁気リニアスケールを示す模式平面図。 リニアエンコーダの部分模式平面図。 着磁装置を示す模式側面図。 着磁装置を示す模式平面図。 印字基準信号生成装置の電気的構成を示す回路図。 ディレイ処理回路の電気的構成を示す回路図。 （ａ）マスク処理、（ｂ）ディレイ処理の信号タイミングチャート。 ディレイ処理回路におけるパルス抜け検出時の信号タイミングチャート。 マスク生成回路の動作タイミングチャート。 （ａ）センサ選択回路の回路図、（ｂ）その動作タイミングチャート。 印字基準信号生成回路の電気的構成を示す回路図。 印字基準信号生成装置の動作タイミングチャート。

符号の説明

１１…画像形成装置としてのプリンタ、１２…搬送装置としてのベルト搬送装置、１３…搬送手段を構成する駆動ローラ、１４…搬送手段を構成する従動ローラ、１５…テンションローラ、１６…搬送手段を構成するとともに検出対象としての搬送ベルト、１７…電動モータ、２５…記録手段としての記録ヘッド、２６…エンコーダを構成する磁気リニアスケール、２７Ａ…第１エンコーダセンサ、２７Ｂ…第２エンコーダセンサ、２８，２９…エンコーダとしてのリニアエンコーダ、３０…制御手段としてのコントローラ、４１…パルス信号生成装置としての印字基準信号生成装置、４２…クロック回路、４３…出力信号生成手段を構成する第１ディレイ処理回路、４４…出力信号生成手段を構成する第２ディレイ処理回路、４５…切換手段を構成するセンサ選択回路、４６…パルス信号生成手段としての印字基準信号生成回路、５３…エンコーダ信号周期計測部、５４…エンコーダ信号周期記憶部、５５…平均周期算出部、５６…検出手段を構成するパルス抜け検出器、５７…上限・下限値算出部、５８…マスク生成回路、５９…検出手段を構成する上限検出器、６０…検出手段を構成する第１下限検出器、６１…第２下限検出器、６３…第１信号生成部、６４…第２信号生成部、８１…選択回路、８２…パルス生成手段を構成する第１遅延回路、８３…パルス生成手段を構成する第２遅延回路、８４…ディレイ量管理手段及び位相差計測手段を構成する第１位相差計測部、８５…ディレイ量管理手段及び位相差計測手段を構成する第２位相差計測部、８６…妥当周期取得手段としての平均周期算出部、８７…パルス生成手段を構成する周期計測部、８８…パルス生成手段を構成する信号生成部、９１…切換手段を構成するアンド回路、９３…切換手段を構成するアンド回路、９４…切換手段を構成するオア回路、９５…切換手段を構成するアンド回路、９６…切換手段を構成するオア回路、ＥＳ，ＥＳ１，ＥＳ２…エンコーダ信号、ＤＰ１、ＤＰ２…パルス出力信号としての出力信号、Ｔmin…下限値、Ｔmax…上限値、ＰＬＳ１，ＰＬＳ２…抜け検出信号、ＵＳ１，ＵＳ２…上限検出信号、ＬＳ１，ＬＳ２…下限検出信号（第１下限検出信号）、ＫＳ…第２下限検出信号、ＭＳ…出力パルス、Ａｖ（n）…平均周期、
Ｅｒ１，Ｅｒ２r…エラー信号、ＳＳ…センサ選択信号、ＴＳ…タイマ選択信号、ＰＴＳ…印字基準信号、ｔn，ｐn…パルス信号のパルス周期としての周期、ｄn，Ｄn…位相差、Ｔavg…妥当周期としての平均周期、Ｓ…ターゲットとしての記録紙。

Claims (9)

1. 複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号のうち切り換えられた一つのパルス出力信号に基づきパルス信号を生成するパルス信号生成装置であって、
   検出対象の速度に応じたパルス周期をもつエンコーダ信号をそれぞれ出力する前記複数のエンコーダと、
   前記複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号ごとにパルス信号との相対ディレイ量を管理するディレイ量管理手段と、
   前記複数のエンコーダ信号のパルス異常を個別に検出する検出手段と、
   前記複数のパルス出力信号のうちパルス異常が検出されていない一つのパルス出力信号に切り換える切換手段と、
   前記切換手段により切り換えられた一つのパルス出力信号を対応する前記相対ディレイ量だけ遅延させてパルス信号を生成するパルス生成手段と
   を備えたことを特徴とするパルス信号生成装置。
2. 前記エンコーダ信号を基にパルス周期が制限範囲内に収まるように調整して前記パルス出力信号を生成する出力信号生成手段を備えたことを特徴とする請求項１に記載のパルス信号生成装置。
3. 前記検出手段は、前記パルス異常として周期が正常周期の上限を超える周期上限異常を少なくとも検出する構成であり、
   前記出力信号生成手段は、前記検出手段の周期上限異常検出に基づき前記切換手段がパルス出力信号を切り換えた際に当該切り換えた後のパルス出力信号のパルスと切り換え前のパルス出力信号のパルスとの間のパルス周期が前記制限範囲内に収まりうる所定遅延時間だけ、前記エンコーダ信号のうち前記制限範囲内にパルス周期が収まる正常周期のエンコーダパルスを遅延させることにより当該正常周期のエンコーダパルスに基づく前記パルス出力信号を生成することを特徴とする請求項２に記載のパルス信号生成装置。
4. 前記パルス信号のパルス周期を計測するとともに複数回分の周期計測結果に基づいて妥当周期を求める妥当周期取得手段をさらに備え、
   前記パルス生成手段は、前記検出手段により前記複数のエンコーダの全てに周期異常が検出された場合は、前記パルス信号の一つ前のパルスに前記妥当周期と同周期のパルスを繋げるようにパルス信号を生成することを特徴とする請求項１乃至３のいずれか一項に記載のパルス信号生成装置。
5. 前記ディレイ量管理手段は、前記パルス出力信号ごとに位相差を計測する位相差計測手段を備え、前記相対ディレイ量は前記位相差に応じた調整時間であることを特徴とする請求項１乃至４のいずれか一項に記載のパルス信号生成装置。
6. 前記切換手段により切り換えられた一のパルス出力信号と対応する前記位相差計測手段は、位相差の計測を中止して切り換え時の位相差を保持し、他のパルス出力信号と対応する前記位相差計測手段は位相差の計測を行うように構成され、
   前記パルス生成手段は、切り換えられたパルス出力信号を前記保持された位相差に応じた調整時間だけ遅延させることを特徴とする請求項５に記載のパルス信号生成装置。
7. 請求項１乃至６のいずれか一項に記載のパルス信号生成装置と、前記検出対象としての搬送手段とを備えた搬送装置であって、
   前記パルス信号生成装置を構成する前記エンコーダが前記搬送手段の搬送速度に応じたパルス周期のエンコーダ信号を出力するものであることを特徴とする搬送装置。
8. 請求項７に記載の搬送装置と、前記搬送手段により搬送されるターゲットに画像を形成すべく記録を施す記録手段と、
   前記パルス生成手段により生成されたパルス信号に基づいて前記記録手段の記録タイミングを制御する制御手段とを備えたことを特徴とする画像形成装置。
9. 複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号のうち切り換えられた一のパルス出力信号に基づきパルス信号を生成するパルス信号生成方法であって、
   前記複数のエンコーダをそれぞれ出力元とする複数のパルス出力信号ごとにパルス信号との相対ディレイ量を管理するディレイ量管理ステップと、
   複数のエンコーダ信号のパルス異常を個別に検出する検出ステップと、
   前記複数のパルス出力信号のうちパルス異常が検出されていない一のパルス出力信号に切り換える切換ステップと、
   前記切換ステップで切り換えられた一のパルス出力信号を対応する前記相対ディレイ量だけ遅延させてパルス信号を生成するパルス生成ステップと
   を備えたことを特徴とするパルス信号生成方法。

Images