CN102522966A - 一种可编程纳秒级脉冲信号发生器 - Google Patents

Abstract

本发明公开了一种可编程纳秒级脉冲信号发生器，包括晶振源、频率发生器、整形电路、信号延迟电路、高速与门电路、微控制单元和脉冲信号输出接口；晶振源与频率发生器相连，为频率发生器提供稳定的基准频率信号；频率发生器分别与整形电路及微控制单元相连，频率发生器受微控制单元控制输出预设频率的信号给整形电路；整形电路分别与信号延迟电路及高速与门电路相连，高速与门电路同时接收信号延迟电路和整形电路的输出信号，高速与门电路将接收到的上述两路信号经与运算后输出窄脉冲信号给脉冲信号输出接口。采用本发明，能够实现纳秒级脉冲的输出及脉冲重复周期的调整。

Description

一种可编程纳秒级脉冲信号发生器

  

技术领域

本发明涉及脉冲信号产生技术，尤其涉及一种可编程纳秒级脉冲信号发生器。 

背景技术

脉冲技术是现代电子技术中一项重要的基础技术，其在大规模集成电路测试、半导体器件性能检测、地质探测以及雷达、电子对抗、通信系统和计算机硬件系统设计中都起着重要作用。但传统意义上的脉冲信号已经不能满足现代技术的需要,在很多实际工程应用中都需要各种脉宽的高速脉冲信号源。 

可见，脉冲技术在现代电子技术领域中所发挥的基础作用，而传统的可分立元件所构建的脉冲产生电路，却存在功能单一、不可编程、脉冲宽度难以调整和控制以及数字化、集成化程度低等不足的缺点。 

发明内容

有鉴于此，本发明的主要目的在于提供一种可编程纳秒级脉冲信号发生器，能够通过可编程延迟芯片和可编程信号源及高速比较器件的共同配合实现脉冲宽度的大范围精密连续可调的功能，以实现纳秒级脉冲的输出及脉冲重复周期的调整。 

为达到上述目的，本发明的技术方案是这样实现的： 

一种可编程纳秒级脉冲信号发生器，包括电源，晶振源1，频率发生器2、整形电路3、信号延迟电路4、高速与门电路5、微控制单元6和脉冲信号输出接口7；其中，

所述晶振源1与频率发生器2相连，为频率发生器2提供稳定的基准频率信号；

所述频率发生器2分别与整形电路3及微控制单元6相连，频率发生器2受微控制单元6控制输出预设频率的信号给整形电路3；

所述整形电路3分别与信号延迟电路4及高速与门电路5相连，高速与门电路5同时接收信号延迟电路4和整形电路3的输出信号，所述高速与门电路5将接收到的上述两路信号经与运算后输出窄脉冲信号给脉冲信号输出接口7。

其中，所述频率发生器2输出的预设频率的电信号x(t)为： 

 

其中，T为信号的周期，n为整数。

所述信号通过信号延迟电路4后的信号x’(t)为： 

其中，为迟延时间，n为整数，T为信号的周期。

所述信号x’(t)通过高速与门电路5后的输出信号y(t)为： 

    

其中， 

为迟延时间，n为整数，T为信号的周期。

所述晶振源1为频率大于1MHz的固定稳定频率的有源或无源晶振。 

所述频率发生器2为带编程接口的DDS信号发生器芯片。 

所述整形电路3为高速比较器。 

所述信号延迟电路4，由信号延迟芯片或延迟开关实现信号的可编程延迟。 

所述高速与门电路5，由高速与门芯片组成或由高速比较器搭建与电路实现。 

所述微控制单元6，为可编程控制芯片组成，或由普通单片机实现。 

本发明所提供的可编程纳秒级脉冲信号发生器，具有以下优点： 

该可编程纳秒级脉冲信号发生器，采用普通单片机对频率发生器、信号延迟芯片的控制实现对纳秒级脉冲重复周期的连续调整及脉冲宽度控制，由于所采用的频率发生器通常有非常稳定的频率输出，相比通过现场可编程门阵列（FPGA）等可编程芯片直接编程产生频率及频率的调整具有更高的稳定性。由于纳秒级脉冲的等效频率高达1GHz，如果通过FPGA等可编程芯片直接产生纳秒级脉冲则对可编程芯片的端口输出速率有很高的要求，通常能达到纳秒级输出的FPGA等可编程芯片成本较高。而本发明通过高速与电路实现最终的纳秒级脉冲的输出，可采用成本较低的高速与芯片或比较器来实现，而对频率发生器及信号延迟器芯片的控制仅需普通的单片机即可实现。因此，本发明的脉冲信号发生器，具有使用较低的成本即可实现对纳秒范围内的脉冲信号的产生、信号重复频率的调整、脉冲宽度的调整的优点。其，适用于大规模集成电路的测试、半导体器件性能检测、地质探测以及雷达、电子对抗、通信系统等领域。

附图说明

图1为本发明的可编程纳秒级脉冲信号发生器功能结构示意图。 

【主要部件及符号说明】 

1：晶振源 

2：频率发生器 

3：整形电路

4：信号延迟电路

5：高速与门电路

6：微控制单元（MCU）

7：脉冲信号输出接口。

具体实施方式

下面结合附图及本发明的实施例对本发明的脉冲信号发生器作进一步详细的说明。 

图1为本发明的可编程纳秒级脉冲信号发生器功能结构示意图，如图1所示，该脉冲信号发生器主要包括晶振源1、频率发生器2、整形电路3、信号延迟电路4、高速与门电路5、微控制单元（MCU）6和脉冲信号输出接口7。其通过单一电源供电即可。 

本发明的脉冲信号发生器，也可以是一种可编程的纳秒级告诉脉冲信号发生电路，由波形发生、信号整形、信号延迟、高速与门运算及单片机等可编程处理器控制部分组成。涉及纳秒级脉冲的产生、脉冲宽度调整、脉冲重复频率调整的应用，具体的说就是可实现脉冲产生、脉冲频率宽度调整的电路。 

其设计原理如下： 

频率发生器2输出的设定频率电信号可描述为：

      

 

其中，T为信号的周期，n为整数；可知，该信号的脉宽此时为T/2，周期为T。

由于线路自身的延迟非常小，可以忽略不计，故上述信号通过所述信号延迟电路4，变为： 

其中，

为迟延时间，n为整数，T为信号的周期。

该路信号的脉宽此时为： 

（   

，即此时并没有改变信号的脉宽和周期；

经过高速与门电路5后的输出信号为：

；

则，    

可见，此时由所述脉冲信号输出接口7输出的信号脉宽已经变为   

，这里T为设定好的信号周期，n为整数，   

可通过信号延迟电路4进行调节，这样通过调节   

可以得到合适的脉宽。

由于本发明所采用的电路均具有较高的上升、下降沿处理能力，因此可以通过控制频率发生器的输出频率及控制延迟单元的延迟时间来实现输出纳秒级脉冲及进行输出频率调整、脉冲宽度的控制。 

本发明的可编程纳秒级脉冲信号发生器的各功能部件，即晶振源1、频率发生器2、整形电路3、信号延迟电路4、高速与门电路5、微控制单元（MCU）6和脉冲信号输出接口7。其连接关系如下： 

所述晶振源1与频率发生器2相连，为频率发生器2提供稳定的基准频率信号；

所述频率发生器2分别与整形电路3及微控制单元6相连，频率发生器2受微控制单元6控制输出设定频率的信号给整形电路3；

所述整形电路3分别与信号延迟电路4及高速与门电路5相连，高速与门电路5同时接收信号延迟电路4的输出和整形电路3的输出信号，高速与门电路5将接收到的两路信号经与运算后输出窄脉冲信号给脉冲信号输出接口7。

本发明的脉冲信号发生器的工作原理如下： 

该可编程纳秒级脉冲信号发生器中，晶振源1产生基准信号，频率发生器2接收基准信号并根据MCU6的设置值进行分频、锁相等处理后输出符合设定值的频率信号。整形电路3将频率发生器2的输出信号进行整形，输出具有较高上升、下降沿的同频率方波信号。信号延迟电路4根据MCU6的设置值对输入的方波信号进行时间延迟后输出，这两路信号经信号延迟电路4延迟后具有信号频率相同、相位不同的特点。高速与门电路5同时接收信号延迟电路4及整形电路3输入的信号，仅当两路信号均为高电平时，经过高速与门电路5输出为高电平，否则输出为低电平。

这样，可通过信号延迟电路4的延迟时间来实现对两路信号同时为高电平持续时间的控制，从而实现对输出脉冲宽度的控制。 

其中：晶振源1，为常用器件，可选用1MHz以上固定稳定频率的有源或无源晶振。 

频率发生器2，为常用芯片，可选用带编程接口的DDS信号发生器芯片，如AD美国模拟器件公司的AD9833芯片，可以通过数据总线控制输出的信号频率，从而实现高速窄脉冲重复频率的调整。 

整形电路3，通常可由高速比较器实现，如凌特公司的LT1721高速比较器，可以实现纳秒级的上升下降沿信号输出。 

信号延迟电路4，能够实现对方波信号的时间延迟，可由信号延迟芯片或延迟开关来实现信号的可编程延迟，如DALLAS公司的 DS123系列芯片，可以实现最小.25ns步进的延迟时间可调。 

高速与门电路5，为常用电路，可由专用的高速与门芯片组成或由高速比较器搭建与电路实现与运算，通常搭建与电路的高速比较器可选用LT1721等高速比较器。 

微控制单元(MCU)6，为常用可编程控制芯片组成，实现对信号频率发生器、延迟芯片的控制，实现脉宽、频率的调整控制，可选用各种普通单片机实现。 

脉冲信号输出接口7，为常用连接器，可选用BNC、SMA等形式连接器。 

采用本发明的脉冲信号发生器，可以方便的实现纳秒级脉冲的产生、频率调整、脉冲宽度的控制。 

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。 

Claims (10)

1.一种可编程纳秒级脉冲信号发生器，包括电源和晶振源（1）；其特征在于，还包括频率发生器（2）、整形电路（3）、信号延迟电路（4）、高速与门电路（5）、微控制单元（6）和脉冲信号输出接口（7）；其中，

所述晶振源（1）与频率发生器（2）相连，为频率发生器（2）提供稳定的基准频率信号；

所述频率发生器（2）分别与整形电路（3）及微控制单元（6）相连，频率发生器（2）受微控制单元（6）控制输出预设频率的信号给整形电路（3）；

所述整形电路（3）分别与信号延迟电路（4）及高速与门电路（5）相连，高速与门电路（5）同时接收信号延迟电路（4）和整形电路（3）的输出信号，所述高速与门电路（5）将接收到的上述两路信号经与运算后输出窄脉冲信号给脉冲信号输出接口（7）。

2.根据权利要求1所述的可编程纳秒级脉冲信号发生器，其特征在于，所述频率发生器（2）输出的预设频率的电信号x(t)为：

 

其中，T为信号的周期，n为整数。

3.根据权利要求2所述的可编程纳秒级脉冲信号发生器，其特征在于，所述信号通过信号延迟电路（4）后的信号x’(t)为：

其中，为迟延时间，n为整数，T为信号的周期。

4.根据权利要求3所述的可编程纳秒级脉冲信号发生器，其特征在于，所述信号x’(t)通过高速与门电路（5）后的输出信号y(t)为：

    

其中， 

为迟延时间，n为整数，T为信号的周期。

5.根据权利要求1所述的可编程纳秒级脉冲信号发生器，其特征在于，所述晶振源（1）为频率大于1MHz的固定稳定频率的有源或无源晶振。

6.根据权利要求1所述的可编程纳秒级脉冲信号发生器，其特征在于，所述频率发生器（2）为带编程接口的DDS信号发生器芯片。

7.根据权利要求1所述的可编程纳秒级脉冲信号发生器，其特征在于，所述整形电路（3）为高速比较器。

8.根据权利要求1或3所述的可编程纳秒级脉冲信号发生器，其特征在于，所述信号延迟电路（4），由信号延迟芯片或延迟开关实现信号的可编程延迟。

9.根据权利要求1或4所述的可编程纳秒级脉冲信号发生器，其特征在于，所述高速与门电路（5），由高速与门芯片组成或由高速比较器搭建与电路实现。

10.根据权利要求1所述的可编程纳秒级脉冲信号发生器，其特征在于，所述微控制单元（6），为可编程控制芯片组成，或由普通单片机实现。