CN115208476A - 一种量子密钥发射机窄脉冲生成方法及系统 - Google Patents
一种量子密钥发射机窄脉冲生成方法及系统 Download PDFInfo
- Publication number
- CN115208476A CN115208476A CN202110382906.4A CN202110382906A CN115208476A CN 115208476 A CN115208476 A CN 115208476A CN 202110382906 A CN202110382906 A CN 202110382906A CN 115208476 A CN115208476 A CN 115208476A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock signal
- phase
- pulse
- aligned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/508—Pulse generation, e.g. generation of solitons
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/516—Details of coding or modulation
- H04B10/548—Phase or frequency modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/70—Photonic quantum communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
- H04L9/0852—Quantum cryptography
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Optics & Photonics (AREA)
- Pulse Circuits (AREA)
Abstract
本申请提供一种量子密钥发射机窄脉冲生成方法及系统,涉及量子保密通信技术领域,所述方法包括:1)脉冲信号生成:生成同脉宽、同周期的两路周期脉冲信号;2)相位自动对齐:选定参考时钟信号与待对齐时钟信号;获取参考时钟信号与待对齐时钟信号的相位差;判断所述相位差是否为零;若相位差不为零,调节待对齐时钟信号向参考时钟信号方向步进,得到对齐时钟信号;输出相位对齐指令;3)手动调节相位:接收相位对齐指令;配置调相参数;根据调相参数调节对齐时钟信号的相位;4)窄脉冲信号生成:将经手动调节相位后的两路周期脉冲信号做与运算得到窄脉冲信号。本申请提供的技术方案可以生成脉冲宽度较窄的窄脉冲,且成本较低。
Description
技术领域
本申请涉及量子保密通信技术领域,具体涉及一种量子密钥发射机窄脉冲生成方法及系统。
背景技术
量子保密通信技术主要是基于量子密钥分发技术 (Quantum Key Distribution,QKD) ,QKD是利用量子力学特性来保证通信安全性,使通信的双方能够产生并分享一个随机的、安全的密钥,来加密和解密消息。
量子密钥分发由量子密钥发射与量子密钥接收两部分组成,量子密钥发射由量子密钥发射机实现,而量子密钥发射机中的激光器需要通过数字脉冲信号驱动,在一些具体的应用场景中,激光器需要窄脉冲信号进行驱动,此外,窄脉冲信号驱动激光器可以提高系统的带宽,因此,窄脉冲生成技术是量子密钥分发研究的一个重要方向。
现有的量子密钥发射机窄脉冲生成技术,一般是一路脉冲信号经过分路芯片产生两路相同的脉冲信号,该两路脉冲信号会同时进入到延时芯片的两个输入端口,通过对延时芯片的控制,使得该两路输入脉冲信号产生预设的相位差输出至逻辑与门芯片,逻辑与门芯片将得到的两路信号通过逻辑与运算生成一路窄脉冲宽度信号。然而,采用现有技术,一方面,由于延时芯片延时精度的限制,生成的窄脉冲宽度较宽;另一方面,需要搭建额外的延时电路,成本较高。在某些实际应用场景中,要求驱动激光器的窄脉冲信号宽度越窄越好,而采用现有的窄脉冲生成技术难以满足需求。
发明内容
本申请提供一种量子密钥发射机窄脉冲生成方法及系统,以解决现有技术生成的窄脉冲宽度较宽的问题。
一种量子密钥发射机窄脉冲生成方法,包括如下步骤:
1)脉冲信号生成:
生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;
生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号;
2)相位自动对齐:
选定参考时钟信号与待对齐时钟信号;
获取所述参考时钟信号与所述待对齐时钟信号的相位差;
判断所述相位差是否为零;
若所述相位差不为零,调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号;
输出相位对齐指令;
3)手动调节相位:
接收所述相位对齐指令;
配置调相参数;
根据所述调相参数调节所述对齐时钟信号的相位;
4)窄脉冲信号生成:
将经手动调节相位后的所述第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的所述第二周期脉冲信号作为第四周期脉冲信号;
将所述第三周期脉冲信号与所述第四周期脉冲信号做与运算得到窄脉冲信号。
优选地,通过配置FPGA中的第一高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的所述第一周期脉冲信号;通过配置FPGA中的第二高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的所述第二周期脉冲信号。
优选地,所述脉冲宽度W1为500ps、周期T1为1us。
优选地,选定所述第一高速信号脉冲生成模块的工作时钟作为所述参考时钟信号而所述第二高速信号脉冲生成模块的工作时钟作为所述待对齐时钟信号,或者,选定所述第二高速信号脉冲生成模块的工作时钟作为所述参考时钟信号而所述第一高速信号脉冲生成模块的工作时钟作为所述待对齐时钟信号。
优选地,所述若所述相位差不为零,调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号的步骤包括:判断出所述相位差不为零,所述相位差为T2;调节所述待对齐时钟信号向所述参考时钟信号方向步进,每次步进的大小范围为0~T3;若T2小于T3,则所述待对齐时钟信号向所述参考时钟信号方向步进一次并且步进大小为T2;若T2等于n1个T3,则所述待对齐时钟信号向所述参考时钟信号方向步进n1次并且每次步进大小为T3;若n2个T3再与T4之和才等于T2,其中T4小于T3且T4大于0,则所述待对齐时钟信号向所述参考时钟信号方向步进n2+1次,并且前n2次步进大小为T3,第n2+1次步进大小为T4;得到所述对齐时钟信号。
优选地,所述T3为10ps。
优选地,根据所需窄脉冲的脉冲宽度,通过开环调节器手动配置所述调相参数,根据所述调相参数调节所述对齐时钟信号的相位。
优选地,所需窄脉冲的脉冲宽度为W2,W2小于W1,则根据所述调相参数调节所述对齐时钟信号的相位改变W1-W2,得到所述第三周期脉冲信号与所述第四周期脉冲信号,所述第三周期脉冲信号与所述第四周期脉冲信号的相位差为W1-W2。
一种量子密钥发射机窄脉冲生成系统,包括:
第一高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;
第二高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号;
鉴相器,用于获取参考时钟信号与待对齐时钟信号的相位差;
闭环调节器,用于判断所述相位差是否为零,若所述相位差不为零,用于调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号,还用于输出相位对齐指令;
开环调节器,用于接收相位对齐指令,用于配置调相参数,还用于根据所述调相参数调节所述对齐时钟信号的相位;
窄脉冲生成模块,用于将经手动调节相位后的所述第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的所述第二周期脉冲信号作为第四周期脉冲信号,将所述第三周期脉冲信号与所述第四周期脉冲信号做与运算得到窄脉冲信号。
本申请提供一种量子密钥发射机窄脉冲生成方法及系统,与现有技术相比有以下优点:
1.本申请的第一高速信号脉冲生成模块与第二高速信号脉冲生成模块均为FPGA(Field Programmable Gate Array)内部可集成的模块,相比于现有技术中在FPGA生成一路脉冲信号后再扩展连接分路芯片与延时芯片的方法,系统成本较低。
2.本申请可手动调节得到任意脉宽的窄脉冲信号,相比于现有技术,没有延时芯片延时精度的限制,可以得到脉冲宽度更窄的脉冲信号。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请量子密钥发射机窄脉冲生成方法流程示意图;
图2为本申请量子密钥发射机窄脉冲生成方法时序示意图;
图3为本申请量子密钥发射机窄脉冲生成系统示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
本申请的第一方面提供一种量子密钥发射机窄脉冲生成方法,如图1所示的本申请量子密钥发射机窄脉冲生成方法流程示意图和图2所示的本申请量子密钥发射机窄脉冲生成方法时序示意图,该窄脉冲生成方法基于FPGA(Field Programmable Gate Array)实现,用于生成量子密钥发射机用的窄脉冲信号,该方法包括如下步骤:
步骤101,脉冲信号生成:生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号。根据用户对窄脉冲信号脉冲宽度的需求,通过配置FPGA内第一路高速收发器中的第一高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的上述第一周期脉冲信号;通过配置FPGA内第二路高速收发器中的第二高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的上述第二周期脉冲信号。第一周期脉冲信号与第二周期脉冲属于同脉宽(脉冲宽度)且同频率的周期脉冲信号,在一种可行的实施例中,脉冲宽度W1可以为500ps、周期T1可以为1us。第一路高速收发器与第二路高速收发器可以是同一FPGA内两路不同的高速收发器,且每路高速收发器均有各自独立的工作时钟,同一路高速收发器内生成的周期脉冲信号的相位由工作时钟的相位决定。
本申请中的相位对齐是指两个周期脉冲信号之间对应脉冲信号的上升沿是对齐的,例如,第一周期脉冲信号相位与第二周期脉冲信号相位对齐是指第一周期脉冲信号中第一个脉冲信号的上升沿与第二周期脉冲信号中第一个脉冲信号的上升沿是对齐的,调节相位即整体调节脉冲信号向左移或向右移以改变上升沿的位置,相位差即两个周期脉冲信号之间对应脉冲信号的上升沿的位置差。
步骤102,相位自动对齐。第一路高速收发器的工作时钟即第一高速信号脉冲生成模块的工作时钟,第二路高速收发器的工作时钟即第二高速信号脉冲生成模块的工作时钟。由于同一路高速收发器内生成的周期脉冲信号的相位由工作时钟的相位决定,因此,调整相应的工作时钟的相位即可同等程度的改变对应的周期脉冲信号的相位,即当第一高速信号脉冲生成模块的工作时钟与第二高速信号脉冲生成模块的工作时钟的相位对齐时,第一周期脉冲信号与第二周期脉冲信号的相位也是对齐的。由于不同的高速收发器的各个工作时钟之间的初始相位并不一定是对齐的,即初始相位之间有一定的误差,因此,首先需要使得两路高速收发器各自的工作时钟相位对齐。选定参考时钟信号与待对齐时钟信号:选定第一高速信号脉冲生成模块的工作时钟作为参考时钟信号而将第二高速信号脉冲生成模块的工作时钟作为待对齐时钟信号,或者,选定第二高速信号脉冲生成模块的工作时钟作为参考时钟信号而将第一高速信号脉冲生成模块的工作时钟作为待对齐时钟信号,即从两路高速信号脉冲生成模块的工作时钟中指定一路作为参考时钟信号而另一路作为待对齐时钟信号。获取参考时钟信号与待对齐时钟信号的相位差:通过鉴相器获取两时钟信号的相位差。判断上述相位差是否为零:通过闭环调节器判断上述相位差是否为零。若闭环调节器判断出上述相位差为零,则表示参考时钟信号与待对齐时钟信号的相位是对齐的,也表示第一周期脉冲信号与第二周期脉冲信号是对齐的,则由闭环调节器输出相位对齐指令。若上述相位差不为零,调节待对齐时钟信号向参考时钟信号方向步进,得到对齐时钟信号:当闭环调节器判断出上述相位差不为零,设相位差为T2,则闭环调节器自动调节上述待对齐时钟信号向参考时钟信号方向步进,即当待对齐时钟信号的第一个脉冲信号的上升沿相对于参考时钟信号的第一个脉冲信号的上升沿偏左时,闭环调节器自动调节待对齐时钟信号向右步进,当待对齐时钟信号的第一个脉冲信号的上升沿相对于参考时钟信号的第一个脉冲信号的上升沿偏右时,闭环调节器自动调节待对齐时钟信号向左步进,每次步进的大小范围为0~T3,在一种可行的实施例中,T3可以为10ps;若T2小于T3,则需要待对齐时钟信号向参考时钟信号方向步进一次并且步进大小为T2;若T2等于n1个T3,其中n1为大于等于1的正整数,则上述待对齐时钟信号向参考时钟信号方向步进n1次并且每次步进大小为T3;若n2个T3再与T4之和才等于T2,其中,T4小于T3且T4大于0,n2为大于等于1的正整数,则上述待对齐时钟信号向参考时钟信号方向步进n2+1次,并且前n2次步进大小为T3,第n2+1次步进大小为T4;经过上述调节过程,可最终得到与参考时钟信号对齐的对齐时钟信号。待由闭环调节器调节待对齐时钟信号变为对齐时钟信号后,由闭环调节器输出相位对齐指令,此时,第一周期脉冲信号与第二周期脉冲信号的相位也是对齐的。
步骤103,手动调节相位:接收所述相位对齐指令;配置调相参数;根据所述调相参数调节所述对齐时钟信号的相位。待开环调节器接收到相位对齐指令后,可以向开环调节器配置调相参数,具体地,用户可根据所需窄脉冲的脉冲宽度,通过开环调节器手动配置上述调相参数,该调相参数是针对上述对齐时钟信号的相位调节参数,由于调整相应的工作时钟的相位即可同等程度的改变对应的周期脉冲信号的相位,因此,根据调相参数调节对齐时钟信号的相位可以对应地改变第一周期脉冲信号或者第二周期脉冲信号的相位。例如,用户所需窄脉冲的脉冲宽度为W2,其中W2小于W1,则用户可手动配置调相参数,使得开环调节器根据上述调相参数调节上述对齐时钟信号的相位改变W1-W2即整体相位平移W1-W2,即使得参考时钟信号与对齐时钟信号的相位差为W1-W2,对应地,经手动调节相位后的第一周期脉冲信号与第二周期脉冲信号的相位差也为W1-W2。将经手动调节相位后的第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的第二周期脉冲信号作为第四周期脉冲信号;得到第三周期脉冲信号与第四周期脉冲信号,上述第三周期脉冲信号与上述第四周期脉冲信号的相位差为W1-W2。
步骤104,窄脉冲信号生成:将经手动调节相位后的第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的第二周期脉冲信号作为第四周期脉冲信号;将上述第三周期脉冲信号与上述第四周期脉冲信号做与运算得到窄脉冲信号。具体地,将经手动调节相位后的第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的所述第二周期脉冲信号作为第四周期脉冲信号,此时,第三周期脉冲信号与第四周期脉冲信号具有一定的的相位差,通过窄脉冲生成模块将第三周期脉冲信号与第四周期脉冲信号做与运算得到周期窄脉冲信号,如第三周期脉冲信号与所述第四周期脉冲信号的相位差为W1-W2,通过与运算可得到用户所需要的脉冲宽度为W2的窄脉冲信号。
对应于上述量子密钥发射机窄脉冲生成方法,本申请的第二方面提供一种量子密钥发射机窄脉冲生成系统,用于实现本申请提供的上述窄脉冲生成方法,参照图2所示的本申请量子密钥发射机窄脉冲生成系统示意图,该系统包括:第一高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;第二高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号;鉴相器,用于获取参考时钟信号与待对齐时钟信号的相位差;闭环调节器,用于判断上述相位差是否为零,若上述相位差不为零,用于调节待对齐时钟信号向参考时钟信号方向步进,得到对齐时钟信号,还用于输出相位对齐指令;开环调节器,用于接收相位对齐指令,用于手动配置调相参数,还用于根据上述调相参数调节对齐时钟信号的相位;窄脉冲生成模块,用于将经手动调节相位后的第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的第二周期脉冲信号作为第四周期脉冲信号,将上述第三周期脉冲信号与上述第四周期脉冲信号做与运算得到窄脉冲信号。
闭环调节器可以自动判断相位差是否为零,若相位差不为零则自动循环“步进调节-判断相位差是否为零-步进调节”流程,直至判断出相位差为零,输出相位对齐指令。开环调节器接收到相位对齐指令后,用户可以手动向开环调节器配置调相参数,以调整对齐时钟信号的相位。
上述第一高速信号脉冲生成模块、第二高速信号脉冲生成模块、鉴相器、闭环调节器、开环调节器均可采用FPGA自身内部集成模块,而窄脉冲生成模块可采用扩展的逻辑与门芯片。在一种可行的实施例中,在鉴相器与闭环调节器之间还可以设置FPGA自身内部集成的滤波模块,用以平滑相位差参数。
通过上述实施方法和实施方式,用户可以根据自身需求调节获取任意宽度的窄脉冲信号,尤其适用于量子保密通信技术领域,在某些实际应用场景中,使用生成的脉宽较窄的窄脉冲信号驱动激光器可以提高整个量子通信系统的带宽。此外,本申请的窄脉冲生成系统基于FPGA与逻辑与门芯片即可实现,系统成本较低。
需要说明的是,在本申请的描述中,术语“第一”、“第二”等仅用于描述目的和区别类似的对象,两者之间并不存在先后顺序,也不能理解为指示或暗示相对重要性。此外,在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (9)
1.一种量子密钥发射机窄脉冲生成方法,其特征在于,包括如下步骤:
1)脉冲信号生成:
生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;
生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号;
2)相位自动对齐:
选定参考时钟信号与待对齐时钟信号;
获取所述参考时钟信号与所述待对齐时钟信号的相位差;
判断所述相位差是否为零;
若所述相位差不为零,调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号;
输出相位对齐指令;
3)手动调节相位:
接收所述相位对齐指令;
配置调相参数;
根据所述调相参数调节所述对齐时钟信号的相位;
4)窄脉冲信号生成:
将经手动调节相位后的所述第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的所述第二周期脉冲信号作为第四周期脉冲信号;
将所述第三周期脉冲信号与所述第四周期脉冲信号做与运算得到窄脉冲信号。
2.根据权利要求1所述的量子密钥发射机窄脉冲生成方法,其特征在于,通过配置FPGA中的第一高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的所述第一周期脉冲信号;通过配置FPGA中的第二高速信号脉冲生成模块,生成一路脉冲宽度为W1、周期为T1的所述第二周期脉冲信号。
3.根据权利要求2所述的量子密钥发射机窄脉冲生成方法,其特征在于,所述脉冲宽度W1为500ps、周期T1为1us。
4.根据权利要求2所述的量子密钥发射机窄脉冲生成方法,其特征在于,选定所述第一高速信号脉冲生成模块的工作时钟作为所述参考时钟信号而所述第二高速信号脉冲生成模块的工作时钟作为所述待对齐时钟信号,或者,选定所述第二高速信号脉冲生成模块的工作时钟作为所述参考时钟信号而所述第一高速信号脉冲生成模块的工作时钟作为所述待对齐时钟信号。
5.根据权利要求1所述的量子密钥发射机窄脉冲生成方法,其特征在于,所述若所述相位差不为零,调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号的步骤包括:
判断出所述相位差不为零,所述相位差为T2;
调节所述待对齐时钟信号向所述参考时钟信号方向步进,每次步进的大小范围为0~T3;
若T2小于T3,则所述待对齐时钟信号向所述参考时钟信号方向步进一次并且步进大小为T2;
若T2等于n1个T3,则所述待对齐时钟信号向所述参考时钟信号方向步进n1次并且每次步进大小为T3;
若n2个T3再与T4之和才等于T2,其中T4小于T3且T4大于0,则所述待对齐时钟信号向所述参考时钟信号方向步进n2+1次,并且前n2次步进大小为T3,第n2+1次步进大小为T4;
得到所述对齐时钟信号。
6.根据权利要求5所述的量子密钥发射机窄脉冲生成方法,其特征在于,所述T3为10ps。
7.根据权利要求1所述的量子密钥发射机窄脉冲生成方法,其特征在于,根据所需窄脉冲的脉冲宽度,通过开环调节器手动配置所述调相参数,根据所述调相参数调节所述对齐时钟信号的相位。
8.根据权利要求7所述的量子密钥发射机窄脉冲生成方法,其特征在于,所需窄脉冲的脉冲宽度为W2,W2小于W1,则根据所述调相参数调节所述对齐时钟信号的相位改变W1-W2,得到所述第三周期脉冲信号与所述第四周期脉冲信号,所述第三周期脉冲信号与所述第四周期脉冲信号的相位差为W1-W2。
9.一种量子密钥发射机窄脉冲生成系统,其特征在于,所述系统包括:
第一高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第一周期脉冲信号;
第二高速信号脉冲生成模块,用于生成一路脉冲宽度为W1、周期为T1的第二周期脉冲信号;
鉴相器,用于获取参考时钟信号与待对齐时钟信号的相位差;
闭环调节器,用于判断所述相位差是否为零,若所述相位差不为零,用于调节所述待对齐时钟信号向所述参考时钟信号方向步进,得到对齐时钟信号,还用于输出相位对齐指令;
开环调节器,用于接收相位对齐指令,用于配置调相参数,还用于根据所述调相参数调节所述对齐时钟信号的相位;
窄脉冲生成模块,用于将经手动调节相位后的所述第一周期脉冲信号作为第三周期脉冲信号,将经手动调节相位后的所述第二周期脉冲信号作为第四周期脉冲信号,将所述第三周期脉冲信号与所述第四周期脉冲信号做与运算得到窄脉冲信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110382906.4A CN115208476A (zh) | 2021-04-09 | 2021-04-09 | 一种量子密钥发射机窄脉冲生成方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110382906.4A CN115208476A (zh) | 2021-04-09 | 2021-04-09 | 一种量子密钥发射机窄脉冲生成方法及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115208476A true CN115208476A (zh) | 2022-10-18 |
Family
ID=83571578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110382906.4A Pending CN115208476A (zh) | 2021-04-09 | 2021-04-09 | 一种量子密钥发射机窄脉冲生成方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115208476A (zh) |
Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1192892A (en) * | 1967-10-02 | 1970-05-20 | Raytheon Co | Automatic Phase Correction of Digital Signals |
US5122675A (en) * | 1990-10-12 | 1992-06-16 | Vlsi Technology, Inc. | Digital line lock circuit with noise immunity |
CN1168026A (zh) * | 1997-03-04 | 1997-12-17 | 中国科学院空间科学与应用研究中心 | 一种纳秒级调制窄脉冲产生装置 |
US20080272808A1 (en) * | 2007-05-04 | 2008-11-06 | Exar Corporation | Means To Detect A Missing Pulse And Reduce The Associated PLL Phase Bump |
CN101442300A (zh) * | 2008-12-26 | 2009-05-27 | 桂林电子科技大学 | 一种数字式脉宽可调超宽带脉冲产生装置 |
CN101789784A (zh) * | 2009-12-15 | 2010-07-28 | 北京时代民芯科技有限公司 | 用于延时锁定环的可配置鉴相器 |
CN102420522A (zh) * | 2010-09-28 | 2012-04-18 | 英特赛尔美国股份有限公司 | 用于开环调制以检测窄pwm脉冲的系统和方法 |
CN102522966A (zh) * | 2011-12-30 | 2012-06-27 | 武汉电信器件有限公司 | 一种可编程纳秒级脉冲信号发生器 |
US8675798B1 (en) * | 2010-12-23 | 2014-03-18 | Netlogic Microsystems, Inc. | Systems, circuits, and methods for phase inversion |
US20150116380A1 (en) * | 2013-10-30 | 2015-04-30 | Apple Inc. | Backlight driver chip incorporating a phase lock loop (pll) with programmable offset/delay and seamless operation |
CN105357819A (zh) * | 2015-11-09 | 2016-02-24 | 山东航天电子技术研究所 | 一种可输出任意轮廓波形和极窄脉冲的光源控制装置 |
CN106443184A (zh) * | 2016-11-23 | 2017-02-22 | 优利德科技(中国)有限公司 | 一种相位检测装置及相位检测方法 |
CN109687846A (zh) * | 2018-12-19 | 2019-04-26 | 南京国博电子有限公司 | 一种低相噪宽带有源单片集成宽带梳谱发生器 |
CN109981084A (zh) * | 2017-12-27 | 2019-07-05 | 一诺仪器(中国)有限公司 | 基于fpga的窄脉冲输出系统及方法 |
CN111404515A (zh) * | 2020-04-01 | 2020-07-10 | 中国电子科技集团公司第三十四研究所 | 一种参数可调的窄脉冲产生电路 |
-
2021
- 2021-04-09 CN CN202110382906.4A patent/CN115208476A/zh active Pending
Patent Citations (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1192892A (en) * | 1967-10-02 | 1970-05-20 | Raytheon Co | Automatic Phase Correction of Digital Signals |
US5122675A (en) * | 1990-10-12 | 1992-06-16 | Vlsi Technology, Inc. | Digital line lock circuit with noise immunity |
CN1168026A (zh) * | 1997-03-04 | 1997-12-17 | 中国科学院空间科学与应用研究中心 | 一种纳秒级调制窄脉冲产生装置 |
US20080272808A1 (en) * | 2007-05-04 | 2008-11-06 | Exar Corporation | Means To Detect A Missing Pulse And Reduce The Associated PLL Phase Bump |
CN101442300A (zh) * | 2008-12-26 | 2009-05-27 | 桂林电子科技大学 | 一种数字式脉宽可调超宽带脉冲产生装置 |
CN101789784A (zh) * | 2009-12-15 | 2010-07-28 | 北京时代民芯科技有限公司 | 用于延时锁定环的可配置鉴相器 |
CN102420522A (zh) * | 2010-09-28 | 2012-04-18 | 英特赛尔美国股份有限公司 | 用于开环调制以检测窄pwm脉冲的系统和方法 |
US8675798B1 (en) * | 2010-12-23 | 2014-03-18 | Netlogic Microsystems, Inc. | Systems, circuits, and methods for phase inversion |
CN102522966A (zh) * | 2011-12-30 | 2012-06-27 | 武汉电信器件有限公司 | 一种可编程纳秒级脉冲信号发生器 |
US20150116380A1 (en) * | 2013-10-30 | 2015-04-30 | Apple Inc. | Backlight driver chip incorporating a phase lock loop (pll) with programmable offset/delay and seamless operation |
CN105357819A (zh) * | 2015-11-09 | 2016-02-24 | 山东航天电子技术研究所 | 一种可输出任意轮廓波形和极窄脉冲的光源控制装置 |
CN106443184A (zh) * | 2016-11-23 | 2017-02-22 | 优利德科技(中国)有限公司 | 一种相位检测装置及相位检测方法 |
CN109981084A (zh) * | 2017-12-27 | 2019-07-05 | 一诺仪器(中国)有限公司 | 基于fpga的窄脉冲输出系统及方法 |
CN109687846A (zh) * | 2018-12-19 | 2019-04-26 | 南京国博电子有限公司 | 一种低相噪宽带有源单片集成宽带梳谱发生器 |
CN111404515A (zh) * | 2020-04-01 | 2020-07-10 | 中国电子科技集团公司第三十四研究所 | 一种参数可调的窄脉冲产生电路 |
Non-Patent Citations (1)
Title |
---|
许超龙;赖明澈;罗章;向阳;庞征斌;: "65nm CMOS可集成ps级窄脉冲驱动器", 计算机工程与科学, no. 03 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1464111B1 (en) | Multiple analog and digital downconversion | |
US6631144B1 (en) | Multi-rate transponder system and chip set | |
US7995698B2 (en) | Method for binary clock and data recovery for fast acquisition and small tracking error | |
US8792535B2 (en) | Semiconductor device, receiver, transmitter, transceiver and communication system | |
EP2233936A1 (en) | Test device and test method | |
KR20040031389A (ko) | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 | |
KR20030079299A (ko) | 여유 있는 셋업 앤드 홀드 타임 마진을 가지는 병렬-직렬송신 회로 | |
CA1215120A (en) | Optical heterodyne detection pulse receiving system and method | |
US20080165591A1 (en) | Semiconductor memory device and method for driving the same | |
CN115208476A (zh) | 一种量子密钥发射机窄脉冲生成方法及系统 | |
KR100871640B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
US8279849B2 (en) | Propagation delay time adjustment method, propagation delay time adjustment system, propagation delay time adjustment device, storage medium stored with propagation delay time adjustment program, and node device | |
EP1913696B1 (en) | Delay-locked loop | |
US7515668B1 (en) | Data and/or clock recovery circuits with sampling offset correction | |
AU2003240411A1 (en) | Method and arrangement for reducing the signal degradation in an optical polarisation-multiplex signal | |
US8456205B2 (en) | Phase-frequency comparator and serial transmission device | |
KR20110119976A (ko) | 반도체 집적회로의 지연고정루프 및 그의 구동방법 | |
CN108271088B (zh) | 光模块的cdr带宽调整方法及装置 | |
US8994421B1 (en) | Synchronization circuit and semiconductor apparatus using the same | |
US7916819B2 (en) | Receiver system and method for automatic skew-tuning | |
US6771729B1 (en) | Clock recovery circuit and transmitter-receiver therewith | |
JP2004356701A (ja) | ハーフレートcdr回路 | |
US7376528B2 (en) | Devices and methods for testing clock and data recovery devices | |
US6316973B1 (en) | Transmission timing adjusting circuit and method | |
US11711110B2 (en) | Communication system, transmission device, and reception device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |