CN109687846A - 一种低相噪宽带有源单片集成宽带梳谱发生器 - Google Patents

Abstract

本发明公开了一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是包括前端宽带比较器，粗调延时链路模块，细调延时链路模块和输出驱动模块，采用GaAs或InP工艺，基于窄脉冲产生原理，利用片内及片外的模拟及数字控制延时相结合的方式来产生皮秒级窄脉冲并驱动输出，以有源单片的方式获得宽带梳谱发生器。本发明充分利用GaAs或InP HBT工艺的低相噪、高频特征，获得低于20ps甚至10ps以内的极窄时域脉冲，从而获得宽带且平坦的梳谱特征；同时可以有效补偿工艺误差，并可以根据实际需要通过片外电阻、电压的调整来获得不同的梳谱特征，满足不同情况的指标需求，具备高灵活性、低压低功耗、低相噪、宽带、优良平坦度的特征，并同样适用于SiGe HBT工艺。

Description

一种低相噪宽带有源单片集成宽带梳谱发生器

技术领域

本发明涉及的是半导体集成电路设计技术领域，尤其涉及一种采用GaAs或InP工艺制作的低相噪宽带有源单片集成宽带梳谱发生器。

背景技术

宽带梳谱发生器广泛应用于仪器仪表及雷达系统中，主要用于将单一频率的输入信号激励产生多次谐波分量信号，并加以利用，大多应用在倍频信号源及参考源系统中。随着微波毫米波系统工作频率的不断提升，对梳谱发生器的带宽、相噪、功耗及平坦度都提出了越来越高的要求。而常规的基于阶跃恢复二极管及非线性传输线原理的梳谱发生器无法实现高至毫米波频段的梳谱性能，并且其幅度平坦度也较差，同时其相噪受限于阶跃二极管自身特性而无法获得低相噪指标；另外，采用时钟采样延时原理实现梳谱发生器虽然具备较高的灵活性，但传统方法无法获得皮秒级窄脉冲，也无法获得平坦的宽带特征。

如图1（a）所示，传统的基于阶跃恢复二极管的梳谱发生器系统，需要对输入信号进行功率放大，使其功率足以实现对阶跃恢复二极管的击穿，从而获得窄脉冲信号。从其原理可知，其输出脉冲信号取决于阶跃恢复二极管的击穿特征，整体方案通常需要的工作电压，功耗整体功耗较大，且相噪特征差，宽带频谱平坦度较差。

如图1（b）所示，传统的基于时钟同步延时原理的梳谱发生器系统，需要输入两路周期性脉冲信号，一路作为时钟信号，一路作为数据信号。时钟信号将数据信号以固定的采样沿同步将数据采集下来，而后经过内部的脉冲计数及逻辑操作来获得不同占空比的输出脉冲信号。从其原理可知，其输出最窄脉宽即为时钟信号的半周期信号，因而无法获得稳定的皮秒级窄脉冲输出信号。

发明内容

本发明的目的在于针对上述几种现有宽带梳谱发生器技术存在的缺陷，提出一种低相噪宽带有源单片集成宽带梳谱发生器，通过片外的数字与模拟控制端补偿工艺偏差，同时获得皮秒级的窄脉冲信号，获得宽带且平坦的梳谱特征，并提供可变延时控制，提高使用灵活性。

本发明的技术解决方案：一种低相噪宽带有源单片集成宽带梳谱发生器，其结构包括将输入信号片内整形的前端宽带比较器201，将信号进行粗延时并产生窄脉冲的粗调延时链路模块202，将窄脉冲信号进行细调延时调整的细调延时链路模块203，将最终的摘脉冲信号进行驱动输出的输出驱动模块204；其中前端宽带比较器201的输入端连接外部信号输入端口，前端宽带比较器201的输出端连接粗调延时链路模块202的输入端，粗调延时链路模块202的输出端连接细调延时链路模块203的输入端，细调延时链路模块203的输出端连接的输出驱动模块204输入端，输出驱动模块204的输出端连接外部信号输出端口；粗调延时链路模块202上设有4个数控延时控制端口，细调延时链路模块203上设有1个模拟延时控制端口。

所述的粗调延时模块202包括并行延时链路单元401，外部数字控制选择单元402和窄脉冲产生模块403；其中并行延时链路单元401连接粗调延时模块202的信号输入端，通过4条延时链路同时连接至外部数字控制选择单元402，外部数字控制选择单元402通过A延时信号输出线路和BA延时信号输出线路连接窄脉冲产生模块403连接粗调延时模块202的信号输出端；并行延时链路单元401由级联的倒相器或缓冲器级联构成；外部数字控制选择单元402由多路选择开关构成；窄脉冲产生模块403由高速与非门逻辑电路构成。

所述的细调延时链路模块203包括延时链路单元501、模拟连续可控延时单元502，外部模拟控制端输入转换单元503和窄脉冲产生电路单元504，其中细调延时链路模块203输入端的一支S1线路直接连接窄脉冲产生电路单元504的第一输入端，另一支S2线路通过延时链路单元501和模拟连续可控延时单元502连接至窄脉冲产生电路单元504的第二输入端，外部模拟控制端输入转换单元503的一端连接模拟延时控制端口，另一端连接模拟连续可控延时单元502。

进一步的，所述的模拟连续可控延时单元502包括第一至第六电阻R1～R6，第一至第十晶体管Q1～Q10，第一时钟信号输入端s1p、s1n、第二时钟信号输入端s2p、s2n，第一至第二差分电压信号输入端delayp、delayn，偏置电压输入端BIAS，差分输出节点so；其中，第一晶体管Q1和第二晶体管Q2的基极分别连接到第一时钟信号输入端s1p、s1n，构成第一差分对管；第三晶体管Q3和第四晶体管Q4的基极分别连接到第二时钟信号输入端s2p、s2n，构成第二差分对管；第一晶体管Q1的集电极分别与第一电阻R1的一端、第三晶体管Q3的集电极、第八晶体管Q8的基极相连；第二晶体管Q2的集电极分别与第二电阻R2的一端、第四晶体管Q4的集电极、第七晶体管Q7的基极相连；第一晶体管Q1的发射极和第二晶体管Q2的发射极、第五晶体管Q5的集电极相连；第三晶体管Q3的发射极和第四晶体管Q4的发射极、第六晶体管Q6的集电极相连；第五晶体管Q5的基极连接到第一差分电压信号输入端delayp；第六晶体管Q6的基极连接到第二差分电压信号输入端delayn；第五晶体管Q5的发射极和第六晶体管Q6的发射极、第九晶体管Q9的集电极相连；第九晶体管Q9的发射极和第五电阻R5串联后连接到第一电压输入端VEE；第七晶体管Q7的发射极分别和第八晶体管Q8的发射极、第十晶体管Q10的集电极相连；第十晶体管Q10的发射极和第六电阻R6串联后连接到第二电压输入端VEE；第七晶体管Q7的集电极和第三电阻R3的一端相连并连接到输出差分节点so同相端；第八晶体管Q8的集电极和第四电阻R4的一端相连并连接到so反相端；第一电阻R1的另一端分别和第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端连接后接地；第九晶体管Q9的基极和第十晶体管Q10的基极分别连接到偏置电压输入端BIAS。

其工作方法包括如下步骤：

1）前端宽带比较器201将输入的单端脉冲或正弦波信号转换为芯片内部的差分信号，并实现波形整形，输出边沿陡峭的脉冲波形；

2）粗调延时模块202通过外部的数控延时控制端口，结合粗调延时链路，选择产生两路不同的延时信号，由窄脉冲产生单元提取延时信息并转化为脉冲宽度，输出窄脉冲信号；

3）细调延时模块203通过外部的模拟延时控制端口，结合细调延时链路，产生两路不同的皮秒级延时信号，由窄脉冲产生单元提取皮秒级延时信息并转化为皮秒级脉冲宽度，输出皮秒级窄脉冲信号；

4）输出驱动模块204将产生的皮秒级窄脉冲信号进行功率放大并输出，同时完成输出阻抗的匹配。

所述步骤2）中粗调延时模块202内部的并行延时链路单元401产生一组包含不同延时信息的信号（通常其差异在纳秒级），由外部数字控制选择单元402根据实际需要选择出两路延时信号，窄脉冲产生模块403根据两路延时信息来产生窄脉冲信号，且脉冲宽度与延时差异一一对应。

所述步骤3）中细调延时模块203内部的延时链路单元501产生两路不同延时差异的延时信号，其差异在皮秒量级；外部模拟控制端输入转换单元503用于完成外部单端的模拟控制端到内部的差分模拟控制端转换，输出差分电压信号delayp/delayn至模拟连续可控延时单元502；模拟连续可控延时单元502的输入为两路来自不同链路且存在一定时序相位差异的差分信号s1p/s1n和s2p/s2n，在来自输入转换单元的差分电压信号delayp/delayn的控制下组合输出，具体为：如果delayp电位高于delayn，单元的输出so的相位则趋近于s1p/s1n；反之则趋近于s2p/s2n，趋近的程度与delayp/delayn的相对电位及本单元的线性度相关；由此实现在delayp/delayn信号控制下，时钟相位在s1p/s1n到s2p/s2n的连续可调变化，实现内部延时量的高精度连续调整，为后续窄脉冲的皮秒级调整打下基础。

本发明的优点：

1）利用GaAs或InP HBT器件自身的低相噪特点，可以得到相比传统的阶跃恢复二极管及非线性传输线的梳谱发生器更低的相位噪声；

2）只需一路低频信号，功率在-10dBm~+5dBm，电源电压在3.3伏或5伏即可工作，芯片功耗及对外部加电的条件需求远低于传统的方法；

3）可有效补偿工艺偏差，提高芯片成品率；也可以具备较大的脉冲宽度调整范围，覆盖更多的应用场景；

4）本发明利用GaAs或InP HBT器件的高频特点，可以获得皮秒级的窄脉冲，相对传统方法脉冲宽度更窄，频谱覆盖范围更宽、更平坦。

附图说明

图1（a）是传统的阶跃恢复二极管梳谱产生方法示意图。

图1（b）是时钟同步延时原理的梳谱产生方法示意图。

图2是本发明提出的低相噪宽带有源单片集成宽带梳谱发生器系统框图。

图3是前端宽带比较器的结构示意图。

图4（a）是粗调延时链路模块的结构示意图。

图4（b）是窄脉冲产生电路原理图。

图5（a）是细调延时链路模块的结构示意图。

图5（b）是外部模拟控制端输入转换单元的结构示意图。

图5（c）是模拟连续可控延时单元的结构示意图。

图5（d）是转换单元电路的典型控制结果图。

图6 是输出驱动模块的结构示意图。

图中201是前端宽带比较器，202是粗调延时链路模块，203细调延时链路204是输出驱动模块，401是并行延时链路单元，402是外部数字控制选择单元，403是窄脉冲产生模块，501是延时链路单元，502是模拟连续可控延时单元，503是外部模拟控制端输入转换单元，504是窄脉冲产生电路单元。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下参照附图对本发明的技术方案进行进一步详细说明。

如图2所示，该低相噪有源单片集成宽带梳谱发生器包括将输入信号片内整形的前端宽带比较器201，将信号进行粗延时并产生窄脉冲的粗调延时链路模块202，将窄脉冲信号进行细调延时调整的细调延时链路模块203，将最终的摘脉冲信号进行驱动输出的输出驱动模块204。所述的前端宽带比较器201，是将输入的正弦波或脉冲信号通过比较放大，输出具备陡峭上升沿、下降沿的等占空比脉冲信号的模块，该频率可以从10MHz一直到6GHz；所述的粗调延时模块202，是将输入的同一路脉冲信号经过不同的延时链路，获得不同的延时信息的模块，通过外部的数控端根据需要选择对应的两路延时信号进入窄脉冲产生单元，提取其延时信息，输出的脉冲宽度与所选择的延时差异直接相关；所述细调延时模块203，是通过外部的模拟端根据需要以皮秒级精度来精细调整脉冲宽度的模块，调整的程度与外部控制电压或端接电阻直接相关；所述的输出驱动模块204，是将片内产生的窄脉冲信号加大驱动能力，使其能以一定的幅度或功率驱动外部的负载的模块，确保其实际正常使用而不会衰减功率性能。

对梳谱发生器而言，需要尽量降低对外部条件的约束。虽然本发明所对应的芯片电路内部均未差分信号传输处理，但对输入信号要求覆盖10MHz到6GHz，信号波形从正弦波到脉冲均可兼顾，并且最好是能够接收单端信号。因此，本发明电路的第一级为前端宽带比较器，其晶体管级电路如图3所示。该模块采用经典的差分结构实现，芯片内部产生直流参考电压，设置合适的增益及带宽满足后级电路的工作需要。

如图2所示，经过前端宽带比较器片内整形的信号首先进入粗调延时模块，粗调延时模块用于产生粗略的窄脉冲信号，具体实现方法如图4（a）所示：其中并行延时链路单元401包含四路并行的延时链路，分别对应不同量级的延时量，通常需控制在纳秒级，为后级窄脉冲产生做准备。该延时链路基本的延时单元由典型的差分驱动单元构成即可，不同的延时量由不同级数的延时单元串联组合而成。从上述四路延时链路中通过4：2外部数字控制选择单元402来根据需要选出两路信号，送入窄脉冲产生模块403，利用这两路的延时差异构成窄脉冲宽度。具体的窄脉冲产生电路原理如图4（b）所示，通过与非门的逻辑操作来最终提取A、B两路信号延时差异，产生受控的窄脉冲信号，其脉冲宽度由4：2外部数字控制选择单元402的数字控制字选择直接决定，以此实现窄脉冲宽度的粗略控制选择产生。

细调延时模块原理如图5（a）所示，本模块用于精细调整窄脉冲的脉冲宽度。窄脉冲信号首先经过两路并行延时链路单元501。这两路延时链路单元的延时差异相对于粗调延时链路模块的延时链路单元401而言，需要实现更小步进的精细差异，通常需低至皮秒级数量级。将两路延时信号的其中一路送入模拟连续可控延时单元502，其结构如图5（c）所示，通过外部模拟调整方式来精细控制延时量。其输出连同另外一路延时信号同时送入窄脉冲产生电路单元504，最终产生所需的窄脉冲信号。外部模拟控制端输入转换单元503实现从外部模拟信号到内部差分线性控制信号的转换。外部模拟控制端输入转换单元503晶体管级实现如图5（b）所示，完成外部单端的模拟控制端到内部的差分模拟控制端转换，要求具备较宽范围的线性输入范围，便于对延时量精确控制。外部模拟控制信号可以通过连续调整输入的电压数值或者调整下拉电阻数值来实现图5（b）中Delay脚的电位调整。窄脉冲产生电路单元504同样采用与非逻辑操作来提取延时差异信息，并转换成脉冲宽度，原理与单元403等同，但在本模块需要处理的速度更高。图5（d）给出了图5（b）所示电路的典型控制结果，从图中可见，可以实现一定范围内的ps级延时控制。

输出驱动模块204目的是为了加大驱动能力，使芯片内部产生的窄脉冲信号能够推动外部的实际负载，其晶体管级实现原理如图6所示，需要在设计时保证带宽及阻抗匹配，以此保证整个芯片的带宽性能及平坦度性能。

本发明基于两路包含不同延时信息的信号进行与非逻辑操作，将延时差异信息转换到电压脉冲信息，从而实现皮秒级窄脉冲的产生及输出；窄脉冲宽度可以由数控延时控制端口实现对脉冲宽度的粗略控制，后续还可以由模拟延时控制端口实现对脉冲宽度的精细控制，从而实现纳秒级及皮秒级的调整，从而能够补偿芯片加工所带来的误差，也能根据实际需要后期调整来满足不同的脉宽要求，具备较高的灵活性，覆盖更广泛的用途。实际电路测试结果表明，采用本发明提供的设计方法，能够实现纳秒级的宽脉宽产生，也能实现皮秒级的窄脉冲产生。梳谱发生器的频带达26.5GHz，最窄脉宽低至17ps，工作电压3.3V，电流102mA，总功耗小于0.34W。输入0dBm100MHz单端信号，该梳谱发生器通过模拟连续调整可实现在26.5GHz带宽内平坦度小于10dB。

以上所述仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围内。

Claims (7)

1.一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是包括前端宽带比较器（201），粗调延时链路模块（202），细调延时链路模块（203）和输出驱动模块（204）；其中前端宽带比较器（201）的输入端连接外部信号输入端口，前端宽带比较器（201）的输出端连接粗调延时链路模块（202）的输入端，粗调延时链路模块（202）的输出端连接细调延时链路模块（203）的输入端，细调延时链路模块（203）的输出端连接的输出驱动模块（204）输入端，输出驱动模块（204）的输出端连接外部信号输出端口；粗调延时链路模块（202）上设有4个数控延时控制端口，细调延时链路模块（203）上设有1个模拟延时控制端口。

2.根据权利要求1所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是所述的粗调延时模块（202）包括并行延时链路单元（401），外部数字控制选择单元（402）和窄脉冲产生模块（403）；其中并行延时链路单元（401）连接粗调延时模块（202）的信号输入端，通过4条延时链路同时连接至外部数字控制选择单元（402），外部数字控制选择单元（402）通过A延时信号输出线路和BA延时信号输出线路连接窄脉冲产生模块（403）连接粗调延时模块（202）的信号输出端；并行延时链路单元（401）由级联的倒相器或缓冲器级联构成；外部数字控制选择单元（402）由多路选择开关构成；窄脉冲产生模块（403）由高速与非门逻辑电路构成。

3.根据权利要求1所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是所述的细调延时链路模块（203）包括延时链路单元（501）、模拟连续可控延时单元（502），外部模拟控制端输入转换单元（503）和窄脉冲产生电路单元（504），其中细调延时链路模块（203）输入端的一支S1线路直接连接窄脉冲产生电路单元（504）的第一输入端，另一支S2线路通过延时链路单元（501）和模拟连续可控延时单元（502）连接至窄脉冲产生电路单元（504）的第二输入端，外部模拟控制端输入转换单元（503）的一端连接模拟延时控制端口，另一端连接模拟连续可控延时单元（502）。

4.根据权利要求3所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是所述的模拟连续可控延时单元（502）包括第一至第六电阻（R1～R6），第一至第十晶体管（Q1～Q10），第一时钟信号输入端（s1p、s1n）、第二时钟信号输入端（s2p、s2n），第一至第二差分电压信号输入端（delayp、delayn），偏置电压输入端（BIAS），差分输出节点（so）；其中，第一晶体管（Q1）和第二晶体管（Q2）的基极分别连接到第一时钟信号输入端（s1p、s1n），构成第一差分对管；第三晶体管（Q3）和第四晶体管（Q4）的基极分别连接到第二时钟信号输入端（s2p、s2n），构成第二差分对管；第一晶体管（Q1）的集电极分别与第一电阻（R1）的一端、第三晶体管（Q3）的集电极、第八晶体管（Q8）的基极相连；第二晶体管（Q2）的集电极分别与第二电阻（R2）的一端、第四晶体管（Q4）的集电极、第七晶体管（Q7）的基极相连；第一晶体管（Q1）的发射极和第二晶体管（Q2）的发射极、第五晶体管（Q5）的集电极相连；第三晶体管（Q3）的发射极和第四晶体管（Q4）的发射极、第六晶体管（Q6）的集电极相连；第五晶体管（Q5）的基极连接到第一差分电压信号输入端（delayp）；第六晶体管（Q6）的基极连接到第二差分电压信号输入端（delayn）；第五晶体管（Q5）的发射极和第六晶体管（Q6）的发射极、第九晶体管（Q9）的集电极相连；第九晶体管（Q9）的发射极和第五电阻（R5）串联后连接到第一电压输入端（VEE）；第七晶体管（Q7）的发射极分别和第八晶体管（Q8）的发射极、第十晶体管（Q10）的集电极相连；第十晶体管（Q10）的发射极和第六电阻（R6）串联后连接到第二电压输入端（VEE）；第七晶体管（Q7）的集电极和第三电阻（R3）的一端相连并连接到输出差分节点（so）同相端；第八晶体管（Q8）的集电极和第四电阻（R4）的一端相连并连接到输出差分节点（so）反相端；第一电阻（R1）的另一端分别和第二电阻（R2）的另一端、第三电阻（R3）的另一端、第四电阻（R4）的另一端连接后接地；第九晶体管（Q9）的基极和第十晶体管（Q10）的基极分别连接到偏置电压输入端（BIAS）。

5.如权利要求1所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征在于，其工作方法包括如下步骤：

1）前端宽带比较器（201）将输入的单端脉冲或正弦波信号转换为芯片内部的差分信号，并实现波形整形，输出边沿陡峭的脉冲波形；

2）粗调延时模块（202）通过外部的数控延时控制端口，结合粗调延时链路，选择产生两路不同的延时信号，由窄脉冲产生单元提取延时信息并转化为脉冲宽度，输出窄脉冲信号；

3）细调延时模块（203）通过外部的模拟延时控制端口，结合细调延时链路，产生两路不同的皮秒级延时信号，由窄脉冲产生单元提取皮秒级延时信息并转化为皮秒级脉冲宽度，输出皮秒级窄脉冲信号；

4）输出驱动模块（204）将产生的皮秒级窄脉冲信号进行功率放大并输出，同时完成输出阻抗的匹配。

6.根据权利要求6所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是所述步骤2）中粗调延时模块（202）内部的并行延时链路单元（401）产生一组包含不同延时信息的信号（通常其差异在纳秒级），由外部数字控制选择单元（402）根据实际需要选择出两路延时信号，窄脉冲产生模块（403）根据两路延时信息来产生窄脉冲信号，且脉冲宽度与延时差异一一对应。

7.根据权利要求5所述的一种低相噪宽带有源单片集成宽带梳谱发生器，其特征是所述步骤3）中细调延时模块（203）内部的延时链路单元（501）产生两路不同延时差异的延时信号，其差异在皮秒量级；外部模拟控制端输入转换单元（503）用于完成外部单端的模拟控制端到内部的差分模拟控制端转换，输出差分电压信号delayp/delayn至模拟连续可控延时单元（502）；模拟连续可控延时单元（502）的输入为两路来自不同链路且存在一定时序相位差异的差分信号s1p/s1n和s2p/s2n，在来自输入转换单元的差分电压信号delayp/delayn的控制下组合输出，具体为：如果delayp电位高于delayn，单元的输出so的相位则趋近于s1p/s1n；反之则趋近于s2p/s2n，趋近的程度与delayp/delayn的相对电位及本单元的线性度相关；由此实现在delayp/delayn信号控制下，时钟相位在s1p/s1n到s2p/s2n的连续可调变化，实现内部延时量的高精度连续调整，为后续窄脉冲的皮秒级调整打下基础。