CN113162586A - 一种时钟占空比修调方法及系统 - Google Patents
一种时钟占空比修调方法及系统 Download PDFInfo
- Publication number
- CN113162586A CN113162586A CN202110422878.4A CN202110422878A CN113162586A CN 113162586 A CN113162586 A CN 113162586A CN 202110422878 A CN202110422878 A CN 202110422878A CN 113162586 A CN113162586 A CN 113162586A
- Authority
- CN
- China
- Prior art keywords
- signal
- duty ratio
- current
- clock
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000009966 trimming Methods 0.000 title claims abstract description 29
- 238000007599 discharging Methods 0.000 claims abstract description 10
- 238000007493 shaping process Methods 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003631 expected effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Abstract
本发明提供了一种时钟占空比修调方法及系统，其中方法具体包括：对待进行修调的输入信号进行延时控制后，进行电流控制和时间控制；根据经过电流控制和时间控制处理后的输入信号，对电荷泵进行充放电的调整；整形后，输出修调后的正弦波信号。本发明针对电路中实际存在的时钟信号占空比不稳定，传统占空比调节电路功耗大并且性能不稳定等问题，通过将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，达到不受温度、电压和制作工艺影响的目的。另一方面，第一个周期后与输入信号无关，使得时钟信号的精确度和可靠性提高，同时，具有较强的兼容性和实用性。
Description
技术领域
本发明涉及一种时钟占空比修调方法及系统，特别是涉及集成电路设计技术领域。
背景技术
在现有芯片设计中，往往需要时钟信号来对集成电路中的某些模块进行控制，时钟信号是在上电之后产生的周期性脉冲信号。集成电路的数字部分对时钟信号要求极大，对不同时序下的控制信号被用来执行系统中的不同功能，同时通过时钟信号能够使芯片中的功能受到同一个间隔周期控制，保证芯片内部不存在功能冲突。
在一些高性能的模拟集成电路设计中，一些采样模块都对时钟信号提出了更高的要求，在时钟信号精准度不足时，可能导致后续处理失效，从而无法得到预期的效果，甚至对电路产生不可逆的影响；在一些高速运算芯片中，时钟信号的抖动会对运算稳定性产生较大的影响，会导致数据的传输错误和运算错误。
传统的占空比生成是由外部晶振产生的，但晶振无法保证时钟占空比为50%，无法满足芯片使用需求。现有技术中，会在芯片内部设计锁相环电路，但锁相环电路涉及到鉴频鉴向，环路滤波，压控振荡器及分频器，设计成本较高。
发明内容
发明目的：提出一种时钟占空比修调方法及系统，以解决现有技术存在的上述问题，通过将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，达到不受温度、电压和制作工艺影响的目标，成本低实用性强。
技术方案：第一方面，提出了一种时钟占空比修调方法，该方法具体包括以下步骤：
对待进行修调的输入信号进行延时控制后，进行电流控制和时间控制；
根据经过电流控制和时间控制处理后的输入信号，对电荷泵进行充放电的调整；
整形后，输出修调后的正弦波信号。
在第一方面的一些可实施方式中，所述电流控制通过对所述输入信号的占空比进行积分转换，以及与标准时钟信号状态的比对，进行电流调整，并输出。
在第一方面的一些可实施方式中，所述时间控制在所述输入信号通过缓冲后，根据时钟信号控制开关，输出处理后的输入信号。
在第一方面的一些可实施方式中，所述电流控制处理后的信号，控制电荷泵上端充电电流源；
当输入信号的占空比大于50%时，所述电流控制将输入信号处理为小于预设值的电流值，所述电荷泵提供长时间的充电时间，结合时间控制，通过比较器和一半电压的比较产生新的时钟占空比。
在第一方面的一些可实施方式中，所述输入信号包括引入的时钟信号和反馈回的占空比信号；
所述引入的时钟信号只在反馈回的占空比信号建立之前需要，当反馈回的占空比信号建立后，所述输入信号为反馈回的占空比信号。
在第一方面的一些可实施方式中，所述延时控制进一步为：通过接收反馈回的占空比信号控制一定的延时，同时经过缓冲处理，对电荷泵输出的波形进行转换，使其成为方波信号。
在第一方面的一些可实施方式中，所述电流控制和时间控制为两路互不干扰的信号处理流程，通过电流镜进行复制时间控制信号。
第二方面，提出一种时钟占空比修调系统，该系统具体包括：
延时控制模块，被设置为对占空比信号进行调整，确保时钟信号波形完整；
电流控制模块，被设置为对电流进行控制，进一步包括：积分转换模块和电流调整模块；
时间控制模块，被设置为对时间进行控制，进一步包括：缓冲级模块和控制开关模块；
电荷泵模块，被设置为通过电流源对电容的充放电；
比较器，被设置为对比数据之间是否相等；
反馈回路，被设置为传输产生的反馈信号；
所述积分转换模块被设置为对输入信号的占空比进行积分转换；
所述电流调整模块被设置为根据积分转换模块的输出结果，对电流进行修调；
所述缓冲级模块被设置为接受时钟信号并进行缓冲；
所述控制开关模块被设置为实现开关的相对开启和关闭。
在第二方面的一些可实现方式中，所述积分转换模块包括：运放OP1、电阻R1和电容C1；所述运放OP1负端连接电阻R1，以及所述电容C1的输出端。
所述电流调整模块包括：场效应管P1和电阻R2；所述场效应管P1为工作在线性区的P型MOS管，其栅极连接所述积分转换模块，漏极对地连接电阻R2。
所述控制开关模块包括：N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、和P型MOS管P2；当接收到的时钟信号为高电平时，下方N型MOS管N3和N4导通；当接收到的时钟信号为低电平时，下方N型MOS管N3和N4关闭；所述P型MOS管P2与下方N型MOS管N3对应，同时受时钟信号控制，保持相对状态。
所述电荷泵模块包括：电流源S1、电流源S2、开关SW1、开关SW2和电容C2；电流源对电容C2进行充放电，对占空比进行修调；当占空大于预设值时，产生较小的电流，减缓电容C2充电时间；当占空比小于预设值时，加快电容C2充电时间。
在第二方面的一些可实现方式中，输入时钟信号通过所述延时控制模块后，分为两路信号流；
一路信号流进入所述电流控制模块产生电流信号；
另一路转进入所述时间控制模块，通过所述缓冲级模块、控制开关模块进行控制；
最终所述电荷泵接受经过处理后的两路信号流，结合所述比较器对时钟占空比进行控制。
有益效果：本发明提出了一种时钟占空比修调方法及系统，通过对输入占空比进行检测，将时钟信号的占空比转换为对应的电流值，同时控制充放电时间，对时钟信号不同的占空比进行修调，最终的到占空比接近50%的时钟信号，再通过反馈对时钟信号进行进一步的修调，最终产生占空比为50%的时钟信号。通过将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，达到不受温度、电压和制作工艺影响的目标，成本低实用性强。
附图说明
图1为本发明的系统结构图。
图2为本发明积分转换与电流调整电路示意图。
图3为本发明控制开关电路示意图。
图4为本发明电荷泵电路示意图。
图5为本发明工作波形示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例；而且，各个实施例之间不是相对独立的，根据需要可以相互组合，从而达到更优的效果。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
附图中标号说明：101、延时控制模块；102、积分转换模块；103、缓冲级模块；104、电流调整模块；105、控制开关模块；106、电荷泵模块；107、反馈回路。
在一个实施例中，提出一种时钟占空比修调方法，针对电路中实际存在的时钟信号占空比不稳定，传统占空比调节电路功耗大并且性能不稳定等问题，通过将时钟信号转换并进行延时控制，实现对输入时钟信号占空比的校准，以及不受温度、电压和制作工艺的影响。
具体的，时钟占空比修调方法包括以下步骤：
对待进行修调的输入信号进行延时控制后，进行电流控制和时间控制；
根据经过电流控制和时间控制处理后的输入信号，对电荷泵进行充放电的调整；
整形后，输出修调后的正弦波信号。
在进一步的实施例中，如图1所示，输入时钟信号通过延时控制模块101后，产生两路信号流，其中一路输入电流控制模块，通过电流控制模块中的积分转换模块102和电流调整模块103后，产生对应的电流信号；另一路输入时间控制模块，通过时间控制模块中的缓冲级模块103、控制开关模块105对一对相反的开关进行控制，最终通过电荷泵和比较器实现时钟占空比的控制，并在整形后输出处理后的信号。
在进一步的实施例中，输入信号包括引入的时钟信号
和反馈回的占空比信号
；其中，引入的时钟信号
为任意占空比，且只在反馈回的占空比信号
建立之前需要，当反馈回的占空比信号
建立后，则以反馈回的占空比信号
为新的输入信号，进行修调。本发明第二个周期后时钟占空比均为50%。
在进一步的实施例中，在接收到待进行修调的输入信号后，根据接收反馈回的占空比信号控制一定的延时，并进行缓冲处理，从而对电荷泵输出的波形进行转换，使其成为方波信号。
在进一步的实施例中，经过延时控制后，进行电流控制和时间控制。电流控制通过对输入信号的占空比进行积分转换，以及与标准时钟信号状态的比对，进行电流调整，并输出。时间控制在所述输入信号通过缓冲后，根据时钟信号控制开关，输出处理后的输入信号。两种控制方式分别对电流和时间进行控制，通过电流镜对时间控制信号进行复制，两路互不干扰的信号处理流程使得控制方式相互独立，保证了电流控制不会被时间干扰。
具体的，如图2所示，电流控制的过程中，首先，以一半的电压，即
为基础电压进行积分，当占空比大于50%时，此时一个周期内积分出的电压值最终大于
，则积分转换处于高位输出状态；当占空比小于50%，一个周期内最终电压小于
，积分转换处于低位输出状态；当占空比为50%时，积分输出平均值为
。根据积分结果，实现了对时钟占空比的判断，从而方便确定下一步的调整模式。其次，根据积分出的电压值
，利用工作在线性区的P型MOS管进行电流调整。其中，P型MOS管在电压值
越大时，电阻值越大，产生较小的修调电流；反之，当P型MOS管在电压值
越小时，电阻值越小，产生较大的修调电流
。
时间控制过程中，对接收到的时钟信号进行缓冲，并根据时钟信号控制开关的开启与关闭。
在进一步的实施例中，电荷泵接收经过电流控制和时间控制后的时钟信号，根据时钟占空比调整时间和电流，经比较器后生成占空比为50%的时钟信号并输出。其中，电流控制处理后的信号，控制电荷泵上端充电电流源；根据预设值
设定电荷泵下端放电电流源。
具体的，当输入信号的占空比大于50%时，电流控制将输入信号处理为小于预设值的电流值，电荷泵提供长时间的充电时间；当输入信号的占空比小于50%时，电流控制将输入信号处理为大于预设值的电流值，电荷泵将缩短充电时间。随后，结合时间控制，通过比较器和一半电压
的比较产生新的时钟占空比，从而实现对占空比的修调。
在一个实施例中，提出一种时钟占空比修调系统，用于实现提出的时钟占空比修调方法，该系统具体包括：
延时控制模块，被设置为对占空比信号进行调整，确保时钟信号波形完整，便于后续模块的处理；
电流控制模块，被设置为对电流进行控制，进一步包括：积分转换模块和电流调整模块；
时间控制模块，被设置为对时间进行控制，进一步包括：缓冲级模块和控制开关模块；
电荷泵模块，被设置为通过电流源对电容的充放电；
比较器，被设置为对比数据之间是否相等；
反馈回路，被设置为传输产生的反馈信号；
所述积分转换模块被设置为对输入信号的占空比进行积分转换，用于判断此时时钟占空比的大小；
所述电流调整模块被设置为根据积分转换模块的输出结果，对电流进行修调；
所述缓冲级模块被设置为接受时钟信号并进行缓冲；
所述控制开关模块被设置为实现开关的相对开启和关闭。
在进一步的实施例中，所述积分转换模块包括：运放OP1、电阻R1和电容C1；所述运放OP1负端连接电阻R1，以及所述电容C1的输出端。输入占空比接入电阻R1，电阻R1另一端接入运放OP1负端，同时通过电容C1与输出相连。
所述电流调整模块包括：场效应管P1和电阻R2；所述场效应管P1为工作在线性区的P型MOS管，其栅极连接所述积分转换模块，接收转换模块输出的电压
，漏极对地连接电阻R2。
所述控制开关模块包括：N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、和P型MOS管P2。时钟信号控制一组相反的开关，保证开关相对开启和关闭。当接收到的时钟信号为高电平时，下方N型MOS管N3和N4导通；当接收到的时钟信号为低电平时，下方N型MOS管N3和N4关闭；所述P型MOS管P2与下方N型MOS管N3对应，同时受时钟信号控制，保持相对状态。如图3所示，时钟信号
控制MOS管导通和关断，当
为高电平时，下方N型MOS管导通，电流通过电流镜进行复制，产生对应的电流
，当
为低电平时，下方N型MOS管关闭。同时，本发明中还有与下方N型MOS管对应的P型MOS管，与N型MOS管受同样的时钟信号控制，保持相对状态。
如图4所示，所述电荷泵模块包括：电流源S1、电流源S2、开关SW1、开关SW2和电容C2；通过电流源对电容C2进行充放电，对占空比进行修调；其中，
为电流调整模块产生，当占空大于预设值时，产生较小的电流，减缓电容C2充电时间；当占空比小于预设值时，加快电容C2充电时间。电荷泵上端充电电流由电流调整模块控制，下端放电电流源根据芯片需要的占空比提前预设，即基准电流
。开关SW1为时钟信号高电平，与输出电流相对应，开关SW2为时钟信号低电平，与基准电流
对应。
当电容完成充放电周期后对输出的波形与
进行比较，最终产生占空比为50%的时钟信号，如图5所示，其中，501、511、521为输入的时钟信号，502、512、522为电荷泵输出的充放电波形，503、513、523为最终生成的占空比为50%的时钟信号。其中，图a展示占空比为50%的状态，此时充放电时间速度和时间相同，最终于
比较后保持了原有的占空比；图b为占空比小于50%的时钟信号，此时根据上述模块，会产生一个较大的充电电压，以达到在较短的充电时间内实现充放电的平衡，最终与
比较后产生占空比为50%的信号；图c为占空比大于50%的时钟信号，通过较小电流的充电实现调整。
本发明一种时钟占空比修调方法实施例，通过电流与时间的匹配关系，实现对任意占空比的修调，其最终目的为产生占空比为50%的时钟信号，从而解决实际问题。
在进一步的实施例中，输入时钟信号通过所述延时控制模块后，通过电流镜复制时间控制信号，从而分为两路信号流，实现保证两路互不干扰；
一路信号流进入所述电流控制模块产生电流信号；
另一路转进入所述时间控制模块，通过所述缓冲级模块、控制开关模块进行控制；
最终所述电荷泵接受经过处理后的两路信号流，结合所述比较器对时钟占空比进行控制。
本发明通过多个模块控制，使得输入任意占空比的时钟信号能够转换为占空比为50%的时钟信号，且在第一个周期后与输入信号无关，提高时钟信号的精确度，可靠性强。同时，本发明修调方法不受外界温度、电压和工艺等条件影响，具有很强的兼容性和实用性。
如上所述，尽管参照特定的优选实施例已经表示和表述了本发明，但其不得解释为对本发明自身的限制。在不脱离所附权利要求定义的本发明的精神和范围前提下，可对其在形式上和细节上做出各种变化。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种时钟占空比修调方法，其特征在于，包括以下步骤：
对待进行修调的输入信号进行延时控制后，进行电流控制和时间控制；
根据经过电流控制和时间控制处理后的输入信号，对电荷泵进行充放电的调整；
整形后，输出修调后的正弦波信号。
2.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述电流控制通过对所述输入信号的占空比进行积分转换，以及与标准时钟信号状态的比对，进行电流调整，并输出。
3.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述时间控制在所述输入信号通过缓冲后，根据时钟信号控制开关，输出处理后的输入信号。
4.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述电流控制处理后的信号，控制电荷泵上端充电电流源；
当输入信号的占空比大于50%时，所述电流控制将输入信号处理为小于预设值的电流值，所述电荷泵提供长时间的充电时间，结合时间控制，通过比较器和一半电压的比较产生新的时钟占空比。
5.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述输入信号包括引入的时钟信号和反馈回的占空比信号；
所述引入的时钟信号只在反馈回的占空比信号建立之前需要，当反馈回的占空比信号建立后，所述输入信号为反馈回的占空比信号。
6.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述延时控制进一步为：通过接收反馈回的占空比信号控制一定的延时，同时经过缓冲处理，对电荷泵输出的波形进行转换，使其成为方波信号。
7.根据权利要求1所述的一种时钟占空比修调方法，其特征在于，
所述电流控制和时间控制为两路互不干扰的信号处理流程，通过电流镜进行复制时间控制信号。
8.一种时钟占空比修调系统，用于实现权利要求1~7任意一项方法，其特征在于，包括：
延时控制模块，被设置为对占空比信号进行调整，确保时钟信号波形完整；
电流控制模块，被设置为对电流进行控制，进一步包括：积分转换模块和电流调整模块；
时间控制模块，被设置为对时间进行控制，进一步包括：缓冲级模块和控制开关模块；
电荷泵模块，被设置为通过电流源对电容的充放电；
反馈回路，被设置为传输产生的反馈信号；
比较器，被设置为对比数据之间是否相等；
所述积分转换模块被设置为对输入信号的占空比进行积分转换；
所述电流调整模块被设置为根据积分转换模块的输出结果，对电流进行修调；
所述缓冲级模块被设置为接受时钟信号并进行缓冲；
所述控制开关模块被设置为实现开关的相对开启和关闭。
9.根据权利要求8所述的一种时钟占空比修调系统，其特征在于，
所述积分转换模块包括：运放OP1、电阻R1和电容C1；所述运放OP1负端连接电阻R1，以及所述电容C1的输出端；
所述电流调整模块包括：场效应管P1和电阻R2；所述场效应管P1为工作在线性区的P型MOS管，其栅极连接所述积分转换模块，漏极对地连接电阻R2；
所述控制开关模块包括：N型MOS管N1、N型MOS管N2、N型MOS管N3、N型MOS管N4、和P型MOS管P2；当接收到的时钟信号为高电平时，下方N型MOS管N3和N4导通；当接收到的时钟信号为低电平时，下方N型MOS管N3和N4关闭；所述P型MOS管P2与下方N型MOS管N3对应，同时受时钟信号控制，保持相对状态；
所述电荷泵模块包括：电流源S1、电流源S2、开关SW1、开关SW2和电容C2；电流源对电容C2进行充放电，对占空比进行修调；当占空大于预设值时，产生较小的电流，减缓电容C2充电时间；当占空比小于预设值时，加快电容C2充电时间。
10.根据权利要求8所述的一种时钟占空比修调系统，其特征在于，
输入时钟信号通过所述延时控制模块后，分为两路信号流；
一路信号流进入所述电流控制模块产生电流信号；
另一路转进入所述时间控制模块，通过所述缓冲级模块、控制开关模块进行控制；
最终所述电荷泵接受经过处理后的两路信号流，结合所述比较器对时钟占空比进行控制。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110422878.4A CN113162586B (zh) | 2021-04-16 | 2021-04-16 | 一种时钟占空比修调方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110422878.4A CN113162586B (zh) | 2021-04-16 | 2021-04-16 | 一种时钟占空比修调方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113162586A true CN113162586A (zh) | 2021-07-23 |
| CN113162586B CN113162586B (zh) | 2024-02-13 |
Family
ID=76868927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110422878.4A Active CN113162586B (zh) | 2021-04-16 | 2021-04-16 | 一种时钟占空比修调方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113162586B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116707497A (zh) * | 2023-08-08 | 2023-09-05 | 成都电科星拓科技有限公司 | 可调谐的低速时钟占空比偏斜修调电路及方法、计时电路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320438B1 (en) * | 2000-08-17 | 2001-11-20 | Pericom Semiconductor Corp. | Duty-cycle correction driver with dual-filter feedback loop |
| CN101030783A (zh) * | 2007-01-05 | 2007-09-05 | 东南大学 | 用于流水线型模数转换器的占空比校准电路 |
| CN102347767A (zh) * | 2011-06-09 | 2012-02-08 | 东南大学 | 数模混合模式时钟占空比校准电路 |
| CN102983842A (zh) * | 2012-11-30 | 2013-03-20 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
| CN104980126A (zh) * | 2014-04-01 | 2015-10-14 | 中兴通讯股份有限公司 | 一种时钟占空比调整电路及多相位时钟产生器 |
| CN106656123A (zh) * | 2015-10-30 | 2017-05-10 | 德克萨斯仪器股份有限公司 | 数字时钟占空比校正 |
| CN106941347A (zh) * | 2017-03-17 | 2017-07-11 | 中国电子科技集团公司第二十四研究所 | 占空比调节装置 |
| CN112234957A (zh) * | 2020-09-28 | 2021-01-15 | 上海南芯半导体科技有限公司 | 一种具有负反馈调节功能的模拟振荡器电路 |
-
2021
- 2021-04-16 CN CN202110422878.4A patent/CN113162586B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320438B1 (en) * | 2000-08-17 | 2001-11-20 | Pericom Semiconductor Corp. | Duty-cycle correction driver with dual-filter feedback loop |
| CN101030783A (zh) * | 2007-01-05 | 2007-09-05 | 东南大学 | 用于流水线型模数转换器的占空比校准电路 |
| CN102347767A (zh) * | 2011-06-09 | 2012-02-08 | 东南大学 | 数模混合模式时钟占空比校准电路 |
| CN102983842A (zh) * | 2012-11-30 | 2013-03-20 | 上海宏力半导体制造有限公司 | 占空比调整电路 |
| CN104980126A (zh) * | 2014-04-01 | 2015-10-14 | 中兴通讯股份有限公司 | 一种时钟占空比调整电路及多相位时钟产生器 |
| CN106656123A (zh) * | 2015-10-30 | 2017-05-10 | 德克萨斯仪器股份有限公司 | 数字时钟占空比校正 |
| CN106941347A (zh) * | 2017-03-17 | 2017-07-11 | 中国电子科技集团公司第二十四研究所 | 占空比调节装置 |
| CN112234957A (zh) * | 2020-09-28 | 2021-01-15 | 上海南芯半导体科技有限公司 | 一种具有负反馈调节功能的模拟振荡器电路 |
Non-Patent Citations (1)
| Title |
|---|
| JIAQI ZHANG 等: "A0.5-5 GHz 0.3-mW 50% duty-cycle corrector in 65-nm CMOS", 《2020 IEEE REGION 10 CONFERENCE (TENCON)》, pages 351 - 354 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116707497A (zh) * | 2023-08-08 | 2023-09-05 | 成都电科星拓科技有限公司 | 可调谐的低速时钟占空比偏斜修调电路及方法、计时电路 |
| CN116707497B (zh) * | 2023-08-08 | 2023-10-31 | 成都电科星拓科技有限公司 | 可调谐的低速时钟占空比偏斜修调电路及方法、计时电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113162586B (zh) | 2024-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426660B1 (en) | Duty-cycle correction circuit | |
| CN109639272B (zh) | 一种自适应宽带锁相环电路 | |
| US7598786B2 (en) | Duty cycle correction circuit and method thereof | |
| CN105629772B (zh) | 一种延时控制装置 | |
| CN105958971A (zh) | 一种时钟占空比校准电路 | |
| CN104113303A (zh) | 50%占空比时钟产生电路 | |
| US7180340B2 (en) | Frequency multiplier capable of adjusting duty cycle of a clock and method used therein | |
| US7548104B2 (en) | Delay line with delay cells having improved gain and in built duty cycle control and method thereof | |
| US7705640B2 (en) | Common-mode feedback method using a current starved replica biasing | |
| JP5298527B2 (ja) | 可変遅延回路及びその制御方法 | |
| US10411684B2 (en) | High-speed phase interpolator | |
| US6919750B2 (en) | Clock signal generation circuit used for sample hold circuit | |
| CN109698697B (zh) | 一种应用于fpga芯片的锁相环装置及fpga芯片 | |
| CN113162586A (zh) | 一种时钟占空比修调方法及系统 | |
| US8493248B2 (en) | Transforming circuit and system between parallel data and serial data | |
| US20050175135A1 (en) | Delay circuit with timing adjustment function | |
| JPH09130365A (ja) | マッチドフィルタ回路 | |
| CN116827318A (zh) | 一种短锁定时间的dcc电路 | |
| KR20030002242A (ko) | 클럭 동기 장치의 지연 회로 | |
| US6977600B2 (en) | Determining analog error using parallel path sampling | |
| KR100400314B1 (ko) | 클럭 동기 장치 | |
| KR100726991B1 (ko) | 지연 동기 루프 및 그 방법 | |
| US10840927B1 (en) | Low power current steering digital-to-analog converter | |
| JPH04910A (ja) | 遅延回路 | |
| US6940331B2 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |