KR100726991B1 - 지연 동기 루프 및 그 방법 - Google Patents

지연 동기 루프 및 그 방법 Download PDF

Info

Publication number
KR100726991B1
KR100726991B1 KR1020060016338A KR20060016338A KR100726991B1 KR 100726991 B1 KR100726991 B1 KR 100726991B1 KR 1020060016338 A KR1020060016338 A KR 1020060016338A KR 20060016338 A KR20060016338 A KR 20060016338A KR 100726991 B1 KR100726991 B1 KR 100726991B1
Authority
KR
South Korea
Prior art keywords
signal
control signal
delay
unit
voltage control
Prior art date
Application number
KR1020060016338A
Other languages
English (en)
Inventor
임병찬
이민호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060016338A priority Critical patent/KR100726991B1/ko
Application granted granted Critical
Publication of KR100726991B1 publication Critical patent/KR100726991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 지연 동기 루프에 관한 것으로, 더욱 상세하게는 보조 루프에 의한 지연차 범위를 판단하고 그 결과에 따라 메인 루프 및 보조 루프를 선택적으로 동작하도록 하는 지연 동기 루프 및 그 방법에 관한 것이다. 그 루프는 제1 제어 신호 및 전압 제어 신호에 따라 제1 신호의 지연 시간을 조절하여 이를 제2신호로서 출력하는 전압 제어 지연부; 상기 제1 및 제2 신호의 위상차를 검출하고 이를 상기 전압 제어 신호로서 출력하는 위상 검출부; 상기 제1 신호를 상기 전압 제어 지연부로부터의 상기 제2신호를 포함하는 다수의 지연된 신호를 이용하여 샘플링하는 샘플링부; 상기 샘플링부로부터의 샘플링 데이터에 따라 제1 및 제2제어 신호를 발생하는 비교부; 상기 샘플링부의 샘플링 데이터를 아날로그 신호로 변환하고 이를 상기 전압 제어 신호로서 출력하는 디지털-아날로그 변환부; 상기 제2 제어신호에 따라 상기 위상 검출부에 입력되는 상기 제1 및 제2 신호를 단속하는 제1스위칭부; 및 인버팅된 상기 제2제어 신호에 따라 상기 디지털-아날로그 변환부로부터 출력되는 상기 전압 제어 신호를 단속하는 제2스위칭부를 포함하는 것을 특징으로 한다.
지연동기루프, DLL, PLL, 보조루프

Description

지연 동기 루프 및 그 방법 { Delay Locked Loop and method thereof }
도 1은 종래의 지연 동기 루프의 구성 블록도이다.
도 2a 내지 도 2b는 도 1에 도시된 지연 동기 루프의 입출력 클록 신호의 파형도이다.
도 3은 보조 루프를 이용한 종래의 지연 동기 루프의 구성 블록도이다.
도 4는 본 발명에 따른 지연 동기 루프의 구성 블록도이다.
도 5a 내지 도 5b는 도 4에 도시된 전압 제어 지연부의 상세 구성도이다.
도 6은 도 4에 도시된 디지털-아날로그 변환부의 상세 구성도이다.
도 7은 도 4에 도시된 전하 펌프의 상세 구성도이다.
도 8a 내지 도 8c는 도 4에 도시된 보조 루프의 동작을 설명하기 위한 파형도이다.
도 9a 내지 도 9c는 본 발명의 실시예에 따른 신호 파형을 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 11: 위상 검출부 3, 13: 전하 펌프
5, 15: 루프 필터 7, 17: 전압 제어 지연부
9, 20: 보조 루프 10: 메인 루프
21: 분주부 23: 샘플링부
25: 코드 변환부 27: 비교부
29: DA 변환부
본 발명은 지연 동기 루프에 관한 것으로, 더욱 상세하게는 보조 루프에 의한 지연차 범위를 판단하고 그 결과에 따라 메인 루프 및 보조 루프를 선택적으로 동작하도록 하는 지연 동기 루프 및 그 방법에 관한 것이다.
일반적으로 지연 동기 루프(DLL: Delay Locked Loop)는 내부 지연 회로의 시간 지연을 이용하여 입력 클록 신호와 동일한 위상 및 주파수를 갖는 신호를 생성하거나, 다수 개의 위상차를 갖는 클록 신호를 생성하는 데 사용된다.
이때, 지연 동기 루프는 위상 동기 루프(PLL: Phase Locked Loop)에 비해 상대적으로 지터 누적(jitter accumulation)이 없어 지터 특성이 좋으며, 또한 1st order system으로 항상 안정적인 동작이 가능하여 널리 사용되는 추세이다.
도 1은 종래의 지연 동기 루프의 구성 블록도를 도시한 것으로, 위상 검출부(1), 전하 펌프(3), 루프필터(5) 및 전압 제어 지연부(7)로 구성된다.
먼저, 위상 검출부(1)는 입력 클록 신호(CLKi) 및 출력 클록 신호(CLKo)의 위상차를 검출하고 이를 위상차 신호(PD)로서 출력한다.
전하 펌프(3)는 위상차 신호를 전압 신호로 변환하고 이를 전압 제어 신호 (VCTRL)로서 출력한다.
루프 필터(5)는 전압 제어 신호(VCTRL)의 노이즈 제거를 위한 필터를 말한다.
전압 제어 지연부(7)는 전압제어신호(VCTRL)에 따라 입력 클록 신호(CLKi)를 지연 시켜 최종 출력 클록 신호(CLKo)로서 출력한다.
이러한 위상 동기 루프는 부궤환 루프 구조로서, 일정한 시간이 지나면 입출력 클록 신호(CLKi, CLKo)의 위상차는 이상적으로는 "0"으로 수렴한다.
이상에서 살펴본 종래의 지연 동기 루프는 위상 동기 루프에 비해 상대적으로 간단하고 우수한 특성이 있으나, 고조파 동기(harmonic lock)가 발생할 가능성이 있다. 정상적인 경우에는 전압 제어 지연부(7)의 지연 시간은 입력 클록 신호(CLKi)의 한 주기와 정확히 일치한다. 그러나 초기 동작시 입력 클록 신호(CLKi)와 출력 클록 신호(CLKo)의 위상차가 일정 범위를 벗어나게 되면 고조파 동기가 발생할 수 있다.
도 2a 내지 도 2b는 도 1에 도시된 입출력 클록 신호(CLKi, CLKo)의 파형을 나타낸 것이다.
먼저, 도 2a에 도시된 바와 같이, 출력 클록 신호(CLKo)가 입력 클록 신호(CLKi)의 1/2 주기 이내에서 시작하는 경우에는 전압 제어 신호(VCTRL)는 위상차가 '0'인 방향으로 수렴하려 하고 이는 물리적으로 불가능하다.
또한, 도 2b에 도시된 바와 같이, 출력 클록 신호(CLKo)가 입력 클록 신호(CLKi)의 2/3 주기보다 큰 위치에서 시작하는 경우에는 입력 클록 신호(CLKi)의 2 배 주기로 수렴하려 한다. 즉, 전압 제어 지연부(7)의 지연 시간이 입력 클록 신호(CLKi)의 1/2 주기보다 작거나 3/2 주기보다 크면 고조파 동기가 발생하게 된다. 따라서, 지연 동기 루프의 초기 동작시 지연 시간의 초기값은 입력 클록 신호(CLKi)의 1/2 주기보다 크고 3/2보다 작도록 설정되어야 한다. 그러므로 고조파 동기를 방지하기 위해서 종래에는 보조 루프 또는 별도의 리셋 회로를 필요로 하였다.
도 3은 상술한 고조파 동기를 방지하기 위하여 보조 루프를 이용한 종래의 지연 동기 루프의 구성 블록도로, 도 1에 도시된 지연 동기 루프와 동일한 구성 요소는 동일 도면 부호로 처리하고 설명을 생략하기로 한다.
도 3에 도시된 지연 동기 루프는 도 1에 도시된 지연 동기 루프에서 보조 루프(9)가 추가된 구조를 가진다.
여기서, 보조 루프(9)는 입출력 클록 신호(CLKi, CLKo)의 위상차를 거칠게 평가하고 전압 제어 지연부(7)의 지연 시간이 일정한 범위 이내(CLKi 주기의 1/2 ~ 3/2)가 되도록 전압 제어 신호(VCTRL)를 발생하는 역할을 수행한다. 따라서, 보조 루프(9)로 인하여 고조파 동기를 방지할 수 있다.
그런데 이러한 보조 루프(9)는 메인 루프와 동시에 동작을 하게 되므로 추가적인 노이즈의 원인이 되므로 지터 특성이 나빠질 우려가 있었다.
상술한 종래의 문제점을 해결하기 위한 본 발명의 목적은 별도의 리셋 회로 없이 고조파 동기를 방지하면서도 잡음 특성을 개선할 수 있는 지연 동기 루프 및 그 방법을 제공하는 데에 있다.
상술한 본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 지연 동기 루프는 제1 제어 신호 및 전압 제어 신호에 따라 제1 신호의 지연 시간을 조절하여 이를 제2신호로서 출력하는 전압 제어 지연부; 상기 제1 및 제2 신호의 위상차를 검출하고 이를 상기 전압 제어 신호로서 출력하는 위상 검출부; 상기 제1 신호를 상기 전압 제어 지연부로부터의 상기 제2신호를 포함하는 다수의 지연된 신호를 이용하여 샘플링하는 샘플링부; 상기 샘플링부로부터의 샘플링 데이터에 따라 제1 및 제2제어 신호를 발생하는 비교부; 상기 샘플링부의 샘플링 데이터를 아날로그 신호로 변환하고 이를 상기 전압 제어 신호로서 출력하는 디지털-아날로그 변환부; 상기 제2 제어신호에 따라 상기 위상 검출부에 입력되는 상기 제1 및 제2 신호를 단속하는 제1스위칭부; 및 인버팅된 상기 제2제어 신호에 따라 상기 디지털-아날로그 변환부로부터 출력되는 상기 전압 제어 신호를 단속하는 제2스위칭부를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 신호를 2 분주하는 분주부를 더 포함하며, 상기 샘플링부는 상기 분주부로부터의 2분주된 제1신호를 샘플링하는 것을 특징으로 한다.
또한, 상기 샘플링 데이터를 상기 디지털-아날로그 변환부에 적합한 코드로 변환하는 코드 변환부를 더 포함하며, 상기 디지털-아날로그 변환부는 상기 코드 변환부로부터의 코드 변환된 데이터를 아날로그 신호로 변환하도록 하는 것이 바람직하다.
또한, 상기 디지털-아날로그 변환부는 제1 및 제2단자 사이에 직렬 연결되는 다수의 저항; 및 일측이 출력 단자에 공통 연결되고 타측이 상기 저항들 사이에 각각 연결되고 상기 코드 변환된 데이터에 따라 스위칭 동작을 수행하는 다수의 스위칭 소자를 포함하는 것이 바람직하다.
또한, 상기 위상 검출부로부터의 위상차 신호를 전압 신호로 변환하고 이를 상기 전압 제어 신호로서 출력하는 전하 펌프를 더 포함하는 것을 특징으로 한다.
여기서, 상기 전하 펌프는 일측이 전원 공급 단자에 연결되며, 제3제어 신호에 따라 전류량을 조절하는 제1전류 조절부; 상기 제1전류 조절부의 타측과 출력 단자 사이에 연결되고, 상기 위상차 신호중 상승 신호에 따라 스위칭 동작을 수행하는 제3스위칭부; 일측이 접지 단자에 연결되고, 상기 제3제어 신호에 따라 전류량을 조절하는 제2전류 조절부; 및 상기 제2전류 조절부의 타측과 상기 출력 단자 사이에 연결되고 상기 위상차 신호중 하강 신호에 따라 스위칭 동작을 수행하는 제4스위칭부를 포함하며, 상기 비교부는 상기 샘플링 데이터에 따라 상기 제3제어 신호를 발생하도록 하는 것이 바람직하다.
여기서, 상기 전하 펌프의 출력 신호의 잡음 성분을 제거하기 위한 루프 필터를 더 포함할 수 있다.
여기서, 상기 전압 제어 지연부는 상기 제1제어 신호에 따라 지연 범위가 설정되며, 상기 전압 제어 신호에 따라 설정된 지연 범위 내에서 상기 제1 신호의 지연 시간이 조절되는 다수의 지연 소자로 구성된 것을 특징으로 하며, 이때 상기 지연 소자는 9개이고, 상기 제2 신호는 상기 다수의 지연 소자 중 중간 위치의 지연 소자의 출력 신호인 것이 바람직하다.
또한, 상기 전압 지연 제어부는 상기 전압 제어 신호를 입력받아, 전압 레벨을 변경하여 제1 및 제2 전압 지연 신호로서 출력하는 전압 레벨 변환부를 더 포함하는 것을 특징으로 한다.
이때, 상기 다수의 지연 소자 중 어느 하나는 제1 및 제2차동 출력 단자를 구비하며, 상기 제1전압 지연 신호를 게이트 입력으로 하고, 전원 공급 단자에 주전류 경로의 일측이 연결되는 제1피모스; 제1 및 제2차동 입력 신호를 각각의 게이트 입력으로 하고, 주전류 경로의 일측이 상기 제1피모스의 주전류 경로 타측과 공통 연결되고 주전류 경로의 타측이 각각 상기 제1 및 제2차동 출력 단자에 연결되는 제2 및 제3피모스; 상기 제1 및 제2차동 출력 단자와 접지 사이에 각각 연결되는 제1 및 제2고정 부하; 일측이 상기 전원 공급 단자에 병렬로 연결되는 다수의 커패시터를 포함하는 제1 및 제2커패시터부; 상기 제1커패시터부의 타측과 상기 제1차동 출력 단자 사이에 연결되고, 상기 제1 제어 신호에 따라 상기 제1커패시터부의 다수의 커패시터 중 일부를 활성화시키는 제4스위칭부; 및 상기 제2커패시터부의 타측과 상기 제2차동 출력 단자 사이에 연결되고, 상기 제1제어 신호에 따라 상기 제2커패시터부의 다수의 커패시터 중 일부를 활성화시키는 제5스위칭부를 포함 하는 것을 특징으로 한다.
여기서, 상기 제1 또는 제2고정 부하는 상기 제2전압 제어 신호를 게이트 입력으로 하는 제1엔모스; 및 주전류 경로의 양단이 상기 제1엔모스의 주전류 경로 양단에 연결되고, 게이트 및 드레인이 연결되는 제2엔모스를 포함하는 것이 바람직하다.
또한, 상기 다수의 커패시터는 드레인 및 소오스가 접속된 피모스 트랜지스터를 이용하는 것이 바람직하다.
상술한 본 발명의 다른 목적을 달성하기 위한 본 발명에 따른 지연 동기 방법은 제1제어 신호에 따라 지연 범위를 설정하고, 전압 제어 신호에 따라 상기 설정된 지연 범위 내에서 제1 신호의 지연 시간을 조절하여 이를 제2 신호를 포함하는 다수의 지연 신호들을 생성하는 제1단계; 상기 제1 및 제2 신호의 위상차를 검출하고 이를 상기 전압 제어 신호로서 출력하는 제2단계; 상기 제2신호를 포함하는 다수의 지연 신호들을 이용하여 상기 제1 신호를 샘플링하는 제3단계; 상기 샘플링된 데이터를 아날로그 신호로 변환하여 상기 전압 제어 신호로서 출력하는 제4단계; 상기 샘플링된 데이터 값에 따라 상기 제2단계 및 상기 제4단계 중 어느 하나만을 선택적으로 동작하도록 결정하는 제5단계; 및 상기 샘플링된 데이터 값에 따라 상기 제1제어 신호를 발생하는 제6단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 신호를 2 분주하는 제7단계를 더 포함하며, 상기 제3단계에서 2 분주된 상기 제1 신호를 샘플링하는 것이 바람직하다.
또한, 상기 제2단계에서 검출된 위상차 신호를 전압 신호로 변환하고 상기 전압 제어 신호로 출력하는 제8단계; 및 상기 제8단계에서 출력된 상기 전압 제어 신호의 잡음 성분을 제거하는 제9단계를 더 포함하는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술하는 실시예를 참조하면 명확해질 것이다. 명세서 전체의 동일 도면 부호는 동일 구성 요소를 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하고자 한다.
도 4는 본 발명에 따른 지연 동기 루프의 구성 블록도를 도시한 것으로, 그 구성을 살펴보면 크게 메인 루프(10)와 보조 루프(20) 및 스위치들(SW1~SW3)로 구성된다.
이때, 메인 루프(10)에는 위상 검출부(11), 전하 펌프(13), 루프 필터(15), 전압 제어 지연부(17)로 구성되며, 그리고 보조 루프(20)에는 분주부(21), 샘플링부(23), 코드 변환부(25), 비교부(27), 디지털-아날로그(DA) 변환부(29)로 구성된다.
먼저, 위상 검출부(11)는 입력 및 출력 클록 신호(CLKi, CLKo)의 위상차를 검출하고, 그 결과로서 위상차 신호(PD)를 발생한다.
전하 펌프(13)는 위상차 신호(PD)를 전압 신호로 변환하여 이를 전압 제어 신호(VCTRL)로서 출력하며, 스위칭 제어 신호(CP)에 따라 내부 전류량이 제어된다.
루프 필터(15)는 전압 제어 신호(VCTRL)에 포함된 노이즈 성분을 제거한다.
전압 제어 지연부(17)는 전압 제어 신호(VCTRL)에 따라 입력 클록 신호(CLKi)을 소정 지연 시간만큼 신호 지연 시켜 최종 출력 클록 신호(CLKo)로서 출력하며, 스위칭 제어 신호(VC)에 따라 내부 적용되는 부하 커패시터의 개수가 변경된다.
분주부(21)는 입력 클록 신호(CLKi)를 2 분주하며, 이때 2 분주된 클록 신호(CLKd)는 그 하이 레벨 구간 또는 로우 레벨 구간이 입력 클록 신호(CLKi)의 한 주기와 일치한다.
샘플링부(23)는 2 분주된 클록 신호(CLKd)를 전압 제어 지연부(17)로부터의 다수의 지연된 클록 신호들(CLK[1-m],CLKo)을 이용하여 샘플링 동작을 수행하고, 이를 샘플링 데이터(SAM)로서 출력한다.
비교부(27)는 샘플링 데이터(SAM)를 입력받아, 그 값에 따라 입출력 클록신호(CLKi, CLKo)간의 지연 시간 차가 입력 클록 신호(CLKi)의 한 주기(T)의 소정 범위 1/2 ~ 3/2배 이내인지의 여부에 따라 스위칭 신호(LOCK)를 발생한다. 또한, 소정 범위를 벗어나는 경우에 전압 제어 지연부(17)의 전압 이득 및 출력 주파수 범위를 능동적으로 제어하기 위하여 전압 제어 지연부(17)의 커패시터 용량 조절을 위한 스위칭 제어신호(VC) 및 전하 펌프()의 전류 제어를 위한 스위칭 제어 신호(CP)를 각각 발생한다.
코드 변환부(25)는 샘플링 데이터(SAM)를 아날로그로 변환하기에 적합한 코드(Z)로 변환한다.
디지털-아날로그 변환부(29)는 코드 변환된 디지털 데이터(Z)를 아날로그로 변환하여 최종 전압 제어 신호(VCTRL)로서 출력한다.
스위칭 소자(SW1, SW2)는 스위칭 제어 신호(LOCK)의 제어에 따라 위상 검출부(11)에 입력되는 입출력 클록 신호(CLKi, CLKo)를 단속하며, 반면에 스위칭 소자(SW3)는 인버터(IVT)에 의해 인버팅된 스위칭 신호(/LOCK)의 제어에 따라 보조 루프(20)의 전압 제어 신호(VCTRL)를 단속한다.
도 5a 내지 도 5b는 도 4에 도시된 전압 제어 지연부(17)를 좀 더 상세히 설명하기 위한 도면이다.
먼저, 도 5a는 전압 제어 신호(VCTRL)에 따라 지연 시간이 조절되는 9개의 지연 소자들(D1~D9)로 구성된 전압 제어 지연부(17)를 도시한 것이다.
도 5a에 도시된 바와 같이, 전압 제어 지연부(17)는 전압 제어 신호(VCTRL)에 따라 각 지연 소자들(D1~D9)의 지연 시간이 조절되므로, 개별 지연 소자의 지연 시간이 α라면 최종 출력 클록 신호(CLKo)의 총 지연 시간은 4α가 된다. 이때, 지연 소자의 개수 또는 최종 출력 클록 신호(CLKo)의 위치 등은 그 설명을 위하여 한정한 것으로, 실제 적용시 변경 가능함은 당업자에게 자명하다.
도 5b는 도 5a에 도시된 전압 제어 지연부(17)의 하나의 지연셀(Dn)의 회로도를 도시한 것이다. 이때, 전압 제어 지연부(17)는 전압 제어 신호(VCTRL)의 전압 레벨을 지연셀(Dn)에 적합하도록 변경하기 위한 전압 레벨 변환부(17a)가 추가될 수 있으며, 전압 레벨 변환부(17a)는 전압 제어 신호(VCTRL)를 입력받아, 그 전압 레벨을 변경하여 각각 ICTRL 및 RCTRL 신호를 각각 발생한다.
도 5b를 도시된 바와 같이, 전압 제어 지연부(17)의 지연셀(Dn)은 ICTRL 신호를 게이트 입력으로 하고, 주전류 경로의 일측이 전압 전압(VDD)에 연결된 제1피모스(PM1)와, 차동 입력 신호(INN, INP)를 각각 게이트 입력으로 하고 제1피모스(PM1)의 주전류 경로의 타측과 주전류 경로의 일측이 공통 접속되는 제2 및 제3피모스(PM2, PM3)와, RCTRL 신호를 게이트에 입력되고 주전류 경로가 제2피모스의 주전류 경로의 타측과 접지 사이에 연결되는 제1엔모스(NM1)와, 주전류 경로의 양단이 제1엔모스(NM1)의 양단과 접속되고 게이트 및 드레인측이 접속되는 제2엔모스(NM2)와, RCTRL 신호를 게이트에 입력되고 주전류 경로가 제3피모스의 주전류 경로의 타측과 접지 사이에 연결되는 제3엔모스(NM3)와, 주전류 경로의 양단이 제3엔모스(NM3)의 양단과 접속되고 게이트 및 드레인측이 접속되는 제4엔모스(NM4)와, 차동 출력(OUTN, OUTP)에는 다수의 커패시터(C1~C8)와, 커패시터(C1~C3, C5~C7)의 활성화 여부를 결정하는 스위치들(DSW1~DSW3, DSW5~DSW7)를 포함한다.
그 동작을 살펴보면, 비교부(27)로부터의 스위칭 제어 신호(VC)에 따라 스위치(DSW1~DSW3, DSW5~DSW7)는 스위칭 동작을 수행하므로 전압 제어 지연부(17)에 각 지연셀(D1~D9)에 적용되는 커패시터의 개수를 조절할 수 있으므로 전압 이득 및 출력 주파수 범위를 능동적으로 제어할 수 있다. 즉, 전압 제어 지연부(17)의 출력 주파수 범위를 높이기 위해서는 적용되는 커패시터의 개수를 줄이면 상대적으로 전압 이득이 줄고 지터 특성이 개선된다. 즉, 비교부(27)는 디지털-아날로그 변환부(29)로부터의 전압 제어 신호(VCTRL)가 상한값에 도달하는 경우에는 스위치 제어 신호(VC)를 변경하여 적용되는 커패시터의 개수를 줄이고, 반대로 하한값에 도달하 는 경우에는 스위치 제어 신호(VC)를 변경하여 적용되는 커패시터의 개수를 늘리게 된다. 따라서, 스위칭 제어 신호(VC)는 일정 지연 범위를 결정하며, 전압 제어 신호(VCTRL)는 결정된 지연 범위 내에서의 지연 시간을 구체적으로 결정하게 된다. 이러한 제어 동작을 통해 본 발명에 따른 지연 동기 루프는 넓은 주파수 범위를 가지게 되며, 낮은 전원 전압으로도 동작할 수 있는 특성이 있다.
이때, 제1 및 제2엔모스(NM1, NM2)는 ICTRL 신호의 전압 레벨에 비례하는 RCTRL 신호를 게이트 입력으로 하여 고정 부하로서의 기능을 수행한다. 마찬가지로 제3 및 제4엔모스(NM3, NM4)도 동일하게 고정 부하로서의 기능을 수행한다. 또한, 커패시터(C1~C8)는 드레인 및 소오스가 결합된 피모스를 이용하는 것이 바람직하며, 차동 출력(OUTN, OUTP)은 후행하는 지연셀의 차동 입력(INN, INP)가 된다. 이때, 스위칭 제어 신호(VC)는 3비트 스위칭 제어신호(VC1~VC3)로서 실제 구현시 변경 적용될 수 있다.
도 6은 도 4에 도시된 디지털-아날로그 변환부(29)의 상세 구성을 도시한 것으로, 디지털-아날로그 변환부(29)는 전원 전압(VDD)과 접지(GND) 사이에 직렬 연결되는 다수의 저항들(R0~Rn), 및 출력 단자(VCTRL)와 저항들(R0~Rn) 사이에 연결되는 스위칭 소자들(ZSW1~ZSWn)로 구성된다.
그 동작을 살펴보면, 코드 변환부(25)의 출력 신호(Z1~Zn)의 제어에 따라 스위칭 소자들(ZSW1~ZSWn)의 스위칭 동작이 결정되므로 최종 전압 제어 신호(VCTRL)의 전압이 조절된다.
도 7은 도 4에 도시된 전하 펌프(13)의 상세 도면을 도시한 것으로, 두 개의 전류 조절부(VCG1, VCG2) 및 두 개의 스위치(SWU, SWD)를 포함한다.
그 동작을 살펴보면, 비교부(27)로부터의 스위칭 제어 신호(CP)에 따라 전류 조절부(VCG1, VCG2)의 전류량이 제어되며 위상차 신호(PD)중 UP 신호에 따라 스위치(SWU)의 스위칭 동작이 제어되며, DOWN 신호에 따라 스위치(SWD)의 스위칭 동작이 제어된다. 즉, 비교부(27)로부터의 스위칭 제어 신호(CP)에 따라 전하 펌프(13)의 전류량을 조절함으로써, 루프 대역폭의 조절이 가능함을 의미한다. 이때, 스위칭 제어 신호(CP)는 3비트 제어 신호(CP1~CP3)로서, 실제 적용시 변경될 수 있다.
이하, 상술한 구성에 따른 본 발명에 따른 지연 동기 루프의 상세 동작을 살펴보면 다음과 같다.
먼저, 초기 동작시 분주부(21)에 의해 입력 클록 신호(CLKi)는 2 분주 된다. 이어서, 샘플링부(23)는 2분주된 클록 신호(CLKd)를 전압 제어 지연부(17)로부터의 다수의 지연 클록 신호들(CLK1~CLK4, CLKo, CLK5~CLK9)의 상승 에지에서 샘플링을 수행하면 총 9비트의 샘플링 데이터(SAM)를 생성한다.
도 8a 내지 도 8c는 도 4에 도시된 보조 루프(20)의 동작을 좀 더 상세히 설명하기 위한 신호 파형을 도시한 것이다.
먼저, 도 8a는 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)에 근접한 경우의 신호 파형예이다. 이때, 샘플링부(23)에 의해 2분주 클록 신호(CLKd)를 각 지연 클록 신호들(CLK1~CLK8, CLKo)의 상승 에지에서 샘플링을 수행하면 CLK1~CLK4에 의한 샘플링 값은 '1', 출력 클록 신호(CLKo)에 의한 샘플링 값은 '1' 혹은 '0'일 수 있다.
또한, 도 8b는 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)의 3/2배 이상인 경우의 신호 파형예이다. 이때, 샘플링부(23)에 의해 샘플링이 수행되면 CLK1~CLK2에 의한 샘플링 값만 '1'이 되고 나머지 모든 샘플링 값은 '0'이 된다.
또한, 도 8c는 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)의 1/2배보다 작은 경우의 신호 파형예이다. 이때, 샘플링부(23)에 의해 샘플링이 수행되면 샘플링 값은 모두 '1'이 된다.
상술한 바와 같이, 샘플링 데이터(SAM)의 값에 따라 비교부(27)는 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)의 1/2 ~ 3/2배 범위 이내인지를 판단하고, 그 결과에 따라 스위칭 제어 신호(LOCK)를 발생한다. 만약, 소정 범위(1/2 ~ 3/2배)의 상한값에 도달되면 스위칭 제어 신호(VC)를 변경하여 전압 제어 지연부(17)의 각 지연셀에 적용되는 커패스터의 개수를 줄이고 반대로 하한값에 도달되면 적용되는 커패시터의 개수를 늘리게 된다. 마찬가지로, 스위칭 제어 신호(CP)에 의해 전압 제어 지연부(17)의 출력 주파수 범위에 맞도록 전하 펌프(13)에 흐르는 전류량을 조절함으로써, 전압 이득을 낮추면서도 넓은 동작 주파수 범위를 갖는다.
도 9a 내지 도 9c는 본 발명의 실시예에 따른 신호 파형을 도시한 것으로, 특히, 입력 클록 신호(CLKi)의 주파수가 190MHz인 경우의 예이다. 이때, 도 9a는 보조루프(20)의 스위칭 신호(LOCK) 및 전압 제어 신호(VCTRL)를 나타낸 도면이고, 도 9b 및 도 9c는 동기 전후의 입출력 클록 신호(CLKi, CLKo)를 각각 나타낸 것이 다.
만약, 도 9b에 도시된 바와 같이 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)의 1/2 ~ 3/2배 범위를 벗어난 경우에는 고조파 동기가 발생할 가능성이 크므로 위상 검출부(11)의 동작을 중지시키고, 보조 루프(20)에서 발생된 전압 제어 신호(VCTRL)를 전압 제어 지연부(17)에 인가한다. 즉, 스위칭 신호(LOCK)에 의해 스위칭 소자(SW1, SW2)는 턴오프되고 반대로 인버팅된 스위칭 신호(/LOCK)에 의해 스위칭 소자(SW3)는 턴온된다. 이때, 전압 제어 신호(VCTRL)의 전압에 반비례하여 전압 제어 지연부(17)의 지연 시간이 증가하는 경우에는 도 9a에 도시된 바와 같이, 동기 전에는 디지털-아날로그 변환부(29)의 출력, 즉 전압 제어 신호(VCTRL)가 점차 증가하게 되고 이에 반비례하여 소정 범위 이내일 때까지 전압 제어 지연부(17)의 지연 시간은 점차 줄어든다.
반대로, 도 9c에 도시된 바와 같이 입출력 클록 신호(CLKi, CLKo) 간의 지연 시간차가 입력 클록 신호(CLKi)의 한 주기(T)의 1/2 ~ 3/2배 이내인 경우에는 메인 루프(10) 및 보조 루프(20)의 동시 동작에 의한 잡음 발생을 제거하기 위하여 보조 루프(20)에서 발생된 전압 제어 신호(VCTRL)를 디스에이블(disable) 시킨다. 즉, 스위칭 소자(SW3)는 턴온되고 반대로 스위칭 소자(SW1, SW2)는 턴오프됨으로써, 메인 루프(10)에 의한 지연 시간 정밀 제어 동작이 수행된다.
상술한 바와 같이, 본 발명에 따른 지연 동기 루프는 고조파 동기가 발생할 수 있는, 입출력 클록 신호 간의 지연차가 일정 범위를 벗어난 경우에만 메인 루프의 제어 동작을 중지시키고 보조 루프에 의해 일정 범위 이내로 지연차를 조절한 다. 따라서, 별도의 리셋 회로가 필요 없으며, 메인 및 보조 루프의 동시 동작에 의한 잡음이 발생하지 않으면서도 고조파 동기를 방지할 수 있다. 또한, 일정 범위를 벗어난 경우에는 전압 지연 지연부(17)의 적용 커패시터의 개수를 변경하거나 전하 펌프(13)의 전류량을 제어함으로써, 좀 더 넓은 동작 주파수 범위를 가지며, 이러한 제어 동작에 의해 전압 지연 지연부(17)의 전압 이득을 낮출 수 있으므로 낮은 동작 전압의 설계가 가능하면서도 지터 특성을 개선할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 지연 동기 루프 및 그 방법은 별도의 리셋 회로 없이도 고조파 동기를 방지할 수 있다. 또한, 고조파 동기가 발생하지 않는 지연차 범위 이내에서는 보조 루프의 출력을 차단함으로써, 잡음 특성을 개선할 수 있다는 효과가 있다. 또한, 지연 시간차가 일정 범위를 벗어나는 경우에 적용 커패시터의 개수를 조절하거나 전하 펌프의 전류량을 제어하여 좀 더 넓은 동작 주파수 범위를 가진다. 또한, 낮은 전압 이득으로 인해 낮은 동작 전압으로 설계가 가능하며, 지터 특성을 개선할 수 있다.

Claims (18)

  1. 제1 제어 신호 및 전압 제어 신호에 따라 제1 신호의 지연 시간을 조절하여 이를 제2신호로서 출력하는 전압 제어 지연부;
    상기 제1 및 제2 신호의 위상차를 검출하고 이를 상기 전압 제어 신호로서 출력하는 위상 검출부;
    상기 제1 신호를 상기 전압 제어 지연부로부터의 상기 제2신호를 포함하는 다수의 지연된 신호를 이용하여 샘플링하는 샘플링부;
    상기 샘플링부로부터의 샘플링 데이터에 따라 제1 및 제2제어 신호를 발생하는 비교부;
    상기 샘플링부의 샘플링 데이터를 아날로그 신호로 변환하고 이를 상기 전압 제어 신호로서 출력하는 디지털-아날로그 변환부;
    상기 제2 제어신호에 따라 상기 위상 검출부에 입력되는 상기 제1 및 제2 신호를 단속하는 제1스위칭부; 및
    인버팅된 상기 제2제어 신호에 따라 상기 디지털-아날로그 변환부로부터 출력되는 상기 전압 제어 신호를 단속하는 제2스위칭부를 포함하는 것을 특징으로 하는 지연 동기 루프.
  2. 제1항에 있어서,
    상기 제1 신호를 2 분주하는 분주부를 더 포함하며, 상기 샘플링부는 상기 분주부로부터의 2분주된 제1신호를 샘플링하는 것을 특징으로 하는 지연 동기 루프.
  3. 제1항에 있어서,
    상기 샘플링 데이터를 상기 디지털-아날로그 변환부에 적합한 코드로 변환하는 코드 변환부를 더 포함하며, 상기 디지털-아날로그 변환부는 상기 코드 변환부로부터의 코드 변환된 데이터를 아날로그 신호로 변환하는 것을 특징으로 하는 지연 동기 루프.
  4. 제1항에 있어서,
    상기 디지털-아날로그 변환부는 제1 및 제2단자 사이에 직렬 연결되는 다수의 저항; 및
    일측이 출력 단자에 공통 연결되고 타측이 상기 저항들 사이에 각각 연결되고 상기 코드 변환된 데이터에 따라 스위칭 동작을 수행하는 다수의 스위칭 소자로 구성된 것을 특징으로 하는 지연 동기 루프.
  5. 제1항에 있어서,
    상기 위상 검출부로부터의 위상차 신호를 전압 신호로 변환하고 이를 상기 전압 제어 신호로서 출력하는 전하 펌프를 더 포함하는 것을 특징으로 하는 지연 동기 루프.
  6. 제5항에 있어서,
    상기 전하 펌프는 일측이 전원 공급 단자에 연결되며, 제3제어 신호에 따라 전류량을 조절하는 제1전류 조절부;
    상기 제1전류 조절부의 타측과 출력 단자 사이에 연결되고, 상기 위상차 신호중 상승 신호에 따라 스위칭 동작을 수행하는 제3스위칭부;
    일측이 접지 단자에 연결되고, 상기 제3제어 신호에 따라 전류량을 조절하는 제2전류 조절부; 및
    상기 제2전류 조절부의 타측과 상기 출력 단자 사이에 연결되고 상기 위상차 신호중 하강 신호에 따라 스위칭 동작을 수행하는 제4스위칭부를 포함하며,
    상기 비교부는 상기 샘플링 데이터에 따라 상기 제3제어 신호를 발생하는 것을 특징으로 하는 지연 동기 루프.
  7. 제5항 및 제6항 중 어느 한 항에 있어서,
    상기 전하 펌프의 출력 신호의 잡음 성분을 제거하기 위한 루프 필터를 더 포함하는 것을 특징으로 하는 지연 동기 루프.
  8. 제1항에 있어서,
    상기 전압 제어 지연부는 상기 제1제어 신호에 따라 지연 범위가 설정되며, 상기 전압 제어 신호에 따라 설정된 지연 범위 내에서 상기 제1 신호의 지연 시간이 조절되는 다수의 지연 소자로 구성된 것을 특징으로 하는 지연 동기 루프.
  9. 제8항에 있어서,
    상기 지연 소자는 9개인 것을 특징으로 하는 지연 동기 루프.
  10. 제8항에 있어서,
    상기 제2 신호는 상기 다수의 지연 소자 중 중간 위치의 지연 소자의 출력 신호인 것을 특징으로 하는 지연 동기 루프.
  11. 제8항에 있어서,
    상기 전압 지연 제어부는 상기 전압 제어 신호를 입력받아, 전압 레벨을 변경하여 제1 및 제2 전압 지연 신호로서 출력하는 전압 레벨 변환부를 더 포함하는 것을 특징으로 하는 지연 동기 루프.
  12. 제11항에 있어서,
    상기 다수의 지연 소자 중 어느 하나는 제1 및 제2차동 출력 단자를 구비하며,
    상기 제1전압 지연 신호를 게이트 입력으로 하고, 전원 공급 단자에 주전류 경로의 일측이 연결되는 제1피모스;
    제1 및 제2차동 입력 신호를 각각의 게이트 입력으로 하고, 주전류 경로의 일측이 상기 제1피모스의 주전류 경로 타측과 공통 연결되고 주전류 경로의 타측이 각각 상기 제1 및 제2차동 출력 단자에 연결되는 제2 및 제3피모스;
    상기 제1 및 제2차동 출력 단자와 접지 사이에 각각 연결되는 제1 및 제2고정 부하;
    일측이 상기 전원 공급 단자에 병렬로 연결되는 다수의 커패시터를 포함하는 제1 및 제2커패시터부;
    상기 제1커패시터부의 타측과 상기 제1차동 출력 단자 사이에 연결되고, 상기 제1 제어 신호에 따라 상기 제1커패시터부의 다수의 커패시터 중 일부를 활성화시키는 제4스위칭부; 및
    상기 제2커패시터부의 타측과 상기 제2차동 출력 단자 사이에 연결되고, 상기 제1제어 신호에 따라 상기 제2커패시터부의 다수의 커패시터 중 일부를 활성화시키는 제5스위칭부를 포함하는 것을 특징으로 하는 지연 동기 루프.
  13. 제12항에 있어서,
    상기 제1 또는 제2고정 부하는 상기 제2전압 제어 신호를 게이트 입력으로 하는 제1엔모스; 및
    주전류 경로의 양단이 상기 제1엔모스의 주전류 경로 양단에 연결되고, 게이트 및 드레인이 연결되는 제2엔모스를 포함하는 것을 특징으로 지연 동기 루프.
  14. 제13항에 있어서,
    상기 다수의 커패시터는 드레인 및 소오스가 접속된 피모스 트랜지스터를 이용하는 것을 특징으로 하는 지연 동기 루프.
  15. 제1제어 신호에 따라 지연 범위를 설정하고, 전압 제어 신호에 따라 상기 설정된 지연 범위 내에서 제1 신호의 지연 시간을 조절하여 이를 제2 신호를 포함하는 다수의 지연 신호들을 생성하는 제1단계;
    상기 제1 및 제2 신호의 위상차를 검출하고 이를 상기 전압 제어 신호로서 출력하는 제2단계;
    상기 제2신호를 포함하는 다수의 지연 신호들을 이용하여 상기 제1 신호를 샘플링하는 제3단계;
    상기 샘플링된 데이터를 아날로그 신호로 변환하여 상기 전압 제어 신호로서 출력하는 제4단계;
    상기 샘플링된 데이터 값에 따라 상기 제2단계 및 상기 제4단계 중 어느 하나만을 선택적으로 동작하도록 결정하는 제5단계; 및
    상기 샘플링된 데이터 값에 따라 상기 제1제어 신호를 발생하는 제6단계를 포함하는 것을 특징으로 하는 지연 동기 방법.
  16. 제15항에 있어서,
    상기 제1 신호를 2 분주하는 제7단계를 더 포함하며, 상기 제3단계에서 2 분주된 상기 제1 신호를 샘플링하는 것을 특징으로 하는 지연 동기 방법.
  17. 제15항에 있어서,
    상기 제2단계에서 검출된 위상차 신호를 전압 신호로 변환하고 상기 전압 제어 신호로 출력하는 제8단계를 더 포함하는 것을 특징으로 하는 지연 동기 방법.
  18. 제17항에 있어서,
    상기 제8단계에서 출력된 상기 전압 제어 신호의 잡음 성분을 제거하는 제9단계를 더 포함하는 것을 특징으로 하는 지연 동기 방법.
KR1020060016338A 2006-02-20 2006-02-20 지연 동기 루프 및 그 방법 KR100726991B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060016338A KR100726991B1 (ko) 2006-02-20 2006-02-20 지연 동기 루프 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016338A KR100726991B1 (ko) 2006-02-20 2006-02-20 지연 동기 루프 및 그 방법

Publications (1)

Publication Number Publication Date
KR100726991B1 true KR100726991B1 (ko) 2007-06-14

Family

ID=38358990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016338A KR100726991B1 (ko) 2006-02-20 2006-02-20 지연 동기 루프 및 그 방법

Country Status (1)

Country Link
KR (1) KR100726991B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624623B1 (ko) * 2011-08-05 2016-05-26 퀄컴 인코포레이티드 어떠한 주파수 오버슈트도 갖지 않는 마스터 발진기로의 슬레이브 발진기의 주입-로킹
KR20160149361A (ko) * 2015-06-17 2016-12-28 한국전자통신연구원 프랙셔널 스퍼 잡음을 감소시키기 위한 위상 고정 루프
KR20210026977A (ko) * 2019-08-30 2021-03-10 서울과학기술대학교 산학협력단 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286090A (ja) 1987-05-19 1988-11-22 Pioneer Electronic Corp Ｐｌｌ回路の同期引込み方法
JPH0837459A (ja) * 1994-05-18 1996-02-06 Nec Corp Ｐｌｌ制御装置
JPH1188156A (ja) 1997-09-10 1999-03-30 Victor Co Of Japan Ltd クロック生成用ｐｌｌ回路
JP2003078410A (ja) 2001-08-30 2003-03-14 Hitachi Ltd 位相同期回路
JP2003188718A (ja) 2001-12-19 2003-07-04 Nec Saitama Ltd 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63286090A (ja) 1987-05-19 1988-11-22 Pioneer Electronic Corp Ｐｌｌ回路の同期引込み方法
JPH0837459A (ja) * 1994-05-18 1996-02-06 Nec Corp Ｐｌｌ制御装置
JPH1188156A (ja) 1997-09-10 1999-03-30 Victor Co Of Japan Ltd クロック生成用ｐｌｌ回路
JP2003078410A (ja) 2001-08-30 2003-03-14 Hitachi Ltd 位相同期回路
JP2003188718A (ja) 2001-12-19 2003-07-04 Nec Saitama Ltd 基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101624623B1 (ko) * 2011-08-05 2016-05-26 퀄컴 인코포레이티드 어떠한 주파수 오버슈트도 갖지 않는 마스터 발진기로의 슬레이브 발진기의 주입-로킹
KR20160149361A (ko) * 2015-06-17 2016-12-28 한국전자통신연구원 프랙셔널 스퍼 잡음을 감소시키기 위한 위상 고정 루프
KR102376738B1 (ko) * 2015-06-17 2022-03-23 한국전자통신연구원 프랙셔널 스퍼 잡음을 감소시키기 위한 위상 고정 루프
KR20210026977A (ko) * 2019-08-30 2021-03-10 서울과학기술대학교 산학협력단 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법
KR102316443B1 (ko) * 2019-08-30 2021-10-25 서울과학기술대학교 산학협력단 지연 잠금 루프의 지연 범위를 제어하는 지연 잠금 회로 및 방법

Similar Documents

Publication Publication Date Title
US7206370B2 (en) Clock recovery circuit
US7138841B1 (en) Programmable phase shift and duty cycle correction circuit and method
US7135905B2 (en) High speed clock and data recovery system
US7330058B2 (en) Clock and data recovery circuit and method thereof
US6388485B2 (en) Delay-locked loop circuit having master-slave structure
JP4667196B2 (ja) 位相調整回路
CN107623521B (zh) 一种锁相环时钟发生器
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
KR100785721B1 (ko) 지연 제어 회로
US6927611B2 (en) Semidigital delay-locked loop using an analog-based finite state machine
US7622971B2 (en) Delay locked loop circuits and methods of generating clock signals
CN1808907B (zh) 一种锁相环及其方法和一种相频检测器及其方法
KR20070106645A (ko) 다중위상 재정렬된 전압-제어형 발진기 및 이를 포함하는위상-고정 루프
US20020067193A1 (en) Common bias and differential structure based dll with fast lockup circuit and current range calibration for process variation
Yang Delay-locked loops-an overview
US20120218001A1 (en) Techniques for Phase Detection
KR20060041114A (ko) 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치
US20060038596A1 (en) Delay locked loop circuitry and method for optimizing delay timing in mixed signal systems
KR100726991B1 (ko) 지연 동기 루프 및 그 방법
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
US7113014B1 (en) Pulse width modulator
JP3659630B2 (ja) 電圧参照回路およびそれを用いた半導体回路装置
KR20230007817A (ko) 듀티 오프셋에 둔감한 차동 듀티 사이클 보정 회로 및 그 동작방법
KR101413917B1 (ko) 위상 고정 루프
CN113162586A (zh) 一种时钟占空比修调方法及系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee