JPH0837459A - Ｐｌｌ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 現用系と予備系の回線切替を有するＰＬＬ制
御装置において、なめらかで位相飛びのない位相合わせ
を行えるようにする。 【構成】 フレームパルスからなる現用系と予備系の入
力信号を回線切替信号により選択する選択器を有し、回
線切替前後においてフレームパルスの位相差がフレーム
パルス位相比較器により出力される。一方、分周器から
出力される分周クロックは分岐され、分岐されたクロッ
クはデューティ制御器により、デューティが５０％より
大きい疑似クロックと小さい疑似クロックに変化させら
れる。ＰＬＬ制御回路のクロック位相比較器と低域通過
フィルタの間には、フレームパルスの位相差に応じて分
周クロックと疑似クロックのうちの一つを選択するクロ
ック選択器を備えている。位相合わせが進み、フレーム
パルスの位相が一致したときに、選択器は分周クロック
を選択し、位相合わせを終了する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は同期系大容量伝送装置の
クロック抽出に関し、特に現用系と予備系に二重化され
た伝送装置における回線切替に伴うクロックの冗長切替
を行うＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
制御装置に関する。

【０００２】

【従来の技術】同期系伝送装置においては、システムを
冗長に構成するために、一般的に装置内部のクロック系
は二重化されている。二重化されたクロックの切替を行
う際には、主信号にできるだけ影響を与えないことが要
求される。ところが、回線切替の際に主信号に影響を与
える場合があり、この要因として、一般にクロック切替
に伴うクロックの瞬断、あるいはクロックの位相が合わ
ないことに起因する、いわゆる位相飛びが存在する。

【０００３】こうした従来のＰＬＬ制御装置が抱える問
題を説明する前に、二重化された従来のＰＬＬ制御装置
の構成について簡単に説明する。図１０に示されるよう
に、従来のＰＬＬ制御装置は、クロックの位相合わせを
行うため、クロック位相比較器２、低域通過フィルタ
４、増幅器５、電圧制御発振器６、及び分周器７を備え
ている。入力されたクロックの位相合わせの基本的な動
作についてはここでは省略する。現用系と予備系の２回
線をもつＰＬＬ制御装置では、上記構成に加えて、クロ
ック位相比較器の入力側に、現用系と予備系の回線切替
を行う選択器１が設けられている。

【０００４】現用系の入力信号のフレームパルスＦＰ
（０）あるいはこれに加えて入力信号に含まれるクロッ
クＣＬＫ（０）が選択器１に入力される。同様に、予備
系の入力信号のフレームパルスＦＰ（１）及びクロック
ＣＬＫ（１）も入力される。選択器１には、外部から回
線切替信号１０１が入力される。回線切替信号が入力さ
れると、選択器１の回線は、例えば、現用系から予備系
に切替えられ、同時に、後段のＰＬＬ制御回路により予
備系のフレームパルスの位相に一致するように現用系の
フレームパルスの位相合わせが行われる。

【０００５】通常は現用系のフレームパルスと予備系の
フレームパルスの位相は一致していない。従来のＰＬＬ
制御装置では回線切替が行われると、フレームパルスの
位相差に係わらず、位相を一致させる方向に電圧制御発
振器６の制御電圧が設定される。このとき、制御電圧は
最大値に設定されるので、急激な位相変化を生じ、いわ
ゆる位相飛びを起こす。

【０００６】そこで、通常はクロック切替に伴う上記影
響がないように講じられたＰＬＬ制御装置が用いられて
いる。このようなＰＬＬ制御装置としては、例えば、特
開昭６３−２２８８２１号公報や特開平４−５７５３６
号公報に記載のＰＬＬ制御装置がある。これらのＰＬＬ
制御装置を用いることによって、二重化されたクロック
発生部の切替によって瞬断が生じても、ＰＬＬ制御装置
で吸収される。従って、信号処理部へ供給される装置内
のクロックには瞬断が発生しない。

【０００７】従来のＰＬＬ制御装置では、上記クロック
の瞬断あるいは位相飛びを防ぐためにＰＬＬの比較周波
数をできるだけ低くしている。あるいは、ＰＬＬのルー
プ時定数を非常に大きくしている。これらの措置によ
り、電圧制御発振器の制御電圧がゆっくりとなめらかに
変化するようにしている。ＰＬＬ制御装置は出力クロッ
ク周波数と位相がゆっくりと変化して再同期するため、
主信号に影響を与えずにクロック切替を行うことができ
る。また、これとは別に周波数精度が高く、制御範囲が
非常に狭い電圧制御発振器をＰＬＬ制御装置に用いる構
成が知られている。

【０００８】

【発明が解決しようとする課題】ところが、従来のＰＬ
Ｌ制御装置では、ＰＬＬのループ時定数を非常に大きく
するために、位相比較周波数を低くしなければならな
い。しかしながら、近年の伝送容量の増大に伴い、特に
大容量伝送装置では装置内部クロックとして高い周波数
が要求される。一方、クロック切替時の許容位相ずれに
対する規定も非常に厳しい。このため、高い周波数の電
圧制御発振器を適用する必要がある。さらに、ＰＬＬに
より生じる定常位相誤差をできるだけ小さくしなければ
ならない。従って、ＰＬＬ位相比較周波数をむやみに低
くできないという問題がある。また、周波数精度が高
く、制御範囲の非常に狭い電圧制御発振器は一般的に高
価であり、適用にはコスト面での制約を受ける。

【０００９】また、従来のＰＬＬ制御装置では、ＰＬＬ
のループ時定数を非常に大きくするために、位相比較周
波数を低くしなければならない。しかしながら、近年の
伝送容量の増大に伴い、特に大容量伝送装置では装置内
部クロックとして高い周波数が要求される。一方、クロ
ック切替時の許容位相ずれに対する規定も非常に厳し
い。このため、高い周波数の電圧制御発振器を適用する
必要がある。さらに、ＰＬＬにより生じる定常位相誤差
をできるだけ小さくしなければならない。従って、ＰＬ
Ｌ位相比較周波数をむやみに低くできないという問題が
ある。また、周波数精度が高く、制御範囲の非常に狭い
電圧制御発振器は一般的に高価であり、適用にはコスト
面での制約を受ける。

【００１０】本発明のＰＬＬ制御装置の目的は、大容量
伝送装置における現用系から予備系への回線切替におい
て、特殊な電圧制御発振器を用いることなく、しかも位
相飛びの生じないなめらかなクロック切替を行うことが
できるようにすることにある。

【００１１】

【課題を解決するための手段】本発明のＰＬＬ制御装置
は、クロックとこのクロックに同期しているフレームパ
ルスをそれぞれ含み、互いに異なる位相を有する周波数
ｆの第１の信号（現用系）と第２の信号（予備系）が入
力される選択器を有する。この選択器では、外部から入
力される回線切替信号により第１の信号と第２の信号の
うち一の信号が選択される。入力信号のクロックとＰＬ
Ｌにおいて分周器から出力される分周クロックの位相を
比較して、位相差に応じたデューティが設定された基準
クロックを出力するクロック位相比較器を有している。
また、ＰＬＬ制御回路を構成するための低域通過フィル
タ、増幅器、電圧制御発振器、分周器を有している。

【００１２】上記構成に加えて、本発明のＰＬＬ制御装
置では、第１の入力信号と第２の入力信号の両フレーム
パルスの位相を比較し、位相差を出力するフレームパル
ス位相比較器を備えている。一方、分周器から出力され
る分周クロックを、その周波数は一定のままで、デュー
ティをあらかじめ設定された値に変えた疑似クロックを
出力するデューティ制御器を備えている。そして、クロ
ック位相比較器の出力とデューティ制御器の出力とか
ら、フレームパルスの位相差に応じて、どちらかを選択
するクロック選択器を備えている。このクロック選択器
は、クロック位相比較器と低域通過フィルタの間に配置
されている。

【００１３】回線切替に伴ってクロックの位相合わせを
行う際に、切替後のクロックと分周クロックをそのまま
の状態で位相比較して基準クロックを設定すると、フレ
ームパルスの位相差が大きい場合には、急激な位相合わ
せを行うことになる。これが位相飛びの原因になる。そ
こで、本発明のＰＬＬ制御装置では、切替前後フレーム
パルスの位相差が大きい場合には、疑似クロックを用い
て位相合わせを行う。疑似クロックは、あらかじめデュ
ーティが５０％よりずらせてある、急激な位相合わせを
行うような制御電圧の設定が回避される。この結果、位
相飛びを生じず、なめらかな位相合わせが可能になる。

【００１４】通常、回線切替前のフレームパルスの位相
が切替後のフレームパルスのそれよりも遅れている場合
にも、進んでいる場合にも対応できるように、デューテ
ィが５０％よりも大きい疑似クロックと小さい疑似クロ
ックが用意される。回線切替前のフレームパルスの位相
が切替後のフレームパルスのそれよりも遅れている場合
には、切替前のフレームパルスの位相状態を進めるよう
に位相合わせを行う必要があることから、５０％よりも
大きいデューティをもつ疑似クロックが選択される。逆
の場合には、５０％よりも小さい疑似クロックが選択さ
れる。

【００１５】フレームパルス比較器で検出された位相差
に応じて、基準クロックか疑似クロックのいずれを選択
するかが決められる。両フレームパルスの位相差が大き
い場合には、疑似クロックが選択される。これに対し
て、初期的に両フレームパルスの位相差がすでに小さい
場合、あるいは位相合わせの結果、位相差が十分小さく
なった場合には、基準クロックの選択に切り替えられ
る。

【００１６】本発明のＰＬＬ制御装置では、クロック選
択器は、両フレームパルスの位相差がクロックの周波数
ｆの１周期分より大きく進んでいる場合は、分周クロッ
クが選択される。一方、基準フレームパルスの位相状態
が周波数ｆの１周期分より大きく遅れている場合は、疑
似クロックを選択する。両フレームパルスの位相差がク
ロックの周波数ｆの１周期以内の差である場合には、基
準クロックが選択される。

【００１７】このようにすることにより、設定されたデ
ューティに応じて、電圧制御発振器の電圧が設定され
る。すなわち、最大値に電圧が設定されず、クロックの
位相合わせのための電圧を任意に設定することができ
る。従って、急激なクロックの位相変化を防ぎ、徐々に
位相合わせを行うことができる。

【００１８】デューティ制御器によるクロックのデュー
ティは、位相合わせのために許容される時間により定め
られる。位相合わせに十分な時間をかけることができる
のであれば、デューティ５０％の近傍に設定すれば良
い。一方、短時間に位相合わせを行う必要があれば、デ
ューティの値は比較的大きな値に設定されるであろう。

【００１９】予備系の入力信号のフレームパルスの位相
が現用系のそれに比べて進んでいる場合と遅れている場
合のそれぞれに対応する必要がある。従って、デューテ
ィ制御器においては、クロックのデューティは、５０％
よりも大きい値と小さい値の両方が設定され、少なくと
も２つの疑似クロックが出力する。予備系のフレームパ
ルスの位相が現用系のそれよりも進んでいる場合には、
クロックの位相も進ませる必要がある。位相合わせの間
は、デューティが５０％より大きい疑似クロックが選択
される。逆にフレームパルスが遅れている場合には、５
０％よりも小さいデューティを有する疑似クロックが選
択される。

【００２０】デューティが５０％よりも大きい疑似クロ
ックと小さいクロックを発生させるため、それぞれ２つ
のデューティ制御器を備えている。また、一つのデュー
ティ、例えば５０％より大きいデューティを有する疑似
クロックを発生するデューティ制御器を一つ備え、この
出力を２分岐し片方を反転器により反転させてもよい。

【００２１】また、回線切替に必要な時間を一定時間内
に抑えたい場合には、回線切替信号に連動して動作する
タイムゲートをクロック選択器に備えることも可能であ
る。回線切替信号が入力されて、回線切替の開始時点か
ら時間を計測し、所定の時間経過後には、強制的にクロ
ック選択器の選択を分周器からのクロックに切替えて、
位相合わせを終了させる。このようにしても、すでに位
相合わせが進んでいるので、従来のような大きな位相飛
びを生じることがない。しかも、必ず所定の時間内に回
線を完全に切替えることができる。通常、この設定時間
は周波数ｆ０の１周期よりも小さい時間に設定される。

【００２２】デューティ制御器で設定されるデューティ
は５０％よりも大きい場合と小さい場合の２水準だけで
なく、さらに細かく設定することもできる。例えば、デ
ューティ制御器を４つ設け、デューティが２０％、３５
％、６５％、８０％の４水準とすることもできる。この
とき、デューティ６５％と８０％のクロックをそれぞれ
発生させるデューティ制御器を設け、２分岐した片方に
それぞれ反転器を設けてもよい。

【００２３】また、構成においても、クロック選択にタ
イムゲートを接続することも可能である。この場合、所
定時間経過後に、順次デューティを５０％に近づけるよ
うに強制切替を行えば、なめらかな位相合わせを行うこ
とができる。

【００２４】さらに、増幅器から出力される制御電圧を
検出し、検出された電圧により随時位相合わせの進行状
態を知ることができる。この位相合わせの進行状態に応
じて、選定されるべきデューティを決めて、疑似クロッ
クを選定することも可能である。同様に、疑似クロック
を選定する代わりに、デューティ制御器においてデュー
ティの設定値を変化させてもよい。

【００２５】本発明のＰＬＬ制御装置は、入力信号の切
替の際に切替前後に係る信号のフレームパルスの位相差
を比較し、位相差に応じてクロック選択器で切替前の分
周されたクロックを選択するか、切替後のクロックパル
スを選択するかを決定する。位相差が所定の値よりも大
きいときは、分周されたクロックを選択し、小さくなっ
たときに切替後のクロックを選択することにより、位相
とびが生じないようにゆっくりとなめらかに位相合わせ
を行わうことができる。

【００２６】また、クロック選択器に入力される上記分
周されたクロックを、入力信号の切替開始からあらかじ
め所定の時間経過後は分周クロックが選択されないよう
にするタイムゲートを設けることも可能である。タイム
ゲートにより、無条件で切替後のクロックが選択される
ようにすることで、一定時間内に確実に切替後のクロッ
ク一致を行うことができる。

【００２７】

【実施例】本発明のＰＬＬ制御装置の構成を図面を参照
ながら詳細に説明する。

【００２８】次に本発明について図面を参照して説明す
る。

【００２９】図１は、本発明のＰＬＬ制御装置の第１の
実施例の構成を示すブロック図である。本発明のＰＬＬ
制御装置は、クロック（ＣＬＫ）とこれに同期するフレ
ームパルス（ＦＰ）を有する現用系の信号（ＣＬＫ／Ｆ
Ｐ（０））と、これとは位相が異なる予備系の信号（Ｃ
ＬＫ／ＦＰ（１））が入力される選択器１を備えてい
る。この選択器１の入力は、従来の構成のようにフレー
ムパルスとクロックが同じ端子から入力されてもよい。
ここでは、説明をより分かりやすくするために、別々の
端子から入力されるものとする。

【００３０】選択器１の後段には、ＰＬＬ制御回路の基
本を構成する低域通過フィルタ１４、増幅器１５、電圧
制御発振器１６および分周器１７を備えている。これら
の構成に加えて、本発明のＰＬＬ制御装置では、分周器
１７の分周クロックを出力側にそのクロックのデューテ
ィを制御するデューティ制御器１９１及び１９２、クロ
ック選択器１３を備えている。

【００３１】選択器１は、外部から入力される回線切替
信号１０１により回線切替が行われ、入力信号が選択さ
れる。入力信号が選択されると、その信号のフレームパ
ルスＦＰとクロックＣＬＫは、フレームパルス位相比較
器１８とクロック位相比較器１２にそれぞれ入力され
る。クロック位相比較器１２では、分周器１７から出力
される分周された分周クロックと選択器１から出力され
る入力信号のクロックの位相差が比較され、位相差に応
じたデューティをもつ基準クロックが出力される。分周
クロックは分周器１７で分周される際、クロック位相比
較器１２に入力される入力信号と同じ周波数で出力され
る。これは、現用系、予備系ともにクロック周波数はあ
らかじめ定まった同一の値を有しているからである。

【００３２】この分周器１７からは入力信号のフレーム
パルスと同じ周波数をもつ。分周クロックに同期したフ
レームパルスがフレームパルス位相比較器１８に出力さ
れる。フレームパルス位相比較器１８では、分周器１７
から出力される分周フレームパルスと選択器１から出力
されるフレームパルスＦＰの位相が比較され、位相差が
出力される。

【００３３】分周器１７からは、電圧制御発振器により
発進されたクロックの分周クロックおよびもとのフレー
ムパルスの周波数に等しい分周フレームパルスが出力さ
れる。クロックはデューティが５０％に設定されている
ので、分周クロックもデューティは５０％に設定されて
いる。分周器１７の分周クロックを出力する側には、デ
ューティ制御器１９１及び１９２が２つ設けられてい
る。このデューティ制御器１９１及び１９２では、それ
ぞれ分周クロックのデューティを５０％から変化させる
機能を備えている。例えば、本実施例ではこのデューテ
ィは７５％と２５％に設定されており、これらは疑似ク
ロックとして出力される。クロック選択器１３には、上
記デューティ制御器１９１及び１９２とクロック位相比
較器１２が接続されている。これらの２つの疑似クロッ
クと位相比較器１２から入力されるクロックは、フレー
ムパルス１８において検出された両フレームパルスの位
相差に応じて選択される。

【００３４】回線切替前のフレームパルスの位相が切替
後のフレームパルスのそれよりも遅れている場合にも、
進んでいる場合にも対応できるように、デューティが５
０％よりも大きい疑似クロックと小さい疑似クロックが
用意されている。

【００３５】回線切替前のフレームパルスの位相が切替
後のフレームパルスのそれよりも遅れている場合には、
切替前のフレームパルスの位相状態を進めるように位相
合わせを行う必要があることから、５０％よりも大きい
デューティをもつ疑似クロックが選択される。逆の場合
には、５０％よりも小さい疑似クロックが選択される。

【００３６】本実施例では、フレームパルスの位相差が
クロックの１周期分よりも大きい場合には、疑似クロッ
クが選択される。フレームパルスの位相差がクロックの
１周期分よりも小さい場合には、すでに位相飛びの発生
は起こらないものとして、基準クロックが選択される。
基準クロックが選択された場合には、通常の位相合わせ
と同様に位相合わせが行われる 上述の疑似クロックのデューティは、回線切替前後のフ
レームパルスの位相差によるクロック選択器１のクロッ
クの選択の基準および位相合わせに許容される時間によ
り定められる。すなわち、疑似クロックが選択される位
相差の基準が大きい場合には、疑似クロックのデューテ
ィも比較的大きい値に設定されなければならない。なぜ
なら、上記位相差の基準が大きいのもかかわらず、疑似
クロックのデューティが５０％近傍に設定されたので
は、結局、位相飛びを有効に回避することが困難になる
からである。

【００３７】一方、位相合わせに許容される時間が短い
場合には、疑似クロックのデューティは５０％より大き
く離すことはできない。位相合わせに許される時間が短
い場合には、デューティを５０％近傍にして制御電圧を
高くして速く位相合わせを行う必要があるからである。

【００３８】ここで疑似クロックのデューティの設定に
関して注意しなければならないのは、疑似クロックが選
択された状態で疑似クロックを用いて位相合わせが行わ
れることにより、常にフレームパルスの位相が一致する
ようにならなければならないということである。もし、
疑似クロックが選択される状態で、疑似クロックのデュ
ーティが高すぎて、制御電圧が逆に設定されるようなこ
とが生じると、フレームパルスの位相は離れる方向に動
いてしまう。従って、疑似クロックが選択される状態で
は、常にフレームパルスの位相が一致するように制御電
圧が設定されるように、疑似クロックの制御電圧は設定
されなければならない。

【００３９】上述した問題は、後で説明する本発明の第
３の実施例に示されるように、複数の疑似クロックを設
けることにより、明快に解決される。

【００４０】次に、上記構成からなる本発明のＰＬＬ制
御装置の基本動作について説明する。まず、回線切替信
号１０１が選択器１に入力され、回線が現用系から予備
系に切替えられる。フレームパルス位相比較器１８に入
力された予備系のフレームパルスは現用系のフレームパ
ルスと位相が比較され、位相差がクロック選択器１３に
出力される。

【００４１】通常は、回線切替前後で必ずフレームパル
スに位相を生じる。本発明のＰＬＬ制御装置では回線切
替後、位相差が一定以上ある間は、ＰＬＬ制御回路の分
周クロックと入力信号の位相差により設定される基準ク
ロックをそのまま用いて位相合わせを行わうことをしな
い。位相差が一定以上ある間は、分周クロックのデュー
ティが５０％より大きいか、あるいは小さく設定された
疑似クロックを用いて位相合わせが行われる。この位相
差が正であるとき、すなわち、予備系のフレームパルス
の位相が進んでいるときは、現用系のクロックの位相を
進めるため疑似クロックの５０％より大きいデューティ
をもつ疑似クロックが選択される。これとは逆に、位相
差が負である場合には、５０％よりも小さいデューティ
の側の疑似クロックが選択される。

【００４２】このように、位相合わせが終了するまで
は、デューティが５０％でない疑似クロックによりが位
相合わせが行われる。デューティが５０％からずれたク
ロックを用いて位相合わせを行うことにより、アナログ
的に電圧制御発振器への位相合わせのための制御電圧が
設定され、急激な位相変化を回避することができるの
で、なめらかな位相合わせを行うことができる。位相合
わせの完了後、クロック選択器１３への入力は位相比較
器１２の出力側に切替される。

【００４３】図１に示されるＰＬＬ制御装置では、分周
器１７の出力側には、５０％より大きいデューティ及び
小さいデューティをそれぞれ設定するための、２つのデ
ューティ制御器１９１及び１９２が設けられている。こ
れに対して、図２のＰＬＬ制御装置はデューティ制御器
は１９１のみの１つである。デューティ制御器１９１に
より変化された疑似クロックは、クロック選択器１３に
入力される前に２分岐され、片方は反転器２０により反
転される。これにより、デューティが５０％より大きい
疑似クロックと小さい疑似クロックの両方が選択可能と
なる。なお、低域通過フィルタ１４、増幅器１５及び電
圧制御発振器１６の機能は、従来のＰＬＬ制御装置と同
じであるので説明は省略する。

【００４４】次に、本発明のＰＬＬ制御装置を用いた回
線切替に伴う位相合わせについて、図２及び図３に示す
タイムチャートを参照しながら説明する。ＦＰ（０）３
０及び（１）３１はそれぞれ現用系及び予備系の信号の
フレームパルスを示す（図３（ａ）、（ｃ））。ＣＬＫ
（０）４０及び（１）４１はそれぞれ現用系及び予備系
のクロック信号を示す（Fig.４（ｂ）、（ｄ））。な
お、図３では、フレームパルスについては１周期分しか
示していない。通常、フレームパルスの位相合わせの精
度を高めるため、クロックの周波数はフレームパルスの
それよりも十分高い値に設定される。例えば、フレーム
パルスの周波数が８ｋＨｚであれば、クロックの周波数
は８０ｋＨｚというようにである。

【００４５】いま、時刻Ｔ１において回線切替信号が選
択器１に入力されたとする。このとき、予備系の入力信
号のフレームパルスは、現用系のそれよりもＣだけ位相
が進んでいるとする（図３（ｃ））。この位相差Ｃは、
回線切替後、フレームパルス位相比較器１８によって検
出され、クロック選択器１３に出力される。

【００４６】一方、定常状態では、分周器１７からは現
用系のクロックと同じ位相のフレームパルス及び分周ク
ロック８０がそれぞれフレームパルス位相比較器１８お
よびクロック位相比較器１２に出力されている。回線切
替後は、クロック位相比較１２の入力を切替えて、分周
クロック８０が選択されるようにする。

【００４７】分周クロック８０は２分岐され、分岐され
た分周クロック７０はデューティ制御器１９１に入力さ
れる。分周クロック７０のデューティは５０％である
が、デューティ制御器１９１により、デューティが７５
％に変化された疑似クロック７１が出力される。疑似ク
ロック７１は、さらに２分岐され、一方はそのまま、他
方は反転器２０を介してクロック選択器１３に入力され
る（図３（ｆ）、（ｇ））。従って、クロック選択器１
３には、デューティ５０％の分周クロック８１（図３
（ｅ））とデューティ７５％及び２５％の２つの疑似ク
ロックの３つが入力されることになる。

【００４８】ここで、フレームパルスの位相差は、クロ
ックの１周期分よりも大きいことがわかる。従って、こ
の状態では、クロック選択器１３は、疑似クロックを選
択する。また、位相差は正、すなわち、予備系のフレー
ムパルスＦＰ（０）２０が進んでいる状態にあるので、
現用系のフレームパルスを進めなければならない。従っ
て、デューティが５０％より大きい疑似クロック７１が
選択される。疑似デューティ７１が選択された状態で、
ＰＬＬループが構成され、位相合わせが行われる。この
間、制御電圧６０は、プラスの状態にある（図３
（ｉ））。但し、デューティが１００％でないので、制
御電圧値も最大値とならず、中間の値をとる。また、分
周器１７からは、位相合わせが行われつつあるフレーム
パルス９０がフレームパルス位相比較器１８に出力され
る。

【００４９】疑似クロックが選択されて位相合わせが行
われたことにより、フレームパルスの位相差がクロック
の１周期分より小さくなると、クロック選択器１３は、
クロック位相比較器１２から出力される基準クロックを
選択する。この状態では、位相飛びの心配がないからで
ある。この状態で、位相差が０になるように、位相合わ
せが行われる（図示省略）。

【００５０】切替前の現用系のフレームパルス３０と分
周器から出力されるフレームパルス９０の位相差が０に
なったとき（図３のＴ２）、両フレームパルスの位相は
一致したことになる。このとき、クロック選択器１３
は、入力の選択を疑似クロック７１から分周クロック８
１に切替られ、位相合わせは終了する。

【００５１】本実施例においては、予備系のフレームパ
ルスＦＰ（１）の位相が分周フレームパルス９０の位相
に比べ、クロック１周期分より進んでいる場合には、ク
ロック選択器１３は、分周器１９からの出力クロックで
ある疑似クロック７１を選択する。これとは逆に、クロ
ック１周期分よりも遅れている場合には、分周器１９か
らの出力で反転器２０により反転された疑似クロック７
２を選択する。分周されたクロックは、電圧制御発振器
１６の制御電圧として低域通過フィルタ１４に”Ｈ”レ
ベルが印加される場合の１／Ｎとなるデューティを有す
るパルスが入力される。本実施例では、疑似クロックの
選択の基準をクロックの１周期分としたが、これに限ら
ず任意に設定することができる。

【００５２】このように、入力選択器１の切替の際に切
替前の分周されたフレームパルスと切替後のフレームパ
ルスの位相差に応じてクロックを選択する。そして、位
相差がクロック１周期分より大きい場合には分周された
クロックを、小さい場合は切替後の信号のクロックを選
択する。このような構成により、切替に伴う位相差を従
来のＰＬＬ制御装置よりも位相とびが生じることなくな
めらかにゼロにして、位相を一致させることが可能にな
る。なお、本実施例では、位相差の判別基準としてクロ
ック１周期分としたが、これに限らずこの基準設定を変
化させてもよい。

【００５３】次に、上記第１の実施例の構成にタイムゲ
ートを付加した第２の実施例について説明する。第２の
実施例では、タイムゲートにより所望の時間経過後に位
相合わせを打切ることにより、所定時間内に位相を一致
させる。

【００５４】図４は、第２の実施例の構成を示すブロッ
ク図である。図３に示される第１の実施例の構成と比較
して、選択器１３には回線切替信号１０１に連動して時
間計測を行うタイマゲート２２が付加されている点が異
なる。タイムゲート２２は、選択器１に入力される回線
切替信号１０１を受ける。これを開始時間として、あら
かじめ設定された時間経過前は、上述したのと同様の手
順により位相合わせを行う。所定の時間経過後は、クロ
ック選択器１３に選択切替信号を送出し、位相差によら
ず切替後のクロックを選択させる。

【００５５】従って、タイムゲートを設けることによ
り、強制的に切替後の信号のクロックが選択されるよう
にすることも可能になる。すなわち、一定時間まではス
ムーズに位相を一致させる動作をさせる。そして、ある
程度時間が経過し位相差が小さくなった時点で、強制的
に切替えるようにして一定時間内に確実に切替を行うこ
とが可能になる。

【００５６】次に、第２の実施例で用いられるタイムゲ
ート８の設定時間について詳細に説明する。

【００５７】具体的な時間の設定方法について説明する
前に、まず、本実施例のＰＬＬ制御装置が用いられてい
る伝送装置のクロックの周波数とフレームパルスの電圧
との関係について説明する。Fig.６は、上記関係を示す
図であり、本実施例では、フレームパルス周波数ｆ０が
２ｋＨｚであり、フレーム位相吸収量を１０μｓｅｃと
する。このとき、タイムゲート設定時間τは、

【００５８】

【００５９】から計算される。この計算の結果、タイム
ゲート設定時間τは１００ｍｓｅｃと設定すればよいこ
とがわかる。ここで、第１項の分母は周波数ｆの逆数と
周波数ｆの可変幅の積の逆数である。これは、位相合わ
せに必要な最大の時間を表している。本実施例の場合
は、最悪５秒を要することになる。なお、周波数ｆの可
変幅はここでは±１００ｐｐｍと設定されている。この
設定範囲はタイムゲート８により第２の分周クロック１
７が選択されず、切替後の信号のクロックが選択されて
も位相とび等の障害が生じない幅に設定すればよい。一
方、第２項はフレーム位相吸収量をフレームパルス周波
数ｆの逆数、すなわちフレームパルス長で除したもので
ある。これは、フレームパルス長に対する位相吸収量の
割合を示している。

【００６０】従って、図４におけるタイムゲート２２を
１００ｍｓｅｃに設定すれば、１００ｍｓｅｃまでは、
分周フレームパルスとの位相差の状態によりクロックの
選択が行われる。これにより、位相はなめらかに切換え
られる。そして、１００ｍｓｅｃまで時間を要したとき
には、もはや第２の分周クロックは選択されなくなり切
換後の信号のクロックが選択されることになる。このた
めに、必要以上に時間が経過するのを防止することがで
きるようになり、確実に切換えがなされる。

【００６１】以上説明したように、本発明のＰＬＬ制御
方式によれば現用系と予備系の切替において入力フレー
ムパルス間に位相のずれがあっても、位相比較クロック
周波数、ＰＬＬループ時定数に依存することがない。こ
のため、切替時に電圧制御発振器の制御電圧を抑えるこ
とができる。ＰＬＬ出力クロックの周波数変位を抑制し
つつクロックの瞬断、位相飛びを吸収することが可能に
なる。従って、大容量伝送装置内クロック切替を、主信
号に影響を与えることなく行うことができるようにな
る。

【００６２】また、分周器から選択器への出力部に切替
開始時間に連動して作動するタイマゲートを設けてい
る。あらかじめ定められた時間経過後はクロックの位相
差が１周期内にあるものとしてＰＬＬを構成することに
より、切替に必要な時間を所定時間内に制限することも
可能になる。

【００６３】次に、本発明のＰＬＬ制御装置の第３の実
施例について説明する。本実施例は、図６に示されるよ
うに、分周器１７の出力側には４つのデューティ制御器
１９３−１９６が備えられ、分周クロックはデューティ
が２つではなく４つに設定される。ここでは、例えば、
デューティが６５％、８０％、２０％、３５％の４つに
設定されている。

【００６４】本実施例でも、第１の実施例で説明したの
と同様に、まずフレームパルス位相比較器１８により現
用系と予備系のフレームパルスの位相が比較される。位
相差によりデューティが５０％より大きい疑似クロック
を選択すべきか、小さい疑似クロックを選択すべきかが
決定される。本実施例では、さらに位相差の値に応じ
て、例えばデューティが５０％より大きい疑似クロック
を選択する場合でも、そのなかでより位相合わせに適し
た疑似クロックを選択するように構成されている。位相
差が大きい場合には、より速く位相差を合わせるため、
デューティのより大きい疑似クロックが選択される。一
方、あまり位相差が大きくない場合には、デューティが
小さい方の疑似クロックが選択される。さらに、最初の
疑似クロック選択後、随時位相差を監視し、位相差に応
じて、その後選択される疑似クロックを変更し、なめら
かに、かつ速く位相合わせを行う。

【００６５】図７は第３の実施例において、デューティ
制御器を１９７と１９８の２つとし、第１の実施例の他
の構成と同様、反転器２０１、２０１を用いて各疑似ク
ロックのを反転させ、４水準のデューティの疑似クロッ
クを発生させている。さらに、本実施例では、タイムゲ
ート２１１を設け、時間の経過に応じて疑似クロックの
切替を行っている。言うまでもなく、本構成において
も、位相差により疑似クロックの切替を行うことは可能
である。

【００６６】さらに、本発明のＰＬＬ制御装置の第４の
実施例について説明する。図８は第４の実施例を示して
おり、第３の実施例と比べ、制御電圧検出器２２１が増
幅器１５の出力側に接続されている点が異なる。本実施
例では、制御電圧検出器２２１により制御電圧を検出す
る。検出された制御電圧の値により、位相差を算出し、
適切な疑似クロックを選択するように選択信号をクロッ
ク選択器１３に送出する。図９は、制御電圧検出器２２
２で検出された制御電圧により位相差を算出し、制御信
号をデューティ制御器１９９に送出する。この制御信号
により疑似クロックのデューティを徐々に高い値から低
い値になるように制御する。

【００６７】第４の実施例では、常に位相差を検出し、
位相差に応じて疑似クロックの位相を変化させながら、
位相合わせを行う。従って、切替直後に位相差が大きい
場合には、疑似クロックのデューティを比較的大きく設
定する。その後、位相差が小さくなるにつれて、疑似ク
ロックのデューティも小さくすることができるので、よ
り速く、かつなめらかに位相合わせを行うことができ
る。

【００６８】

【発明の効果】以上説明したように、本発明のＰＬＬ制
御装置は、回線切替前後の入力信号の両フレームパルス
の位相を比較し位相差を出力するフレームパルス位相比
較器、および分周器から出力される分周クロックをその
周波数は一定のままでデューティをあらかじめ設定され
た値に変えた疑似クロックを出力するデューティ制御器
を備えている。そして、クロック位相比較器の出力とデ
ューティ制御器の出力とから、フレームパルスの位相差
に応じて、どちらかを選択するクロック選択器を備えて
いる。

【００６９】回線切替に伴ってクロックの位相合わせを
行う際に、切替前後フレームパルスの位相差が大きい場
合には、疑似クロックを用いて位相合わせを行う。疑似
クロックは、あらかじめデューティが５０％よりずらせ
てある、急激な位相合わせを行うような制御電圧の設定
が回避される。この結果、位相飛びを生じず、なめらか
な位相合わせが可能になるという効果を奏する。

【００７０】さらに、本発明のＰＬＬ制御装置では、ク
ロック選択器は、両フレームパルスの位相差がクロック
の周波数ｆの１周期分より大きく進んでいる場合は、分
周クロックが選択される。一方、基準フレームパルスの
位相状態が周波数ｆの１周期分より大きく遅れている場
合は、疑似クロックを選択する。両フレームパルスの位
相差がクロックの周波数ｆの１周期以内の差である場合
には、基準クロックが選択される。

【００７１】このようにすることにより、設定されたデ
ューティに応じて、電圧制御発振器の電圧が設定され
る。すなわち、最大値に電圧が設定されず、クロックの
位相合わせのための電圧を任意に設定することができ
る。従って、急激なクロックの位相変化を防ぎ、徐々に
位相合わせを行うことができる。

【図面の簡単な説明】

【図１】本発明のＰＬＬ制御装置の第１の実施例の構成
を示すブロック図である。

【図２】本発明のＰＬＬ制御装置の第１の実施例の他の
構成を示すブロック図である。

【図３】本発明のＰＬＬ制御装置の第１の実施例におけ
るクロック等を示すタイムチャートである。

【図４】本発明のＰＬＬ制御装置の第２の実施例の構成
を示すブロック図である。

【図５】本発明のＰＬＬ制御装置のクロック切替におけ
る信号周波数と制御電圧との関係を示すグラフである。

【図６】本発明のＰＬＬ制御装置の第３の実施例の構成
を示すブロック図である。

【図７】本発明のＰＬＬ制御装置の第３の実施例の他の
構成を示すブロック図である。

【図８】本発明のＰＬＬ制御装置の第４の実施例の構成
を示すブロック図である。

【図９】本発明のＰＬＬ制御装置の第４の実施例の他の
構成を示すブロック図である。

【図１０】従来の回線切替機能を有するＰＬＬ制御装置
のブロック図である。

【符号の説明】

１ 選択器 ２ クロック位相比較器 ４ 低域通過フィルタ ５ 増幅器 ６ 電圧制御発振器 ７ 分周器 １１ 選択器 １２ クロック位相比較器 １３ クロック選択器 １４ 低域通過フィルタ １５ 増幅器 １６ 電圧制御発振器 １７ 分周器 １８ フレームパルス位相比較器 １９１ デューティ制御器 １９２ デューティ制御器 １９３ デューティ制御器 １９４ デューティ制御器 １９５ デューティ制御器 １９６ デューティ制御器 １９７ デューティ制御器 １９８ デューティ制御器 ２０ 反転器 ２１ タイムゲート

Claims (17)

【特許請求の範囲】
1. 【請求項１】 フレームパルスとクロックを含む複数の
   入力信号間で回線切替を行い、選択入力信号を出力する
   選択手段と、 低域通過フィルタと、増幅器と電圧制御発振器と、分周
   クロックを出力する分周器、前記分周クロックと前記入
   力信号の前記クロックの間で位相を比較して位相差に応
   じてクロックを選択して出力するクロック位相比較器と
   を含み、前記クロック位相比較手段に前記選択信号を受
   けて、前記選択信号のクロックと選択される前のクロッ
   クの位相合わせを行うＰＬＬ制御部と、 回線切替前後で前記入力信号の位相を比較して、位相差
   を出力する入力信号位相比較手段と、 前記分周クロックを分岐して分岐分周クロックを出力す
   る分周クロック分岐手段と、 前記分岐分周クロックのデューティをあらかじめ定めら
   れた値に設定して、疑似クロックを出力するデューティ
   制御手段と、 前記位相比較手段と、前記低域通過フィルタの間に配置
   され、前記分周クロックと前記疑似クロックを前記位相
   差に応じて選択するクロック選択手段とを備えたことを
   特徴とするＰＬＬ制御装置。
2. 【請求項２】 前記クロック選択手段は、前記位相差が
   あらかじめ設定された値より大きいときには、前記疑似
   クロックを選択し、 前記位相差があらかじめ設定された値より小さいときに
   は、前記分周クロックを選択する手段を備えていること
   を特徴とする請求項１記載のＰＬＬ制御装置。
3. 【請求項３】 前記分周クロックは、デューティが５０
   ％であり、 前記疑似クロックは、デューティが５０％より大きい少
   なくとも一つの疑似クロックと、デューティが５０％よ
   り小さい少なくとも一つの疑似クロックとを含むことを
   特徴とする請求項２記載のＰＬＬ制御装置。
4. 【請求項４】 周波数ｆの第１のフレームパルスと第１
   のクロックを含む第１の入力信号と、周波数ｆの第２の
   フレームパルスと第２のクロックを含む第２の入力信号
   が入力され、回線切替信号により前記第１の入力信号と
   前記第２の入力信号の回線を切替えて、選択されたフレ
   ームパルスとクロックを出力する選択手段と、 入力されたクロックの電圧の低域を通過させ、低域電圧
   を出力する低域通過フィルタと、 前記低域電圧を増幅して制御電圧を出力する増幅器と、 前記制御電圧に応じてクロックを発振させて出力クロッ
   クを外部に出力するとともに、前記出力クロックの一部
   を分岐して分岐クロックを出力する電圧制御発振器と、 前記分岐クロックを分周して、分周クロックと分周フレ
   ームパルスを出力する分周器と、 前記選択フレームパルスと前記分周フレームパルスの位
   相を比較して、位相差を出力するフレームパルス位相比
   較手段と、 前記選択クロックと前記分周クロックの位相を比較し
   て、位相差に応じたデューティを有する基準クロックを
   出力するクロック位相比較手段と、 前記分周クロックのデューティを変化させて疑似クロッ
   クを出力するデューティ制御手段と、 前記位相差に応じて、前記基準クロックと前記疑似クロ
   ックを選択して、位相制御クロックを前記低域通過フィ
   ルタに出力するクロック選択手段とを備えたことを特徴
   とするＰＬＬ制御装置。
5. 【請求項５】 前記クロック選択手段は、前記位相差が
   あらかじめ設定された値より大きいときには、前記疑似
   クロックを選択し、 前記位相差があらかじめ設定された値より小さいときに
   は、前記分周クロックを選択する手段を備えたことを特
   徴とする請求項４記載のＰＬＬ制御回路。
6. 【請求項６】 前記デューティ制御手段は、 デューティが５０％より大きい少なくとも一つの前進疑
   似クロックと、 デューティが５０％より小さい少なくとも一つの後退疑
   似クロックとを出力することを特徴とする請求項５記載
   のＰＬＬ制御装置。
7. 【請求項７】 前記クロック選択器は、 前記回線切替前の前記フレームパルスの位相が前記回線
   切替後の前記フレームパルスの前記フレームパルスの位
   相に比べて、前記周波数ｆの１周期分の半分より進んで
   いる場合は、前記前進疑似クロックを、 前記回線切替前の前記フレームパルスの位相が前記回線
   切替後の前記フレームパルスの前記フレームパルスの位
   相に比べて、前記周波数ｆの１周期分の半分より遅れて
   いる場合は、前記後退疑似クロックを、 前記位相差が前記周波数ｆの１周期以内の差である場合
   は、前記基準クロックを選択する手段を含むことを特徴
   とする請求項５記載のＰＬＬ制御装置。
8. 【請求項８】 前記デューティ制御手段は、 前記分周クロックのデューティを変化させて少なくとも
   一つの疑似クロックを出力する手段と、 前記少なくとも一つの疑似クロックのそれぞれを分岐し
   て、分岐疑似クロックを出力する疑似クロック分岐手段
   と、 前記分岐疑似クロックのそれぞれを反転させて、反転疑
   似クロックを出力する位相反転手段とを含むことを特徴
   とする請求項６記載のＰＬＬ制御装置。
9. 【請求項９】 前記ＰＬＬ制御装置はさらに、 前記回線切替信号により時間計測を開始し、あらかじめ
   設定された停止設定時間を経過すると前記クロック選択
   手段の選択を基準クロックに切替える選択制御信号を前
   記クロック選択手段に出力するタイムゲートを備えてい
   ることを特徴とする請求項６記載のＰＬＬ制御装置。
10. 【請求項１０】 前記停止設定時間は、前記周波数ｆの
    １周期よりも小さい時間に設定されていることを特徴と
    する請求項８記載のＰＬＬ制御装置。
11. 【請求項１１】 前記デューティ制御手段は、デューテ
    ィが５０％より大きい少なくとも２つの前進疑似クロッ
    クと、 デューティが５０％より小さい少なくとも２つの後退疑
    似クロックとを出力する手段を備え、 前記タイムゲートは、あらかじめ設定された時間経過後
    に順次、前記疑似クロックをそのデューティの大きい疑
    似クロックから小さい疑似クロックへ切替える選択制御
    信号を前記選択手段に出力する手段を備えていることを
    特徴とする請求項６記載のＰＬＬ制御装置。
12. 【請求項１２】 前記デューティ制御手段は、 前記分周クロックのデューティを変化させて少なくとも
    ２つの疑似クロックを出力する手段と、 前記少なくとも一つの疑似クロックのそれぞれを分岐し
    て、分岐疑似クロックを出力する疑似クロック分岐手段
    と、 前記分岐疑似クロックのそれぞれを反転させて、反転疑
    似クロックを出力する位相反転手段とを備え、 前記タイムゲートは、あらかじめ設定された時間経過後
    に順次、前記疑似クロックをそのデューティの大きい疑
    似クロックから小さい疑似クロックへ切替える選択制御
    信号を前記選択手段に出力する手段を備えていることを
    特徴とする請求項６記載のＰＬＬ制御装置。
13. 【請求項１３】 前記ＰＬＬ制御装置はさらに、 前記制御電圧を検出して選択制御信号を送出する制御電
    圧検出手段を備え、 前記クロック選択手段は、前記制御信号に応じて前記基
    準クロックと前記疑似クロックの一つを選択する手段を
    含むことを特徴とする請求項４記載のＰＬＬ制御装置。
14. 【請求項１４】 前記デューティ制御手段は、 デューティが５０％より大きい少なくとも２つの前進疑
    似クロックと、 デューティが５０％より小さい少なくとも２つの後退疑
    似クロックとを出力する手段を備え、 前記制御電圧検出手段は、あらかじめ設定された基準制
    御電圧に応じて、順次、前記疑似クロックをそのデュー
    ティの大きい疑似クロックから小さい疑似クロックへ切
    替える選択制御信号を前記選択手段に出力する手段を備
    えていることを特徴とする請求項１３記載のＰＬＬ制御
    装置。
15. 【請求項１５】 前記デューティ制御手段は、 前記分周クロックのデューティを変化させて少なくとも
    ２つの疑似クロックを出力する手段と、 前記少なくとも一つの疑似クロックのそれぞれを分岐し
    て、分岐疑似クロックを出力する疑似クロック分岐手段
    と、 前記分岐疑似クロックのそれぞれを反転させて、反転疑
    似クロックを出力する位相反転手段とを備え、 前記制御電圧検出手段は、あらかじめ設定された基準制
    御電圧に応じて、順次、前記疑似クロックをそのデュー
    ティの大きい疑似クロックから小さい疑似クロックへ切
    替える選択制御信号を前記選択手段に出力する手段を備
    えていることを特徴とする請求項１３記載のＰＬＬ制御
    装置。
16. 【請求項１６】 前記ＰＬＬ制御装置はさらに、 前記制御電圧を検出して選択制御信号を送出する制御電
    圧検出手段を備え、 前記デューティ制御手段は、前記制御信号に応じて前記
    分周クロックの前記デューティを制御する手段を含むこ
    とを特徴とする請求項１５記載のＰＬＬ制御装置。
17. 【請求項１７】 前記選択制御信号は、前記制御電圧が
    小さくなるにつれて、前記デューティを小さくするよう
    に設定されていることを特徴とする請求項１６記載のＰ
    ＬＬ制御装置。