CN107623521B

CN107623521B - 一种锁相环时钟发生器

Info

Publication number: CN107623521B
Application number: CN201710908611.XA
Authority: CN
Inventors: 杨锦城; 刘力源; 刘剑; 吴南健
Original assignee: Institute of Semiconductors of CAS
Current assignee: Institute of Semiconductors of CAS
Priority date: 2017-09-29
Filing date: 2017-09-29
Publication date: 2020-10-20
Anticipated expiration: 2037-09-29
Also published as: CN107623521A

Abstract

本发明公开了一种锁相环时钟发生器，该锁相环时钟发生器包括压控振荡器、缓冲器、分频器、鉴频器、脉冲电荷泵、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器、动态触发器、累加控制器和数控延时链。本发明利用亚采样鉴相技术，提高锁相环的带内噪声性能，利用注入锁定技术，提高锁相环的带外噪声性能，利用动态触发器、累加控制器和数控延时链调整注入脉冲与压控振荡器信号的相位误差，改善频谱杂散性能。

Description

一种锁相环时钟发生器

技术领域

本发明属于通信和片上系统的高频时钟产生领域，具体涉及一种锁相环时钟发生器。

背景技术

锁相环时钟发生器是现在集成电路系统中十分关键的模块，在诸如无线收发机、高速模数转换器、串行接口等集成电路系统中具有十分重要的作用。

随着无线通信技术的发展，越来越多的无线通信标准出现在日常生活中，支持多种通信标准的多模射频终端芯片能够极大地丰富射频终端的功能，方便人们的日常生活，已经成为未来发展趋势。在现代SOC芯片系统中，不同功能的模块通常对时钟的频率有着不一样的要求，因此锁相环时钟发生器需要有宽的频率覆盖范围。同时，随着集成电路工作速度的提升，需要更高频率的时钟，而且对时序的要求也越来越严格，因此，对锁相环频率发生装置的噪声性能要求也越来越高。

因此，在单一芯片上设计一款满足不同频率需求的低噪声宽频锁相环频率发生装置，具有十分重要的意义。

发明内容

(一)要解决的技术问题

针对现有技术的不足，本发明的目的在于提供一种锁相环时钟发生器，该锁相环时钟发生器能够在2.4～3.6GHz频率范围内产生低噪声时钟。

(二)技术方案

本发明的目的是通过下述技术方案实现的。

本发明提供了一种低噪声宽频带锁相环时钟发生器，所述时钟发生器包括：压控振荡器、缓冲器、分频器、鉴频器、脉冲电荷泵、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器、动态触发器、累加控制器、和数控延时链；

所述压控振荡器的输入端分别与环路滤波器的输出端和数控延时链的输出端连接，所述压控振荡器的输出端与缓冲器的输入端和动态触发器的输入端连接，用于产生周期振荡信号；

所述缓冲器的输入端与压控振荡器的输出端相连，所述缓冲器的输出端与分频器的输入端和低通滤波器的输入端相连，用于对来自压控振荡器的信号进行缓冲输出；

所述分频器的输入端与缓冲器的输出端相连，所述分频器的输出端与鉴频器的输入端相连，用于对压控振荡器产生的振荡信号进行分频；

所述鉴频器的输入端与输入参考信号和分频器的输出端相连，用于对参考信号和分频器输出信号的频率和相位进行比较；

所述跨导电荷泵的输入端与鉴频器的输出端相连，所述跨导电荷泵的输出端与环路滤波器的输入端相连，用于将鉴频器的输出电压脉冲转变为电流脉冲；

所述低通滤波器的输入端与缓冲器的输出端相连，所述低通滤波器的输出端与亚采样鉴相器的输入端相连，用于将缓冲器输出的方波信号转变为三角波信号；

所述亚采样鉴相器的输入端与输入参考信号和低通滤波器的输出端相连，所述亚采样鉴相器的输出端与脉冲电荷泵的输入端相连，用于对参考信号和来自低通滤波器的信号进行相位的比较，并采样保持输出；

所述脉冲电荷泵的输入端和亚采样鉴相器的输出端相连，所述脉冲电荷泵的输出端与环路滤波器的输入端相连，用于将亚采样鉴相器的输出电压转变为电流；

所述环路滤波器的输入端与跨导电荷泵的输出端和脉冲电荷泵的输出端相连，所述环路滤波器的输出端与压控振荡器的输入端相连，用于将输入的电流转变为压控振荡器的控制电压；

所述动态触发器的输入端与压控振荡器的输出端和数控延时链的输出端相连，所述动态触发器的输出端与累加控制器的输入端相连，用于对压控振荡器的输出信号和数控延时链的输出信号进行比较；

所述累加控制器的输入端与动态触发器的输出端相连，所述累加控制器的输出端与数控延时链的输入端相连，用于对数控延时链的输出信号延时进行控制；

所述数控延时链的输入端与输入参考信号相连，所述数控延时链的输出端与压控振荡器的输入端和动态触发器的输入端相连，用于对输入参考信号延时，产生的时钟和脉冲信号分别输出到动态触发器和压控振荡器。

优选地，所述压控振荡器的频率由数控电容阵列和环路滤波器的输出控制电压决定，其中数控电容阵列决定压控振荡器的工作子频带，输出控制电压控制压控振荡器的的精确频率。

优选地，所述缓冲器输入接收来自压控振荡器的信号，减小压控振荡器的输出负载，驱动后续电路。

优选地，所述分频器为分频比可调的多模分频器，将来自缓冲器的信号分频后并提供给鉴频器。

优选地，所述低通滤波器为电容电阻结构的一阶无源滤波器，用于将来自缓冲器的方波信号低通滤波，转变成三角波信号，并提供给亚采样鉴相器。

优选地，所述亚采样鉴相器由采样开关和采样电容构成，参考时钟的信号对来自低通滤波器的信号进行亚采样，并将采样信号提供给脉冲电荷泵。

优选地，所述跨导电荷泵为两级级联结构，根据亚采样鉴相器的输出电压将其转换成相应电流。

优选地，所述环路滤波器为差分结构的三阶无源低通滤波器，用于将来自跨导电荷泵和脉冲电荷泵的电流信号转换为电压信号，并提供低通滤波。

优选地，所述动态触发器为电流模结构，用于对数控延时链输出的时钟信号和压控振荡器的信号进行相位的比较，并提供1比特的数字输出信号给累加控制器。

优选地，所述累加控制器，接收来自动态触发器的相位比较输出信号，进行累加操作，调节数控延时链的延时。

优选地，所述数控延时链，在累加控制器的调节下，将参考时钟信号延时后，产生一个方波信号和一个脉冲信号进行输出，脉冲信号与方波信号的上升沿对齐。

(三)有益效果

从上述技术方案可以看出，本发明的锁相环时钟发生器具有以下有益效果：

1、本发明提供的低噪声宽频带锁相环时钟发生器，压控振荡器利用数控电容阵列和环路滤波器的输出控制电压共同控制频率，可实现2.4～3.6GHz宽频带频率输出。

2、本发明提供的低噪声宽频带锁相环时钟发生器，利用了亚采样鉴相技术，增大环路鉴相增益，提高了环路带内噪声性能。

3、本发明提供的低噪声宽频带锁相环时钟发生器，利用了注入锁定技术，来自输入参考时钟的脉冲信号周期性地对压控振荡器信号进行重定时，提高了锁相环时钟发生器的带外相位噪声性能。

4、本发明提供的低噪声宽频带锁相环时钟发生器，基于数控延时链的方法对注入脉冲的时序进行调整，降低了锁相环时钟发生器的参考杂散。

附图说明

图1为实施例中一种锁相环时钟发生器系统框图；

图2为实施例中一种锁相环时钟发生器锁定过程步骤的说明图；

图3为实施例中一种锁相环时钟发生器系统中压控振荡器101的电路图；

图4为实施例中一种锁相环时钟发生器系统中亚采样鉴相器107的电路图；

图5为实施例中一种锁相环时钟发生器系统中跨导电荷泵108的电路图。

具体实施方式

为使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合具体实施方式，并参照附图，对本发明作进一步的详细说明。

如图1所示，图1为本发明提供的一种锁相环时钟发生器系统框图，该锁相环时钟发生器包括：压控振荡器101，缓冲器102，分频器103，鉴频器104，脉冲型电荷泵，低通滤波器106，亚采样鉴相器107，跨导电荷泵108，环路滤波器109，动态触发器110，累加控制器111，数控延时链112。

其中，压控振荡器101，由数控电容阵列和环路滤波器109的输出控制电压对频率进行精确控制调谐，产生振荡信号；缓冲器102，用于接收来自压控振荡器101的信号，减小压控振荡器101的输出负载，驱动后续电路；分频器103，其结构为分频比可调的多模分频器103，用于将来自缓冲器102的信号分频后并提供给鉴频器104；低通滤波器106为电容电阻结构的一阶无源滤波器，用于将来自缓冲器102的方波信号低通滤波，转变成三角波信号，并提供给亚采样鉴相器107；亚采样鉴相器107，由采样开关和采样电容构成，用于参考时钟的信号对来自低通滤波器106的信号进行亚采样，并将采样信号提供给跨导电荷泵108；跨导电荷泵108，用于根据亚采样鉴相器107的输出电压的大小将其转换成相应大小的电流；环路滤波器109，用于将来自跨导电荷泵108和脉冲电荷泵105的电流信号转换为电压信号，并提供低通滤波；动态触发器110，用于对数控延时链112输出的时钟信号和压控振荡器101的信号进行相位的比较，并提供1比特的数字输出信号给累加控制器111；累加控制器111，用于接收来自动态触发器110的相位比较输出信号，进行累加操作，调节数控延时链112的延时；数控延时链112，用于在累加控制器111的调节下，将参考时钟信号延时一段时间后，产生一个方波信号和一个脉冲信号进行输出，脉冲信号与方波信号的上升沿对齐。

基于图1所述的一种锁相环时钟发生器系统框图，图2给出了该锁相环时钟发生器锁定过程步骤的说明图。锁相环时钟发生器的锁定过程分为以下四个步骤：频率锁定，亚采样相位锁定，注入脉冲时序调整和注入锁定。第一步，如图2(a)所示，频率锁定过程中，压控振荡器101，缓冲器102，多模分频器103，鉴频器104，环路滤波器109接入环路，其余模块处于断开状态。多模分频器103将压控振荡器101的信号进行分频后与输入参考信号CK_REF在鉴频器104中进行比较，将相位差大小信息转变为具有相应脉宽的脉冲电压信号，经过脉冲电荷泵105、环路滤波器109最终转变为压控振荡器101控制电压，对压控振荡器101的频率进行调节，直到压控振荡器101的频率锁定在目标频率。第二步，如图2(b)所示在第一步的频率锁定后，锁相环时钟发生器切换进入亚采样相位锁定过程。压控振荡器101，缓冲器102，低通滤波器106，亚采样鉴相器107，跨导电荷泵108，环路滤波器109接入环路，其余模块处于断开状态。低通滤波器106将经过缓冲的压控振荡器101方波信号进行低通滤波，使方波信号变成三角波信号Vs。在亚采样鉴相器107中，CK_REF对来自低通滤波器106的Vs进行采样保持。亚采样鉴相器107采样得到的不同大小的电压信号对应与不同时刻的相位信号，因此CK_REF对Vs的采样过程等效于,CK_REF与Vs的相位比较过程。亚采样鉴相器107输出的电压信号经过跨导电荷泵108转变成相应大小的电流信号，经过环路滤波器109的低通滤波最终转变为压控振荡器101控制电压，对压控振荡器101的相位进行调节，知道压控振荡器101的相位锁定在目标相位。第三步，如图2(c)所示，在第二步相位锁定后，锁相环时钟发生器切换进入注入脉冲时序调整过程。在第二步工作的模块的基础上，动态触发器110，累加控制器111和数控延时开始工作。动态触发器110实时比较压控振荡器101输出信号CK_VCO和数控延时链112输出信号CK_D的相位误差，并输出1比特的相位误差信息。累加控制器111接收来自动态触发器110的相位误差信息，进行累加并控制调节数控延时链112的延时，直到CK_D与CK_VCO相位相等，即CK_D的上升沿锁定在与CK_VCO上升沿相同的相位上。CK_D和INJ_P分别为数控延时链112输出的具有特定延时的时钟和脉冲信号，并且脉冲信号INJ_P的脉冲中心与CK_D的上升沿对齐。因此，当CK_D的上升沿锁定在与CK_VCO上升沿相同的相位上后，INJ_P的脉冲中心也与CK_VCO上升沿对齐。第四步，如图2(d)所示，锁相环时钟发生器切换进入注入锁定过程。此时动态触发器110停止工作，累加控制器111的输出控制信号保持不变，数控延时链112对参考信号的延时输出信号CK_D和INJ_P保持在了第三步锁定的相位上。INJ_P注入压控振荡器101进行注入锁定。

基于图1所述的一种锁相环时钟发生器系统框图，图3给出了该锁相环时钟发生器系统中压控振荡器101的电路图。该压控振荡器101采用了NMOS、PMOS上下互补交叉耦合结构。其中Mp1，Mp2，Mn1，Mn2晶体管为负阻管，周期性地给LC谐振器提供能量。6比特电容阵列将整个频带分为64个子频带，扩展了压控振荡器101的调谐范围。当电容阵列控制信号P[5:0]中的某一位从低变高时，对应的电容接入谐振器，总电容增加，压控振荡器101的振荡频率减小；当P[5:0]中的某一位从高变低时，对应的电容断开，总电容减小，压控振荡器101的振荡频率增大。从而实现了压控振荡器101的子频带的选取和频率的粗调谐。射频MOS变容模块的输入端VC_P和VC_N接到环路滤波器109的输出端，用电压信号控制变容管的电容，实现振荡器频率的细调谐。变容管采用累积型MOS变容管，控制电压为差分输入形式，扩展了每个子频带的频率覆盖范围。注入晶体管M_inj源漏两极分别接压控振荡器101的OUT_P和OUT_N，栅极V_INJ,接收来自数控延时链112输出端的脉冲INJ_P信号。当环路进入注入锁定状态时，数控延时链112输出的脉冲信号INJ_P，以参考时钟的周期注入压控振荡器101的M_INJ中。当脉冲信号到来时，M_inj打开，如果OUT_P与OUT_N电势不相等，有电流流过M_inj，使OUT_P与OUT_N之间电压减小到零，即压控振荡器101输出信号过零点被重新定时在了注入脉冲到来的时刻，达到减小压控振荡器101输出信号抖动的效果。

基于图1所述的一种锁相环时钟发生器系统框图，图4给出了该锁相环时钟发生器系统中亚采样鉴相器107的电路图。该亚采样鉴相器107为差分结构，晶体管Ms_P和Ms_N作为采样开关，其源极分别接采样电容Cs_P和Cs_N，漏极分别接差分输入信号VIN_P和VIN_N，栅极在CK_REF的控制下对输入信号进行采样。由于VIN_P和VIN_N的信号频率远高于采用信号频率，因此为亚采样。该亚采样鉴相器107采用了差分结构，抑制了共模误差的影响，减小了采样开关电荷注入对输出信号的影响。

基于图1所述的一种锁相环时钟发生器系统框图，图5给出了该锁相环时钟发生器系统中跨导电荷泵108的电路图。跨导电荷泵108为两级级联的跨导结构，根据亚采样鉴相器107的输出电压的大小将其转换成相应大小的电流。差分结构减小了电路共模误差的影响，抑制了共模和电源噪声对跨导电荷泵108的影响。M0,M1,M2,M3,M4组成跨导电荷泵108的第一级，是一个电压转电流的跨导运放结构，将输入电压转换为大小相对应的电流；M5～M13组成跨导电荷泵108的第二级，是一个带选通开关(M10，M11，M12，M13)的电流放大结构，第二级电流镜将第一级的电流进行镜像放大。在第二级中，M11,M13连接构成电荷泵的电流输出支路，M10,M12连接构成电荷泵的电荷稳定支路。单位增益缓冲器102连接在电流输出支路和电荷稳定支路两端，使其输出端电势钳置在与输入端相同的电势上。P+和P-为选通开关的的控制信号，当P+为高电平，P-为低电平时，电荷泵电流输出支路打开，电荷稳定支路断开，电荷泵电流输入到环路滤波器109；当P+为低电平，P-为高电平时，电荷泵电流支路断开，电荷稳定支路打开。由于单位增益缓冲器102的作用，在开关切换时，晶体管M9和M6的漏极电势时钟保持不变，不存在开关晶体管寄生电容的充放电问题，因此消除了开关开关晶体管的时钟馈通和电荷注入效应对输出电流的影响。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种锁相环时钟发生器，其特征在于，所述时钟发生器包括：压控振荡器、缓冲器、分频器、鉴频器、脉冲电荷泵、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器、动态触发器、累加控制器、和数控延时链；

所述压控振荡器的输入端分别与环路滤波器的输出端和数控延时链的输出端连接，所述压控振荡器的输出端与缓冲器的输入端和动态触发器的输入端连接；

所述缓冲器的输入端与压控振荡器的输出端相连，所述缓冲器的输出端与分频器的输入端和低通滤波器的输入端相连；

所述分频器的输入端与缓冲器的输出端相连，所述分频器的输出端与鉴频器的输入端相连；

所述鉴频器的输入端与输入参考信号和分频器的输出端相连；

所述跨导电荷泵的输入端与鉴频器的输出端相连，所述跨导电荷泵的输出端与环路滤波器的输入端相连；

所述低通滤波器的输入端与缓冲器的输出端相连，所述低通滤波器的输出端与亚采样鉴相器的输入端相连；

所述亚采样鉴相器的输入端与输入参考信号和低通滤波器的输出端相连，所述亚采样鉴相器的输出端与脉冲电荷泵的输入端相连；所述亚采样鉴相器为差分结构，所述差分结构包括采样开关和采样电容，所述亚采样鉴相器用于参考时钟的信号对来自低通滤波器的信号进行亚采样；

所述脉冲电荷泵的输入端和亚采样鉴相器的输出端相连，所述脉冲电荷泵的输出端与环路滤波器的输入端相连；

所述环路滤波器的输入端与跨导电荷泵的输出端和脉冲电荷泵的输出端相连，所述环路滤波器的输出端与压控振荡器的输入端相连；

所述动态触发器的输入端与压控振荡器的输出端和数控延时链的输出端相连，所述动态触发器的输出端与累加控制器的输入端相连；

所述累加控制器的输入端与动态触发器的输出端相连，所述累加控制器的输出端与数控延时链的输入端相连；

所述数控延时链的输入端与输入参考信号相连，所述数控延时链的输出端与压控振荡器的输入端和动态触发器的输入端相连；

所述锁相环时钟发生器的锁定过程包括频率锁定、亚采样相位锁定、注入脉冲时序调整和注入锁定；

其中，在所述亚采样相位锁定的过程时，所述压控振荡器、缓冲器、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器接入电路；

在所述注入脉冲时序调整的过程时，所述压控振荡器、缓冲器、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器、动态触发器、累加控制器、和数控延时链接入电路；

在所述注入锁定的过程时，所述压控振荡器、缓冲器、低通滤波器、亚采样鉴相器、跨导电荷泵、环路滤波器、累加控制器、和数控延时链接入电路。

2.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述压控振荡器的频率由数控电容阵列和环路滤波器的输出控制电压决定，其中数控电容阵列决定压控振荡器的工作子频带，输出控制电压控制压控振荡器的精确频率。

3.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述缓冲器输入接收来自压控振荡器的信号，减小压控振荡器的输出负载，驱动后续电路。

4.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述分频器为分频比可调的多模分频器，将来自缓冲器的信号分频后并提供给鉴频器。

5.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述低通滤波器为电容电阻结构的一阶无源滤波器。

6.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述跨导电荷泵为两级级联结构，根据亚采样鉴相器的输出电压将其转换成相应电流。

7.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述环路滤波器为差分结构的三阶无源低通滤波器。

8.根据权利要求1所述的锁相环时钟发生器，其特征在于，所述动态触发器为电流模结构。