CN110289857B - 一种时钟生成电路 - Google Patents
一种时钟生成电路 Download PDFInfo
- Publication number
- CN110289857B CN110289857B CN201910420687.7A CN201910420687A CN110289857B CN 110289857 B CN110289857 B CN 110289857B CN 201910420687 A CN201910420687 A CN 201910420687A CN 110289857 B CN110289857 B CN 110289857B
- Authority
- CN
- China
- Prior art keywords
- detector
- phase
- differential
- frequency
- numerical control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims abstract description 34
- 230000010354 integration Effects 0.000 claims 2
- 230000009471 action Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种能够于芯片上提高电路高频率调节的精度、受温度影响小的时钟生成电路。本发明技术方案要点为：包括鉴相器、电荷泵、低通滤波器、压控振荡器、整数分频器、数控延迟器、差分积分调制器一、差分积分调制器二、逐次逼近寄存器、频率检测器、相位锁定检测器、数位锁存器、非易失性存储器、温度检测单元。其中，鉴相器，电荷泵，低通滤波器，压控振荡器，整数分频器，数控延迟器构成闭合环路。数控延迟器和闭合环路共同设置在芯片上能够于芯片上提高电路高频率调节的精度并节约成本，温度检测单元和闭合环路的共同作用能够提供温度补偿，降低温度对电路的影响。
Description
技术领域
本发明涉及集成电路领域，特别涉及一种时钟生成电路。
背景技术
当今数字电路设计的主要流程之一为同步设计，时钟作为同步源，其精度和稳定性作为重要的指标来衡量时钟生成电路的性能，传统片内时钟生成电路往往受到器件匹配性能的影响而难以达到足够的频率调节精度。对于许多数模混合电路，系统通常会要求时钟生成电路具有频率综合的能力，即集成整数和小数分频及展频功能，传统芯片内时钟生成电路难以实现；而由传统锁相环实现的高精度频率综合电路需要片外石英晶振，额外增加了系统成本。
发明内容
本发明要解决的技术问题是提供一种时钟生成电路，它能够提高电路高频率调节的精度、受温度影响小并降低成本。本发明提供的技术方案为：一种时钟生成电路，包括鉴相器、电荷泵、低通滤波器、压控振荡器、整数分频器、数控延迟器、差分积分调制器一、差分积分调制器二、逐次逼近寄存器、频率检测器、相位锁定检测器、数位锁存器、非易失性存储器、温度检测单元；
所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成闭合环路；
所述频率检测器检测经所述整数分频器后的输出时钟频率，所述相位锁定检测器检测所述鉴相器两个输入时钟信号，所述相位锁定检测器将其收到的信号输出到所述逐次逼近寄存器，所述频率检测器输出检测值到所述逐次逼近寄存器，所述逐次逼近寄存器将信号输出到所述差分积分调制器二，所述差分积分调制器二将信号输出到所述数控延迟器，所述整数分频器将信号输出到所述数控延迟器，所述数控延迟器调节经所述整数分频器后的输出时钟的延迟量；
所述逐次逼近寄存器用于搜索目标值，结合所述相位锁定检测器和所述频率检测器将每一次的逼近值输出到所述差分积分调制器二，将目标值输出到所述数位锁存器，所述数位锁存器将目标值写入所述非易失性存储器中；
所述数位锁存器从所述非易失性存储器中读取目标值，与所述温度检测单元输出的温度补偿值相加，所述数位锁存器将结果锁存并输出到所述差分积分调制器二，所述差分积分调制器二输出信号到所述数控延迟器，所述数控延迟器调节经所述整数分频器后的输出时钟延迟量。
优选的，所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器、所述差分积分调制器一、所述差分积分调制器二、所述逐次逼近寄存器、所述相位锁定检测器、所述数位锁存器、温度检测单元均设置在芯片上。
优选的，所述非易失性存储器设置在芯片上或设置在芯片外。
优选的，所述频率检测器设置在芯片外。
与现有技术相比，本发明的有益效果是：利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路和数控延迟器的共同作用实现电路的高精度频率调节，易于集成小数分频与展频功能；
利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路结构，降低设计复杂度。
利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路和温度检测单元的共同作用易于集成温度补偿，生成时钟具有低温漂；
将所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器、所述差分积分调制器一、所述差分积分调制器二、所述逐次逼近寄存器、所述相位锁定检测器、所述数位锁存器、温度检测单元均设置在芯片上，所述非易失性存储器设置在芯片上或设置在芯片外以及所述频率检测器设置在芯片外的结构实现芯片内集成时钟生成电路，无需芯片外石英晶振，仅在校正过程中使用芯片外频率检测设备，降低系统成本。
附图说明
图1为本发明示例性实施例示出的一种时钟生成电路的总体结构图；
图2为本发明示例性实施例示出的一种时钟生成电路在校正状态的结构图；
图3为本发明示例性实施例示出的一种时钟生成电路在温度补偿状态的结构图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步说明。在此需要说明的是，对于这些实施方式的说明用于帮助理解本发明，但并不构成对发明的限定。此外，下面所描述的本发明的各个实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
如图1所示，为本发明示例性实施例示出的一种时钟生成电路的总体结构图，包括鉴相器111、电荷泵112、低通滤波器113、压控振荡器114、整数分频器116、差分积分调制器一118、频率检测器119、数控延迟器117、差分积分调制器二120、逐次逼近寄存器121、相位锁定检测器122、数位锁存器123、温度检测单元124以及非易失性存储器125以及最终输出时钟115。
其中，鉴相器111用于检测两个输入时钟信号的相位误差，并输出与相位误差成正比的脉冲信号。鉴相器111的输出端连接电荷泵112的输入端，所述电荷泵112将鉴相器111输出的相位误差脉冲信号转换为与其成正比的电流脉冲信号。
其中，电荷泵112的输出端连接低通滤波器113，低通滤波器113将离散时间的电流脉冲信号转换为连续时间的电压信号，衰减其高频分量而保留其低频分量，输出电压值正比于脉冲电流的平均值。低通滤波器113的输出端连接压控振荡器114的输入端，压控振荡器114 生成时钟信号，其时钟频率正比于输入电压值。
更进一步地，鉴相器111与所述相位锁定检测器122相连，相位锁定检测器122在校正过程中检测鉴相器111两个输入时钟的相位误差，当相位误差小于设定的阈值时，输出相位锁定信号到逐次逼近寄存器121。
其中，压控振荡器114的输出端连接整数分频器116的第一输入端，整数分频器116对输出时钟信号进行N倍分频，其中N为整数。
其中，差分积分调制器一118的输出端连接整数分频器116的第二输入端，差分积分调制器一118将输入数位信号转换为一位或多位密度码流，动态控制整数分频器116的分频比。
其中，整数分频器116的第二输出端连接频率检测器119的输入端，频率检测器119用于检测经所述整数分频器116后的输出时钟频率。频率检测器119的检测值为一位数位信号，当检测频率低于目标值时输出为0，当检测频率高于目标频率时输出为1。频率检测器119的输出端连接逐次逼近寄存器121的第一输入端，频率检测器119输出检测值到逐次逼近寄存器121。
其中，相位锁定检测器122输出端连接逐次逼近寄存器121第二输入端，相位锁定检测器122在校正过程中检测所述鉴相器111两个输入时钟的相位误差，当相位误差小于设定的阈值时，输出相位锁定信号到逐次逼近寄存器121。
其中，频率检测器119的输出端连接逐次逼近寄存器121的第二输入端，逐次逼近寄存器121的第一输出端连接差分积分调制器二120，逐次逼近寄存器121的第二输出端连接数位锁存器123的第一输入端。
其中，逐次逼近寄存器121在校正过程中利用二分法原理快速搜索目标值，结合相位锁定检测器122输出的相位锁定信号和频率检测器119输出的检测值，逐次逼近寄存器121将每一次的逼近值输出到差分积分调制器二120，并将最终目标值输出到数位锁存器123。逐次逼近寄存器121的第一输出端连接差分积分调制器二120的第一输入端，逐次逼近寄存器121 将每一次的逼近值输出到差分积分调制器二120。
其中，差分积分调制器二120的输出端连接数控延迟器117的第二输入端，差分积分调制器二120将逐次逼近寄存器121输入的数位信号转换为一位或多位密度码流。差分积分调制器二120的输出端连接数控延迟器117的第二输入端，数控延迟器117将差分积分调制器二120输入的数位信号转换为与其成正比的延迟量。
其中，整数分频器116的第一输出端连接数控延迟器117的输入端，数控延迟器117控制经整数分频器116后的输出时钟的延迟。
其中，数位锁存器123的第二输出端连接非易失性存储器125的输入端，数位锁存器123 在校正过程中将逐次逼近寄存器121输出的最终目标值锁存并写入非易失性存储器125。非易失性存储器125的输出端连接数位锁存器123的输入端，数位锁存器123在正常工作中读出非易失性存储器125的存储值。
更进一步地，仅当由鉴相器111，电荷泵112，低通滤波器113，压控振荡器114，整数分频器116以及数控延迟器117构成的闭合环路稳定时，相位锁定检测器122检测到鉴相器111两个输入时钟信号相位锁定，此时经整数分频器116后的输出时钟周期等于数控延迟器117的延迟量。
其中，温度检测单元124的输出端连接数位锁存器123的第二输入端，温度检测单元124 检测时钟生成电路的工作温度，根据其工作温度和数控延迟器117延迟量的相关性，将温度补偿值输出到数位锁存器123。数位锁存器123的第一输出端连接差分积分调制器二120的第二输入端，差分积分调制器二120将数位锁存器123输入的数位信号转换为一位或多位密度码流。
其中，差分积分调制器二120的输出端连接数控延迟器117的第二输入端，整数分频器 116的第一输出端连接数控延迟器117的第一输入端，数控延迟器117将整数分频器116输入的数位信号转换为与其成正比的延迟量，控制经整数分频后的输出时钟的延迟。
更进一步地，仅当由鉴相器111，电荷泵112，低通滤波器113，压控振荡器114，整数分频器116以及数控延迟器117构成的闭合环路稳定时，经整数分频器116后的输出时钟周期等于校正后的数控延迟器117的延迟量，其时钟频率等于目标频率。
更进一步的是，频率检测器119位于芯片外，非易失性存储器125置于芯片上或芯片外，频率检测器119以及非易失性存储器125不在本发明范畴。
如图2所示，为本发明示例性实施例示出的一种时钟生成电路在校正状态的结构图：包括鉴相器211、电荷泵212、低通滤波器213、压控振荡器214、整数分频器216、差分积分调制器一218、频率检测器219、数控延迟器217、差分积分调制器二220、逐次逼近寄存器221、相位锁定检测器222、数位锁存器223、温度检测单元224、非易失性存储器225以及最终输出时钟215。
其中，鉴相器211用于检测两个输入时钟信号的相位误差，并输出与相位误差成正比的脉冲信号。鉴相器211的输出端连接电荷泵212的输入端，电荷泵212将鉴相器211输出的相位误差脉冲信号转换为与其成正比的电流脉冲信号。
其中，电荷泵212的输出端连接低通滤波器213，低通滤波器213将离散时间的电流脉冲信号转换为连续时间的电压信号，衰减其高频分量而保留其低频分量，输出电压值正比于脉冲电流的平均值。
其中，低通滤波器213的输出端连接压控振荡器214的输入端，压控振荡器214生成时钟信号，其时钟频率正比于输入电压值。
更进一步地，鉴相器211与相位锁定检测器222相连，相位锁定检测器222在校正过程中检测鉴相器211两个输入时钟的相位误差，当相位误差小于设定的阈值时，输出相位锁定信号到逐次逼近寄存器221。
其中，压控振荡器214的输出端连接整数分频器216的第一输入端，整数分频器216对输出时钟信号进行N倍分频，其中N为整数。
其中，差分积分调制器一218的输出端连接整数分频器216的第二输入端，差分积分调制器一218将输入数位信号转换为一位或多位密度码流，动态控制整数分频器217的分频比。
其中，整数分频器216 的第二输出端连接频率检测器219的输入端，频率检测器219用于检测经整数分频器216后的输出时钟频率。频率检测器219的检测值为一位数位信号，当检测频率低于目标值时输出为0，当检测频率高于目标频率时输出为1。频率检测器219的输出端连接逐次逼近寄存器221的第一输入端，频率检测器219输出检测值到逐次逼近寄存器 221。
其中，相位锁定检测器222输出端连接逐次逼近寄存器221的第二输入端，相位锁定检测器222在校正过程中检测鉴相器211两个输入时钟的相位误差，当相位误差小于设定的阈值时，输出相位锁定信号到逐次逼近寄存器221。
其中，频率检测器219的输出端连接逐次逼近寄存器221的第一输入端，逐次逼近寄存器221的第一输出端连接差分积分调制器二220，逐次逼近寄存器221的第二输出端连接数位锁存器223的第一输入端。
其中，逐次逼近寄存器221在校正过程中利用二分法原理快速搜索目标值，结合相位锁定检测器222输出的相位锁定信号和频率检测器219输出的检测值，逐次逼近寄存器221将每一次的逼近值输出到所述差分积分调制器二220，并将最终目标值输出到数位锁存器223。
更进一步的是，逐次逼近寄存器221的第一输出端连接差分积分调制器二220的第一输入端，逐次逼近寄存器221将每一次的逼近值输出到差分积分调制器二220。
其中，差分积分调制器二220的输出端连接数控延迟器217的输入端，差分积分调制器二220将逐次逼近寄存器221输入的数位信号转换为一位或多位密度码流。
更进一步的是，差分积分调制器二220的输出端连接数控延迟器217的输入端，数控延迟器217将差分积分调制器二220输入的数位信号转换为与其成正比的延迟量。
其中，整数分频器216的第一输出端连接数控延迟器217的第一输入端，数控延迟器217 控制经整数分频器216后的输出时钟的延迟。
其中，数位锁存器223的第二输出端连接非易失性存储器225的输入端，数位锁存器223 在校正过程中将逐次逼近寄存器221输出的最终目标值锁存并写入非易失性存储器225。
其中，温度检测单元224在电路处于校正工作状态时不工作。
更进一步地，仅当由鉴相器211，电荷泵212，低通滤波器213，压控振荡器214，整数分频器216以及数控延迟器217构成的闭合环路稳定时，相位锁定检测器222检测到鉴相器211两个输入时钟信号相位锁定，此时经整数分频器216后的输出时钟周期等于数控延迟器217的延迟量。
更进一步的是，频率检测器219设置于芯片外，非易失性存储器225置于芯片上或芯片外，频率检测器219以及非易失性存储器225不在本发明范畴。
如图3所示，为本发明示例性实施例示出的一种时钟生成电路在温度补偿状态的结构图：包括鉴相器311、电荷泵312、低通滤波器313、压控振荡器314、整数分频器316、差分积分调制器一318、数控延迟器317、差分积分调制器二320、数位锁存器323、温度检测单元324、非易失性存储器325、逐次逼近寄存器321、频率检测器319、相位锁定检测器322以及最终输出时钟315。
其中，鉴相器311用于检测两个输入时钟信号的相位误差，并输出与相位误差成正比的脉冲信号。鉴相器311的输出端连接电荷泵312的输入端，电荷泵312将鉴相器311输出的相位误差脉冲信号转换为与其成正比的电流脉冲信号。
其中，电荷泵312的输出端连接低通滤波器313，低通滤波器313将离散时间的电流脉冲信号转换为连续时间的电压信号，衰减其高频分量而保留其低频分量，输出电压值正比于脉冲电流的平均值。
其中，低通滤波器313的输出端连接压控振荡器314的输入端，压控振荡器314生成时钟信号，其时钟频率正比于输入电压值。
其中，压控振荡器314的输出端连接整数分频器316的第一输入端，整数分频器316对输出时钟信号进行N倍分频，其中N为整数。
其中，差分积分调制器一318的输出端连接整数分频器316的第二输入端，差分积分调制器一318将输入数位信号转换为一位或多位密度码流，动态控制整数分频器316的分频比。
其中，非易失性存储器325的输出端连接数位锁存器323的第三输入端，数位锁存器323 在正常工作中读出非易失性存储器325的存储值。
其中，温度检测单元324的输出端连接数位锁存器323的第二输入端，温度检测单元324 检测时钟生成电路的工作温度，根据其工作温度和数控延迟器317延迟量的相关性，将温度补偿值输出到数位锁存器323。数位锁存器323的第一输出端连接差分积分调制器二320的第二输入端，差分积分调制器二320将数位锁存器323输入的数位信号转换为一位或多位密度码流。
其中，差分积分调制器二320的输出端连接数控延迟器317的第二输入端，整数分频器 316的第一输出端连接数控延迟器317的第一输入端，数控延迟器317将整数分频器316输入的数位信号转换为与其成正比的延迟量，控制经整数分频后的输出时钟的延迟。
其中，逐次逼近寄存器321、频率检测器319、相位锁定检测器322构成的组合326在电路处于温度补偿状态时不工作；
更进一步地，仅当由鉴相器311，电荷泵312，低通滤波器313，压控振荡器314，整数分频器316以及数控延迟器317构成的闭合环路稳定时，经整数分频器316后的输出时钟周期等于校正后的数控延迟器317的延迟量，其时钟频率等于目标频率。
更进一步的是，非易失性存储器325置于芯片上或设置于芯片外，非易失性存储器325 不在本发明的范畴。
与现有技术相比，本发明的有益效果是：利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路和数控延迟器的共同作用实现电路的高精度频率调节，易于集成小数分频与展频功能；
将所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器、所述差分积分调制器一、所述差分积分调制器二、所述逐次逼近寄存器、所述相位锁定检测器、所述数位锁存器、温度检测单元均设置在芯片上，所述非易失性存储器设置在芯片上或设置在芯片外以及所述频率检测器设置在芯片外的结构实现芯片内集成时钟生成电路，无需芯片外石英晶振，仅在校正过程中使用芯片外频率检测设备，降低系统成本；
利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路和温度检测单元的共同作用易于集成温度补偿，生成时钟具有低温漂；
利用所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成的闭合环路结构，降低设计复杂度。
以上结合附图对发明的实施方式作了详细说明，但本发明不限于所描述的实施方式。对于本领域的技术人员而言，在不脱离本发明原理和精神的情况下，对这些实施方式进行多种变化、修改、替换和变型，仍落入本发明的保护范围内。
Claims (4)
1.一种时钟生成电路，其特征在于：包括鉴相器、电荷泵、低通滤波器、压控振荡器、整数分频器、数控延迟器、差分积分调制器一、差分积分调制器二、逐次逼近寄存器、频率检测器、相位锁定检测器、数位锁存器、非易失性存储器、温度检测单元；
所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器构成闭合环路；
所述频率检测器检测经所述整数分频器后的输出时钟频率，所述相位锁定检测器检测所述鉴相器两个输入时钟信号，所述相位锁定检测器将其收到的信号输出到所述逐次逼近寄存器，所述频率检测器输出检测值到所述逐次逼近寄存器，所述逐次逼近寄存器将信号输出到所述差分积分调制器二，所述差分积分调制器二将信号输出到所述数控延迟器，所述整数分频器将信号输出到所述数控延迟器，所述数控延迟器调节经所述整数分频器后的输出时钟的延迟量；
所述逐次逼近寄存器用于搜索目标值，结合所述相位锁定检测器和所述频率检测器将每一次的逼近值输出到所述差分积分调制器二，将目标值输出到所述数位锁存器，所述数位锁存器将目标值写入所述非易失性存储器中；
所述数位锁存器从所述非易失性存储器中读取目标值，与所述温度检测单元输出的温度补偿值相加，所述数位锁存器将结果锁存并输出到所述差分积分调制器二，所述差分积分调制器二输出信号到所述数控延迟器，所述数控延迟器调节经所述整数分频器后的输出时钟延迟量。
2.根据权利要求1所述的一种时钟生成电路，其特征在于:所述鉴相器、所述电荷泵、所述低通滤波器、所述压控振荡器、所述整数分频器、所述数控延迟器、所述差分积分调制器一、所述差分积分调制器二、所述逐次逼近寄存器、所述相位锁定检测器、所述数位锁存器、温度检测单元均设置在芯片上。
3.根据权利要求1所述的一种时钟生成电路，其特征在于:所述非易失性存储器设置在芯片上或设置在芯片外。
4.根据权利要求1所述的一种时钟生成电路，其特征在于:所述频率检测器设置在芯片外。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910420687.7A CN110289857B (zh) | 2019-05-20 | 2019-05-20 | 一种时钟生成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910420687.7A CN110289857B (zh) | 2019-05-20 | 2019-05-20 | 一种时钟生成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110289857A CN110289857A (zh) | 2019-09-27 |
| CN110289857B true CN110289857B (zh) | 2022-11-29 |
Family
ID=68002017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910420687.7A Active CN110289857B (zh) | 2019-05-20 | 2019-05-20 | 一种时钟生成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110289857B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
| WO2004100380A1 (en) * | 2003-05-02 | 2004-11-18 | Silicon Laboratories, Inc. | Method and apparatus for a low jitter dual-loop fractional -n synthesizer |
| CN103023460A (zh) * | 2012-11-28 | 2013-04-03 | 上海高清数字科技产业有限公司 | 新型射频接收调谐器系统 |
| CN107623521A (zh) * | 2017-09-29 | 2018-01-23 | 中国科学院半导体研究所 | 一种锁相环时钟发生器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005022187A2 (en) * | 2003-09-02 | 2005-03-10 | Sirf Technology, Inc. | Control and features for satellite positioning system receivers |
| US7548123B2 (en) * | 2007-07-13 | 2009-06-16 | Silicon Laboratories Inc. | Dividerless PLL architecture |
-
2019
- 2019-05-20 CN CN201910420687.7A patent/CN110289857B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604468A (en) * | 1996-04-22 | 1997-02-18 | Motorola, Inc. | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same |
| WO2004100380A1 (en) * | 2003-05-02 | 2004-11-18 | Silicon Laboratories, Inc. | Method and apparatus for a low jitter dual-loop fractional -n synthesizer |
| CN103023460A (zh) * | 2012-11-28 | 2013-04-03 | 上海高清数字科技产业有限公司 | 新型射频接收调谐器系统 |
| CN107623521A (zh) * | 2017-09-29 | 2018-01-23 | 中国科学院半导体研究所 | 一种锁相环时钟发生器 |
Non-Patent Citations (2)
| Title |
|---|
| A high resolution frequency multiplier for clock signal generation;R. Fried;《 IEEE Journal of Solid-State Circuits 》;19960731;全文 * |
| 一种采用锁相环技术的800MHz CMOS时钟发生器设计;韩波;《中国优秀硕士论文全文数据库》;20061215;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110289857A (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111386657B (zh) | 数字时间转换器辅助的全数字锁相环电路 | |
| KR100696756B1 (ko) | 스퍼 제거를 가능하게 하는 직접 디지털 주파수 합성 | |
| US8063707B2 (en) | Phase locked loop | |
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| US8704567B2 (en) | Hybrid phase-locked loop architectures | |
| US8170169B2 (en) | Serializer deserializer circuits | |
| US9941889B1 (en) | Circuit and method for compensating noise | |
| JP5347534B2 (ja) | 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法 | |
| JP2009268047A (ja) | Ｐｌｌ回路 | |
| US20080157884A1 (en) | Adaptive Frequency Calibration Device of Frequency Synthesizer | |
| KR20120101117A (ko) | 아날로그 적분을 디지털 보상하기 위한 위상 동기 루프 | |
| TWI638526B (zh) | 頻率合成裝置及其方法 | |
| JP4216075B2 (ja) | フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ） | |
| CN220273667U (zh) | 锁相环电路、集成电路及信号收发装置 | |
| JP5333439B2 (ja) | 周波数シンセサイザおよび発振器の発振周波数制御方法 | |
| US10447253B2 (en) | High performance PLL based on PVT independent stable oscillator | |
| JPWO2009034881A1 (ja) | 位相比較器およびフェーズロックドループ | |
| US20120049912A1 (en) | Digital phase difference detector and frequency synthesizer including the same | |
| US20070008040A1 (en) | Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal | |
| US8885788B1 (en) | Reducing settling time in phase-locked loops | |
| CN109787621B (zh) | 亚采样数字锁相环 | |
| CN110289857B (zh) | 一种时钟生成电路 | |
| CN113037280B (zh) | 一种基于锁相环的带宽校准方法及电路 | |
| CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
| US9742414B2 (en) | Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Room 1905, building 4, No. 209, Zhuyuan Road, high tech Zone, Suzhou City, Jiangsu Province 215000 Patentee after: Sunrise Microelectronics (Suzhou) Co.,Ltd. Address before: Room 1905, building 4, No. 209, Zhuyuan Road, high tech Zone, Suzhou City, Jiangsu Province 215000 Patentee before: Sheng Microelectronics (Suzhou) Co.,Ltd. |