CN109787621B

CN109787621B - 亚采样数字锁相环

Info

Publication number: CN109787621B
Application number: CN201711117819.6A
Authority: CN
Inventors: 刘马良; 张攀; 朱樟明; 杨银堂
Original assignee: Xidian University; Kunshan Innovation Institute of Xidian University
Current assignee: Xidian University; Kunshan Innovation Institute of Xidian University
Priority date: 2017-11-13
Filing date: 2017-11-13
Publication date: 2023-06-23
Anticipated expiration: 2037-11-13
Also published as: CN109787621A

Abstract

本发明提供一种亚采样数字锁相环。本发明提供的亚采样数字锁相环，包括：频率锁定电路、亚采样相位锁定电路和数控振荡器，其中，频率锁定电路和亚采样相位锁定电路分别与数控振荡器连接；频率锁定电路用于生成第一数字控制信号，对数控振荡器进行频率锁定；亚采样相位锁定电路用于生成第二数字控制信号，对数控振荡器进行相位锁定；数控振荡器用于根据第一数字控制信号和第二数字控制信号生成频率和相位可控的输出信号。本发明降低了锁相环的噪声，提高了输出信号的频谱纯度。

Description

亚采样数字锁相环

技术领域

本发明涉及集成电路技术领域，尤其涉及一种亚采样数字锁相环。

背景技术

锁相环(Phase Locked Loop,简称：PLL)是一种能够同步输入信号与输出信号的频率与相位的负反馈系统。锁相环作为集成电路芯片中的一个基本功能单元，因其结构简单、性能良好、具有理论输入相位误差为零的优点，而被广泛用作无线通讯、微处理器以及数字系统的时钟电路。在无线通信收发机种，锁相环电路可以为数据的发送和接收提供精确的时钟信号，其相位噪声性能决定了时钟信号抖动的大小，对于数据发送、接收时信号的噪声性能起着至关重要的作用。

传统的锁相环通常采用电荷泵结构。利用鉴频鉴相器鉴别出分频信号和参考信号的频率差和相位差并产生相应的充放电信号给电荷泵，电荷泵产生电流在环路滤波器进行滤波并且积累成电压信号，产生压控振荡器的控制电压，继而通过压控振荡器得到最后输出的振荡信号。振荡信号通过分频器分频反馈回鉴频鉴相器和参考信号进行比较。

随着无线通信技术的高速发展，对无线射频收发机系统提出了更高的要求，一个低抖动、低噪声、高频谱纯度的时钟信号是必需的。传统的电荷泵锁相环，由于分频器的作用，使得鉴频鉴相器和电荷泵所产生的带内噪声被放大N²倍(N为分频器的分频比)，从而会使锁相环的带内噪声极大程度的增加，无法满足无线射频收发机系统低噪声的需求。因此，亟需一种低噪声的锁相环。

发明内容

本发明提供一种亚采样数字锁相环，以克服现有技术中锁相环噪声高，无法满足无线通信系统需求的问题。

本发明提供一种亚采样数字锁相环，包括：

频率锁定电路、亚采样相位锁定电路和数控振荡器，其中，频率锁定电路和亚采样相位锁定电路分别与数控振荡器连接。

频率锁定电路用于根据反馈信号的频率生成第一数字信号，并对第一数字信号和输入的频率控制字进行做差处理，得到第一数字控制信号，反馈信号为数控振荡器的输出信号，第一数字控制信号用于对数控振荡器进行频率锁定。

亚采样相位锁定电路用于根据输入的参考信号对反馈信号进行亚采样处理，并依次对亚采样处理后的信号进行放大、模数转换生成第二数字控制信号，第二数字控制信号用于对数控振荡器进行相位锁定。

数控振荡器用于根据第一数字控制信号和第二数字控制信号生成频率和相位可控的输出信号。

本发明提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样技术避免了分频器的使用，降低了锁相环的噪声；通过采用数字电路，提高了锁相环的抗噪声性能，并减少了锁相环电路芯片的面积，降低了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明背景技术提供的传统电荷泵锁相环的原理示意图；

图2为本发明背景技术提供的传统电荷泵锁相环的噪声传递示意图；

图3为本发明亚采样数字锁相环实施例一的结构示意图；

图4为本发明亚采样数字锁相环实施例一的原理示意图；

图5为本发明亚采样数字锁相环实施例二的原理示意图；

图6为本发明亚采样数字锁相环实施例三的原理示意图；

图7为本发明实施例提供的亚采样电路的原理示意图；

图8为本发明实施例提供的时间域可变增益放大电路的原理示意图；

图9为本发明实施例提供的电荷泵的结构示意图；

图10为本发明实施例提供的脉冲产生电路的原理示意图；

图11为本发明亚采样数字锁相环实施例四的原理示意图；

图12为本发明亚采样数字锁相环实施例五的原理示意图。

附图标记说明：

REF：参考信号；

OUT：输出信号；

OUTP：正相输出信号；

OUTN：正相输出信号；

DIV：分频信号；

FCW：频率控制字；

Vsamp：正相采样信号；

Vsamn：反相采样信号；

CLK：时钟信号；

V_REF：参考电平。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要注意的是，本申请中的“第一”、“第二”、“第三”、“第四”等只起标识作用，而不能理解为指示或暗示顺序关系、相对重要性或者隐含指明所指示的技术特征的数量。

在无线通信技术中，锁相环被广泛应用于给无线通信系统提供时钟信号。随着无线通信技术的高速发展，传统的锁相环已经无法满足通信系统的需求。

图1为本发明背景技术提供的传统电荷泵锁相环的原理示意图，如图1所示，传统的电荷泵锁相环包括：依次连接的鉴频鉴相器PFD、电荷泵CP、环路滤波器LP、压控振荡器VCO和分频器1/N。通过鉴频鉴相器(PFD)鉴别出分频信号DIV和参考信号REF的频率差和相位差并产生相应的充放电信号UP、DOWN给电荷泵CP，电荷泵CP产生电流在环路滤波器LP进行滤波并且积累成电压信号，即为压控振荡器VCO的控制电压，继而通过压控振荡器VCO得到最后输出的振荡信号。输出的振荡信号通过分频器1/N分频生成分频信号DIV反馈回鉴频鉴相器PFD和参考信号REF进行比较。

图2为本发明背景技术提供的传统电荷泵锁相环的噪声传递示意图。如图2所示，传统的电荷泵锁相环的带内噪声主要由鉴频鉴相器和电荷泵的噪声贡献，闭环鉴频鉴相器和电荷泵噪声的传递函数为：

G(s)＝K_d·F_LF(s)·K_VCO/s

其中，H_PFDCP(s)是锁相环的噪声传输函数，

是锁相环的输出噪声，/>

是由鉴频鉴相器和电荷泵贡献的噪声，G(s)是PLL开环传输函数，K_d是鉴频鉴相器和电荷泵的线性增益，F_LF(s)为环路滤波器的增益，K_VCO/s是压控振荡器的增益，N为分频器的分频比。

由鉴频鉴相器和电荷泵贡献的带内噪声为：

其中，相位噪声L_inband为传统电荷泵锁相环的噪声功率，S_PFDCP表示鉴频鉴相器和电荷泵贡献的噪声频率谱密度。从上式可以看出，对于传统的电荷泵锁相环，由于在锁定状态下有分频器的作用，由鉴频鉴相器和电荷泵所产生的带内噪声会被放大N²倍，从而会使锁相环的带内噪声极大程度的增加，这使得传统的电荷泵锁相环的带宽受限，从而会影响收发机系统的整体性能。

图3为本发明亚采样数字锁相环实施例一的结构示意图，如图3所示，本实施例提供的亚采样数字锁相环可以包括：频率锁定电路、亚采样相位锁定电路和数控振荡器。其中，频率锁定电路和亚采样相位锁定电路分别与数控振荡器连接。

图4为本发明亚采样数字锁相环实施例一的原理示意图，如图4所示，频率锁定电路以输入的参考信号和反馈信号作为输入信号，根据数控振荡器输出信号的频率生成第一数字信号，并对第一数字信号和输入的频率控制字进行做差处理，输出第一数字控制信号，第一数字控制信号输入数控振荡器，用于对数控振荡器进行频率锁定。其中，反馈信号为数控振荡器的输出信号。

亚采样相位锁定电路以输入的参考信号和反馈信号作为输入信号，根据输入的参考信号对反馈信号进行亚采样处理，并依次对亚采样处理后的信号进行放大、模数转换，输出第二数字控制信号，第二数字控制信号输入数控振荡器，用于对数控振荡器进行相位锁定。

数控振荡器根据第一数字控制信号和第二数字控制信号生成频率和相位可控的输出信号。

本实施例提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样技术避免了分频器的使用，降低了锁相环的噪声；通过采用数字电路，提高了锁相环的抗噪声性能，并减少了锁相环电路芯片的面积，降低了成本。综上所述，本实施例提供的亚采样数字锁相环提高了锁相环输出信号的频谱纯度。

图5为本发明亚采样数字锁相环实施例二的原理示意图。在上述实施例的基础上，本实施例针对上述实施例中的频率锁定电路进行进一步说明。如图5所示，本实施例提供的亚采样数字锁相环，其频率锁定电路可以包括：依次连接的高速计数器、加法器和数字滤波器。其中，数字滤波器与数控振荡器连接。

高速计数器用于根据反馈信号的频率生成第一数字信号，具体的，高速计数器以输入的参考信号作为使能信号，对反馈信号进行计数处理，根据反馈信号的频率生成第一数字信号，完成模拟信号到数字信号的转换。第一数字信号包含了反馈信号的频率信息。

加法器用于对高速计数器生成的第一数字信号和输入的频率控制字FCW做差，生成频率差信号。其中，频率控制字可以为存储在存储器中的多位二进制数，通过频率控制字可以对期望频率进行控制和改变。

数字滤波器用于对频率差信号进行滤波处理，得到第一数字控制信号，第一数字控制信号输入数控振荡器用于对频率进行锁定。具体的，频率差信号乘以系数Ki并通过寄存器累加后输出第一数字控制信号。

本实施例提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样技术避免了分频器的使用，降低了锁相环的噪声；通过高速计数器将数控振荡器输出的模拟信号转换为包含其频率信息的数字信号，并进行数字滤波，进一步提高了频率锁定的精度和抗噪声性能。

图6为本发明亚采样数字锁相环实施例三的原理示意图。在实施例一的基础上，本实施例针对实施例一中的亚采样相位锁定电路进行进一步说明。如图6所示，本实施例提供的亚采样数字锁相环，其亚采样相位锁定电路可以包括：依次连接的亚采样电路、时间域可变增益放大电路、逐次逼近寄存器型模数转换器SARADC和数字环路滤波器。其中，亚采样电路和数字环路滤波器分别与数控振荡器连接。

亚采样电路用于根据参考信号对反馈信号进行亚采样处理，得到与参考信号频率相同的亚采样输出信号。具体的，亚采样电路以参考信号和反馈信号作为输入信号，以参考信号作为采样时钟，对反馈信号进行亚采样，将数控振荡器输出的高频反馈信号的频率降低到参考信号的频率，生成低频的亚采样输出信号。

时间域可变增益放大电路用于对亚采样输出信号进行时间域的可变增益的放大。具体的，可以通过脉冲产生电路产生脉冲宽度可以调节的脉冲信号，控制电荷泵对于亚采样输出信号在电荷泵中产生的电流的积分时间，进而对亚采样输出信号进行时间域的可变增益的放大。

逐次逼近寄存器型模数转换器SARADC用于将时间域可变增益放大电路的输出信号转换为第二数字信号。具体的，逐次逼近寄存器型模数转换器SARADC将时间域可变增益放大电路输出的模拟信号转换为数字信号，完成模数转换。

数字环路滤波器用于对第二数字信号进行滤波处理，得到第二数字控制信号。第二数字控制信号输入数控振荡器用于进行相位锁定。

本实施例提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样电路将高频的反馈信号的频率降低到与参考信号相同，避免了在反馈电路中使用分频器，从而避免了分频器对于环路噪声的放大，降低了锁相环的噪声；通过逐次逼近寄存器型模数转换器将模拟信号转换为数字信号，提高了锁相环的抗噪声性能，减少了锁相环电路芯片的面积，进而降低了成本。

下面采用几个具体的实施例对上述实施例中亚采样相位锁定电路包括的各个电路进行进一步的说明。

图7为本发明实施例提供的亚采样电路的原理示意图。如图7所示，本实施例提供的亚采样电路可以包括：第一反相器组A1、第二反相器组A2、第一自举电路、第二自举电路、第一NMOS管T1、第二NMOS管T2、第三NMOS管T3、第四NMOS管T4、第一电容C1和第二电容C2。

其中，第一反相器组A1和第二反相器组A2分别由三个反相器串联组成，第一反相器组A1和第二反相器组A2分别与数控振荡器连接，对数控振荡器的正相输出信号OUTP和反相输出信号OUTN进行放大；第一电容C1和第二电容C2分别与时间域可变增益放大电路连接，将亚采样电路生成的采样信号Vsamp和Vsamn输入时间域可变增益放大电路；第一NMOS管T1的栅极连接第一自举电路的输出端，漏极连接第一反相器组A1的输出端，源极与第一电容C1连接；第二NMOS管T2的栅极连接参考信号，源极接地，漏极与第一电容C1连接；第三NMOS管T3的栅极连接参考信号，源极接地，漏极与第二电容C2连接；第四NMOS管T4的栅极连接第二自举电路的输出端，漏极连接第二反相器组A2，源极与第二电容C2连接；第一自举电路和第二自举电路的输入端分别连接参考信号。

本实施例提供的亚采样电路以参考信号作为采样时钟，对数控振荡器输出的信号进行亚采样，将数控振荡器输出的高频反馈信号的频率降低到参考信号的频率，生成低频的亚采样输出信号。

图8为本发明实施例提供的时间域可变增益放大电路的原理示意图。如图8所示，本实施例提供的时间域可变增益放大电路可以包括：第一电荷泵CP1、第二电荷泵CP2和增益控制电路。其中，第一电荷泵CP1和第二电荷泵CP2分别与增益控制电路连接，第一电荷泵CP1和第二电荷泵CP1分别与亚采样电路和逐次逼近寄存器型模数转换器连接。第一电荷泵CP1和第二电荷泵CP1的结构相同。

亚采样电路输出的采样信号分别输入第一电荷泵CP1和第二电荷泵CP1，用于控制电荷泵中电流源生成电流的大小。增益控制电路用于控制第一电荷泵CP1和第二电荷泵CP2的增益。具体的，增益控制电路包括脉冲产生电路，脉冲产生电路能够产生脉冲宽度可调节的脉冲信号。通过脉冲信号的脉冲宽度控制电荷泵在电容上的充电时间，生成输出信号Voutp和Voutn。

本实施例提供的时间域可变增益放大电路通过对采样信号进行时间域可变增益的放大，提高了亚采样数字锁相环的分辨率。

图9为本发明实施例提供的电荷泵的结构示意图。如图9所示，本实施例提供的电荷泵可以包括：单位增益放大器和19个MOS管，记为M1-M19，其中M1-M9为PMOS管，M10-M19为NMOS管。

其中，M1、M2和M3的源极连接电源电压，M1的栅极连接偏置电压，M1的漏极与M4和M5的源极连接，M4的栅极和M5的栅极连接亚采样电路，Vsamp和Vsamn为亚采样电路的输出信号，M4的漏极、M12的漏极、M13的栅极、M19的栅极连接，M12的源极连接M13的漏极，M13的源极接地，M5的漏极、M14的漏极、M15的栅极、M17的栅极连接，M14的源极连接M15的漏极，M15的源极接地，M12、M14、M16、M18的栅极连接，M2的栅极、M3的栅极、M6的漏极、M16的漏极连接，M2的漏极连接M6的源极，M6的栅极连接M7的栅极，M3的漏极连接M7的源极，M16的源极连接M17的漏极，M17的源极接地，M7的漏极、M8的源极、M9的源极连接，M8的漏极、M10的漏极、单位增益放大器的输出端连接，M10的源极、M11的源极、M18的漏极连接，M18的源极连接M19的漏极，M19的源极接地，M9的漏极、M11的漏极、单位增益放大器的同相输入端连接，单位增益放大器的反相输入端连接单位增益放大器的输出端，M8、M9、M10和M11的栅极连接脉冲产生电路，Int为脉冲产生电路输出的脉冲信号。

图10为本发明实施例提供的脉冲产生电路的原理示意图。如图10所示，本实施例提供的脉冲产生电路可以包括：反相器、选择器、第五NMOS管T5、第六PMOS管T6、电容阵列Cgroup和比较器。

其中，选择器的输入端分别连接反相器和时钟信号,第五NMOS管T5和第六PMOS管T6的栅极连接后与选择器的输出端连接，第五NMOS管T5和第六PMOS管T6的漏极连接后与电容阵列Cgroup连接，第五NMOS管T5的源极接地，第六PMOS管T6的源极接电源电压，电容阵列Cgroup与比较器连接，比较器分别与第一电荷泵和第二电荷泵连接。

本实施例提供的脉冲产生电路，在复位阶段对电容阵列Cgroup进行充电，第五NMOS管T5管在放电初始阶段工作于饱和区，具有恒定的放电电流。通过调整电容阵列Cgroup负载电容的大小，可以对放电延迟时间进行改变。放电延迟时间

其中，△V为电源电压VDD与比较器参考电平V_REF的差值，C为电容阵列Cgroup的负载电容，I为电流。由于第五NMOS管T5在此电压范围内电流I近似不变，因此放电延迟时间T与负载电容C成正比。电容阵列输出的电压与比较器参考电平V_REF相比较可以得到不同占空比的脉冲信号。脉冲信号输入第一电荷泵和第二电荷泵，用于控制电荷泵在电容上的充电时间。

在上述实施例的基础上，为了进一步提高亚采样相位锁定电路进行相位锁定的精度，上述亚采样相位锁定电路还可以包括：分别与数字环路滤波器和数控振荡器连接的Δ-Σ调制器。

图11为本发明亚采样数字锁相环实施例四的原理示意图。在实施例一的基础上，本实施例针对实施例一中的数控振荡器进行进一步的说明。如图11所示，本实施例提供的亚采样数字锁相环，其数控振荡器可以包括：调节电路、第一电感L1、第二电感L2、第七NMOS管T7和第八NMOS管T8。

其中，第一电感L1和第二电感L2并联后连接电源电压，第七NMOS管T7和第八NMOS管T8的源极接地，第七NMOS管T7的栅极与第八NMOS管T8的漏极连接后与第二电感L2连接，第八NMOS管T8的栅极与第七NMOS管T7的漏极连接后与第一电感L1连接，调节电路分别与第一电感L1和第二电感L2连接，调节电路分别与频率锁定电路和相位锁定电路连接。调节电路可以包括三个并联的可变电容。

频率锁定电路生成的第一数字控制信号和亚采样相位锁定电路生成的第二数字控制信号分别通过调节电路对数控振荡器输出信号的频率和相位进行调节，实现频率和相位的锁定。数控振荡器的输出信号分别输入频率锁定电路和亚采样相位锁定电路，形成反馈信号。

由于数控振荡器输出信号的频率变化范围较大，因此频率锁定电路通过调节电路对数控振荡器输出信号的频率进行调节，具体可以通过调节电路中的第一可变电容进行粗调；由于数控振荡器输出信号的相位变化范围相对较小，因此亚采样相位锁定电路通过调节电路对数控振荡器输出信号的相位进行调节，具体可以通过调节电路中的第二可变电容和第三可变电容分别进行微调和精调。

图12为本发明亚采样数字锁相环实施例五的原理示意图。在上述各实施例的基础上，对上述各实施例进行结合，得到本实施例提供的亚采样数字锁相环，其中各个模块的连接关系与上述各实施例相同，此处不再赘述。

本实施例提供的亚采样数字锁相环，通过频率锁定电路和亚采样相位锁定电路分别对数控振荡器的频率和相位进行锁定，提高了锁相环的精度；通过亚采样电路对反馈信号进行亚采样，避免了分频器对相位噪声的放大作用，降低了噪声；在亚采样结构的基础上，采用时间域可变增益放大器，提高了锁相环的分辨率；通过模数转换，将模拟信号转换成数字信号进行处理，不仅提高了抗噪声性能，提高了输出信号的频谱纯度，而且可以减小芯片面积，便于集成。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种亚采样数字锁相环，其特征在于，包括：频率锁定电路、亚采样相位锁定电路和数控振荡器，其中，所述频率锁定电路和所述亚采样相位锁定电路分别与所述数控振荡器连接；

所述频率锁定电路用于根据反馈信号的频率生成第一数字信号，并对所述第一数字信号和输入的频率控制字进行做差处理，得到第一数字控制信号，所述反馈信号为所述数控振荡器的输出信号，所述第一数字控制信号用于对所述数控振荡器进行频率锁定；

所述亚采样相位锁定电路用于根据输入的参考信号对所述反馈信号进行亚采样处理，并依次对所述亚采样处理后的信号进行放大、模数转换生成第二数字控制信号，所述第二数字控制信号用于对所述数控振荡器进行相位锁定；

所述数控振荡器用于根据所述第一数字控制信号和所述第二数字控制信号生成频率和相位可控的输出信号；

所述频率锁定电路包括：

依次连接的高速计数器、加法器和数字滤波器，所述数字滤波器与所述数控振荡器连接；

所述高速计数器用于根据所述反馈信号的频率生成所述第一数字信号；

所述加法器用于对所述高速计数器生成的第一数字信号和所述频率控制字做差，得到频率差信号；

所述数字滤波器用于对所述频率差信号进行滤波处理，得到所述第一数字控制信号。

2.根据权利要求1所述的锁相环，其特征在于，所述亚采样相位锁定电路包括：

依次连接的亚采样电路、时间域可变增益放大电路、逐次逼近寄存器型模数转换器和数字环路滤波器，所述亚采样电路和所述数字环路滤波器分别与所述数控振荡器连接；

所述亚采样电路用于根据所述参考信号对所述反馈信号进行亚采样处理，得到与所述参考信号频率相同的亚采样输出信号；

所述时间域可变增益放大电路用于对所述亚采样输出信号进行时间域的可变增益的放大；

所述逐次逼近寄存器型模数转换器用于将所述时间域可变增益放大电路的输出信号转换为第二数字信号；

所述数字环路滤波器用于对所述第二数字信号进行滤波处理，得到第二数字控制信号。

3.根据权利要求2所述的锁相环，其特征在于，所述亚采样电路包括：第一反相器组、第二反相器组、第一自举电路、第二自举电路、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容和第二电容；其中，

所述第一反相器组和所述第二反相器组分别由三个反相器串联组成，所述第一反相器组和所述第二反相器组分别与所述数控振荡器连接；所述第一电容和所述第二电容分别与所述时间域可变增益放大电路连接；所述第一NMOS管的栅极连接所述第一自举电路的输出端，漏极连接所述第一反相器组的输出端，源极与所述第一电容连接；所述第二NMOS管的栅极连接所述参考信号，源极接地，漏极与所述第一电容连接；所述第三NMOS管的栅极连接所述参考信号，源极接地，漏极与所述第二电容连接；所述第四NMOS管的栅极连接所述第二自举电路的输出端，漏极连接所述第二反相器组，源极与所述第二电容连接；所述第一自举电路和所述第二自举电路的输入端分别连接所述参考信号。

4.根据权利要求2所述的锁相环，其特征在于，所述时间域可变增益放大电路包括：第一电荷泵、第二电荷泵和增益控制电路，其中，所述第一电荷泵和所述第二电荷泵分别与所述增益控制电路连接，所述第一电荷泵和所述第二电荷泵分别与所述亚采样电路和所述逐次逼近寄存器型模数转换器连接；

所述增益控制电路用于控制所述第一电荷泵和所述第二电荷泵的增益；

所述增益控制电路包括脉冲产生电路，所述脉冲产生电路能够产生脉冲宽度可调节的脉冲信号；

所述第一电荷泵和所述第二电荷泵结构相同。

5.根据权利要求4所述的锁相环，其特征在于，所述电荷泵包括：

单位增益放大器和19个MOS管，记为M1-M19，其中M1-M9为PMOS管，M10-M19为NMOS管；其中

M1、M2和M3的源极连接电源电压，M1的栅极连接偏置电压，M1的漏极与M4和M5的源极连接，M4的栅极和M5的栅极连接所述亚采样电路，M4的漏极、M12的漏极、M13的栅极、M19的栅极连接，M12的源极连接M13的漏极，M13的源极接地，M5的漏极、M14的漏极、M15的栅极、M17的栅极连接，M14的源极连接M15的漏极，M15的源极接地，M12、M14、M16、M18的栅极连接，M2的栅极、M3的栅极、M6的漏极、M16的漏极连接，M2的漏极连接M6的源极，M6的栅极连接M7的栅极，M3的漏极连接M7的源极，M16的源极连接M17的漏极，M17的源极接地，M7的漏极、M8的源极、M9的源极连接，M8的漏极、M10的漏极、所述单位增益放大器的输出端连接，M10的源极、M11的源极、M18的漏极连接，M18的源极连接M19的漏极，M19的源极接地，M9的漏极、M11的漏极、所述单位增益放大器的同相输入端连接，所述单位增益放大器的反相输入端连接所述单位增益放大器的输出端，M8、M9、M10和M11的栅极连接所述脉冲产生电路。

6.根据权利要求4所述的锁相环，其特征在于，所述脉冲产生电路包括：

反相器、选择器、第五NMOS管、第六PMOS管、电容阵列和比较器；

所述选择器的输入端分别连接所述反相器和时钟信号,所述第五NMOS管和所述第六PMOS管的栅极连接后与所述选择器的输出端连接，所述第五NMOS管和所述第六PMOS管的漏极连接后与所述电容阵列连接，所述第五NMOS管的源极接地，所述第六PMOS管的源极接电源电压，所述电容阵列与所述比较器连接，所述比较器分别与所述第一电荷泵和所述第二电荷泵连接。

7.根据权利要求2所述的锁相环，其特征在于，所述亚采样相位锁定电路还包括：分别与所述数字环路滤波器和所述数控振荡器连接的Δ-Σ调制器。

8.根据权利要求1所述的锁相环，其特征在于，所述数控振荡器包括：

调节电路、第一电感、第二电感、第七NMOS管、第八NMOS管；

所述第一电感和所述第二电感并联后连接电源电压，所述第七NMOS管和所述第八NMOS管的源极接地，所述第七NMOS管的栅极与所述第八NMOS管的漏极连接后与所述第二电感连接，所述第八NMOS管的栅极与所述第七NMOS管的漏极连接后与所述第一电感连接，所述调节电路分别与所述第一电感和所述第二电感连接，所述调节电路分别与所述频率锁定电路和所述相位锁定电路连接。

9.根据权利要求8所述的锁相环，其特征在于，所述调节电路包括三个并联的可变电容。