CN115149906A - 基于模拟反馈的占空比矫正的倍频器 - Google Patents
基于模拟反馈的占空比矫正的倍频器 Download PDFInfo
- Publication number
- CN115149906A CN115149906A CN202210814755.XA CN202210814755A CN115149906A CN 115149906 A CN115149906 A CN 115149906A CN 202210814755 A CN202210814755 A CN 202210814755A CN 115149906 A CN115149906 A CN 115149906A
- Authority
- CN
- China
- Prior art keywords
- comparator
- circuit
- duty cycle
- frequency multiplier
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开一种基于模拟反馈的占空比矫正的倍频器,涉及倍频技术领域,包括:占空比矫正电路:具有差分输入的比较器,比较器包括正输入端和负输入端,输出端连接倍频电路,输出端输出时钟信号;直流分量提取电路,其输入端连接比较器的输出端;反相直流分量提取电路,其输入端连接比较器的输出端;误差放大器,其输入端连接反相直流分量提取电路和直流分量提取电路,其输出端输出反馈电压,误差放大器的输出端电连接比较器的负输入端。本方案的占空比矫正电路准确度高,并且对电源噪声不敏感,从而实现较低的杂散和相位噪声。
Description
技术领域
本发明属于信号倍频技术领域。
背景技术
在小数分频锁相环(PLL)或频率合成器中,通常需要更高的参考频率来改善噪声性能。首先,使用较高的参考频率可以降低锁相环的倍频因子,N,从而通过降低PLL环路增益来减少从鉴频鉴相器(PFD)以及电荷泵(CP)所贡献的噪声。其次,使用较高的参考频率可以降低Δ-∑调制器所带来的量化噪声。再次,可以通过使用较宽的PLL环路带宽来帮助抑制压控振荡器(VCO)所产生的噪声。由于谐振频率高于60MHz的晶体价格昂贵,因此如何在片上将晶体振荡器频率加倍,同时实现低杂散、低相位噪声的性能变得至关重要。
传统的XO倍频器是用延迟模块和异或门实现的,如图1所示。这种拓扑的问题在于,如果参考时钟的占空比不是50%,则输出时钟CKREF_X2的周期在两个不同的值TH和TL之间交替,如图2所示。这会导致PLL频谱中出现不需要的杂散。为了解决这个问题,通常在倍频器的前端插入一个占空比校正(DCC)电路,如图3所示。DCC的目的是从输入生成50%占空比的CKREF,以便TH的持续时间与TL匹配,图4,从而使倍频器输出处的杂散降低至可忽略的水平。
实现DCC功能的其中一种方法是基于bang-bang控制的延迟锁定环(DLL),但是不匹配的电路传播延迟会使输出占空比变差,并且DLL本身的噪声会增加倍频器输出处的相位噪声。另一种方法则需要复杂的校准程序,如美国公开专利文献US10498318B1。
发明内容
本发明针对现有技术中存在的问题,提供了一种基于模拟反馈的占空比矫正的倍频器的新技术。
为了解决上述技术问题,本发明通过下述技术方案得以解决:
(一)基于模拟反馈的占空比矫正的倍频器,包括:信号输入端、信号输出端、倍频电路和占空比矫正电路,信号输入端连接占空比矫正电路的输入端,信号输出端连接倍频电路的输出端;
其中,所述占空比矫正电路包括:
具有差分输入的比较器,所述比较器包括正输入端和负输入端,输出端连接倍频电路,输出端输出时钟信号;
直流分量提取电路,其输入端连接所述比较器的输出端;
反相直流分量提取电路,其输入端连接所述比较器的输出端;
误差放大器,其输入端连接所述反相直流分量提取电路和直流分量提取电路,其输出端输出反馈电压,误差放大器的输出端电连接所述比较器的负输入端。
优选的,所述直流分量提取电路包括低通滤波器,其输入端连接比较器的输出端,其输出端连接误差放大器。
优选的,所述反相直流分量提取电路包括低通滤波器和反相器,反相器的输入端电连接比较器的输出端,反相器的输出端连接低通滤波器,低通滤波器的输出端连接误差放大器。
优选的,所述倍频电路包括异或门和延迟电路,延迟电路的输出端电连接异或门一输入端;
占空比矫正电路输出端连接异或门另一输入端和延迟电路的输入端。
优选的,所述信号输入端输入正弦输入信号。
优选的,所述比较器为自偏置差分放大器。
优选的,低通滤波器采用RC滤波器。
本公开的有益效果:具有基于模拟反馈的占空比矫正电路的倍频器电路,占空比矫正电路准确度高,并且对电源噪声不敏感,从而实现较低的杂散和相位噪声。
进一步的,占空比矫正电路的精度不受电路传播延迟的影响,例如反相时钟信号路径中的额外反相器延迟,因为直流分量保持不变。
(二)作为一种优选方案,在上述倍频器的基础上,所述倍频器还包括一参考电压端,所述参考电压端电连接比较器的正输入端。
其中,所述参考电压端连接一电阻,所述电阻另一端连接比较器的正输入端。信号输入端连接一电容,所述电容另一端连接比较器的正输入端。
本公开的有益效果:在此实施例中,比较器的正端交流耦合到输入端,其直流偏置可以由单独的参考电压提供,使其不受输入端的直流电平变化影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是传统的XO倍频器电路图;
图2是传统的XO倍频器信号时序图;
图3是具有占空比矫正电路的倍频器电路图;
图4是具有占空比矫正电路的倍频器信号时序图;
图5是实施例1公开的基于模拟反馈的占空比矫正的倍频器电路图;
图6是实施例2公开的基于模拟反馈的占空比矫正的倍频器电路图。
具体实施方式
下面结合实施例对本发明做进一步的详细说明,以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例1
如图5,公开一种基于模拟反馈的占空比矫正的倍频器,包括:信号输入端Fin、信号输出端CKREF_X2、倍频电路和占空比矫正电路,信号输入端连接占空比矫正电路的输入端,信号输出端连接倍频电路的输出端;其中,所述信号输入端输入正弦输入信号。
其中,占空比矫正电路包括:
具有差分输入的比较器,比较器包括正输入端和负输入端,输出端连接倍频电路,输出端输出时钟信号;
直流分量提取电路,其输入端连接比较器的输出端;
反相直流分量提取电路,其输入端连接比较器的输出端;
误差放大器,其输入端连接反相直流分量提取电路和直流分量提取电路,其输出端输出反馈电压,误差放大器的输出端电连接比较器的负输入端。
其中,倍频电路包括异或门和延迟电路,延迟电路的输出端电连接异或门一输入端;
占空比矫正电路输出端连接异或门另一输入端和延迟电路的输入端。
由上述技术方案可知:占空比矫正电路包括具有差分输入的比较器,提取CKREF时钟的直流分量VP的电路,反相器,用于提取CKREF反相时钟的直流分量VN的电路,以及一个误差放大器。
误差放大器检测VP和VN之间的差异,产生一个反馈电压,用于设置基于差分对的比较器的开关阈值。放大器的输出通过负反馈反馈给比较器,使得VP和VN之间的差值被最终降低至零,从而产生50%占空比的CKREF。
进一步的,一种优选为了让参考电压(即DCC反馈环路中的反馈电压)精确地分割正弦输入信号,比较器使用自偏置差分放大器。输入差分对的尺寸需要足够大,以便输入端的DC偏移达到最小化。采用自偏置的比较器,无需使用外部参考来设置电路中的电流,并且对电源噪声不敏感。
作为一种优选的方案直流分量提取电路包括低通滤波器,其输入端连接比较器的输出端,其输出端连接误差放大器。反相直流分量提取电路包括低通滤波器和反相器,反相器的输入端电连接比较器的输出端,反相器的输出端连接低通滤波器,低通滤波器的输出端连接误差放大器。
进一步的,低通滤波器采用RC滤波器。它将占空比矫正电路环路的主极点设置在数十kHz至数百kHz的范围内以确保稳定性。
实施例2:
如图6,提出另一种占空比矫正电路,在实施例1的基础上,还包括一参考电压端,参考电压端电连接比较器的正输入端。所述参考电压端连接一电阻,所述电阻另一端连接比较器的正输入端。信号输入端连接一电容,所述电容另一端连接比较器的正输入端。
其中占空比矫正电路交流耦合到输入端并将正弦输入信号转换为50%占空比时钟CKREF。CKREF的频率通过CKREF和CKREF的延迟信号之间的异或运算加倍。用于将正弦信号转换为50%占空比时钟的占空比矫正电路包括一个带差分输入的比较器、一个提取CKREF直流分量VP的低通滤波器、一个反相器,后跟另一个低通滤波器,用于提取CKREF反相时钟的直流分量VN,以及一个误差放大器。在此实施例中,比较器的正端交流耦合到输入端,其直流偏置可以由单独的参考电压Vb提供,使其不受输入端的直流电平变化影响。
此外,需要说明的是,本说明书中所描述的具体实施例,其零、部件的形状、所取名称等可以不同。凡依本发明专利构思所述的构造、特征及原理所做的等效或简单变化,均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,只要不偏离本发明的结构或者超越本权利要求书所定义的范围,均应属于本发明的保护范围。
Claims (10)
1.基于模拟反馈的占空比矫正的倍频器,其特征在于,包括:信号输入端、信号输出端、倍频电路和占空比矫正电路,信号输入端连接占空比矫正电路的输入端,信号输出端连接倍频电路的输出端;
其中,所述占空比矫正电路包括:
具有差分输入的比较器,所述比较器包括正输入端和负输入端,输出端连接倍频电路,输出端输出时钟信号;
直流分量提取电路,其输入端连接所述比较器的输出端;
反相直流分量提取电路,其输入端连接所述比较器的输出端;
误差放大器,其输入端连接所述反相直流分量提取电路和直流分量提取电路,其输出端输出反馈电压,误差放大器的输出端电连接所述比较器的负输入端。
2.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述直流分量提取电路包括低通滤波器,其输入端连接比较器的输出端,其输出端连接误差放大器。
3.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述反相直流分量提取电路包括低通滤波器和反相器,反相器的输入端电连接比较器的输出端,反相器的输出端连接低通滤波器,低通滤波器的输出端连接误差放大器。
4.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述倍频电路包括异或门和延迟电路,延迟电路的输出端电连接异或门一输入端;
占空比矫正电路输出端连接异或门另一输入端和延迟电路的输入端。
5.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述倍频器还包括一参考电压端,所述参考电压端电连接比较器的正输入端。
6.根据权利要求5所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述参考电压端连接一电阻,所述电阻另一端连接比较器的正输入端。
7.根据权利要求5所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,信号输入端连接一电容,所述电容另一端连接比较器的正输入端。
8.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述信号输入端输入正弦输入信号。
9.根据权利要求1所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,所述比较器为自偏置差分放大器。
10.根据权利要求2或3所述的基于模拟反馈的占空比矫正的倍频器,其特征在于,低通滤波器采用RC滤波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210814755.XA CN115149906A (zh) | 2022-07-11 | 2022-07-11 | 基于模拟反馈的占空比矫正的倍频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210814755.XA CN115149906A (zh) | 2022-07-11 | 2022-07-11 | 基于模拟反馈的占空比矫正的倍频器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115149906A true CN115149906A (zh) | 2022-10-04 |
Family
ID=83411257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210814755.XA Pending CN115149906A (zh) | 2022-07-11 | 2022-07-11 | 基于模拟反馈的占空比矫正的倍频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115149906A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117040498A (zh) * | 2023-10-08 | 2023-11-10 | 成都明夷电子科技有限公司 | 一种可变占空比的时钟产生电路及电子设备 |
-
2022
- 2022-07-11 CN CN202210814755.XA patent/CN115149906A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117040498A (zh) * | 2023-10-08 | 2023-11-10 | 成都明夷电子科技有限公司 | 一种可变占空比的时钟产生电路及电子设备 |
CN117040498B (zh) * | 2023-10-08 | 2024-01-26 | 成都明夷电子科技有限公司 | 一种可变占空比的时钟产生电路及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8253454B2 (en) | Phase lock loop with phase interpolation by reference clock and method for the same | |
JP5564550B2 (ja) | Pll回路 | |
US11201625B2 (en) | Phase locked loop | |
US8373460B2 (en) | Dual loop phase locked loop with low voltage-controlled oscillator gain | |
US20110234272A1 (en) | Method and apparatus for charge pump linearization in fractional-n plls | |
TWI685206B (zh) | 鎖相迴路電路 | |
TWI638526B (zh) | 頻率合成裝置及其方法 | |
JP2000278124A (ja) | Pll回路 | |
CN220273667U (zh) | 锁相环电路、集成电路及信号收发装置 | |
Cheng et al. | A fast-lock wide-range delay-locked loop using frequency-range selector for multiphase clock generator | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
US8391419B2 (en) | Circuit for recovering an output clock from a source clock | |
US20100182049A1 (en) | Digital Phase Detection | |
CN115149906A (zh) | 基于模拟反馈的占空比矫正的倍频器 | |
US8664989B1 (en) | Method to increase frequency resolution of a fractional phase-locked loop | |
CN113364457A (zh) | 一种四倍频电路 | |
CN111294043B (zh) | 一种基于pll的自动恢复外部时钟的系统 | |
US11231741B1 (en) | Systems and methods for generating clock signals | |
TWI416877B (zh) | 充電泵及使用此充電泵的相位偵測裝置、鎖相迴路與延遲鎖定迴路 | |
CN112311390B (zh) | 锁相回路电路 | |
CN115603710A (zh) | 占空比校正电路 | |
CN115549673A (zh) | 一种锁相环输出频率校准电路 | |
CN104702277A (zh) | 锁相环电路 | |
Fried | Low-power digital PLL with one cycle frequency lock-in time for clock syntheses up to 100 MHz using 32,768 Hz reference clock | |
CN118381503B (zh) | 抗环境干扰的采样锁相环系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |