KR102622304B1 - 클록 발생기 및 이를 포함하는 이미지 센서 - Google Patents

클록 발생기 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR102622304B1
KR102622304B1 KR1020190000508A KR20190000508A KR102622304B1 KR 102622304 B1 KR102622304 B1 KR 102622304B1 KR 1020190000508 A KR1020190000508 A KR 1020190000508A KR 20190000508 A KR20190000508 A KR 20190000508A KR 102622304 B1 KR102622304 B1 KR 102622304B1
Authority
KR
South Korea
Prior art keywords
voltage
control signal
switching
node
clock
Prior art date
Application number
KR1020190000508A
Other languages
English (en)
Other versions
KR20200084511A (ko
Inventor
김태규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190000508A priority Critical patent/KR102622304B1/ko
Priority to US16/510,240 priority patent/US11252365B2/en
Priority to CN201910699698.3A priority patent/CN111464720B/zh
Priority to DE102019128674.3A priority patent/DE102019128674A1/de
Publication of KR20200084511A publication Critical patent/KR20200084511A/ko
Application granted granted Critical
Publication of KR102622304B1 publication Critical patent/KR102622304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 클록 발생기 및 이를 포함하는 이미지 센서에 관한 것으로, 전압 제어 발진기의 동작 속도를 향상시킬 수 있도록 하는 기술이다. 이러한 본 발명은 클럭과 기준클록의 위상 차를 검출하는 위상 주파수 검출부, 위상 주파수 검출부의 출력에 대응하여 전압 레벨에 대응하는 전류를 조정하는 전압 변환부, 전압 변환부의 출력을 필터링하여 제어전압을 생성하는 필터부, 전압 변환부의 출력 전압을 펌핑시켜 펌핑된 레벨을 갖는 제어전압을 제공하는 전압 펌핑부 및 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함한다.

Description

클록 발생기 및 이를 포함하는 이미지 센서{Clock generator and image sensor including the same}
본 발명은 클록 발생기 및 이를 포함하는 이미지 센서에 관한 것으로, 클록의 발진 주파수를 향상시킬 수 있도록 하는 기술이다.
일반적으로, 씨모스(CMOS) 공정으로 구현되는 씨모스 이미지 센서(CIS; CMOS Image Sensor)는 기타 경쟁 제품에 비하여 저전력 소모, 저렴한 가격 및 소형 사이즈의 장점으로 인하여 빠르게 시장을 넓혀가고 있다. 특히, 씨모스 이미지 센서는 경쟁 제품에 비하여 상대적으로 부족하였던 화질 개선을 통해 점차 고해상도, 및 고속의 프레임 레이트(Frame Rate)를 요구하는 비디오 영역까지 그 응용 범위를 확장해 나가고 있다.
이러한 씨모스 이미지 센서는 고체 촬상 소자와 달리 픽셀 어레이에서 출력되는 아날로그 형태의 신호(픽셀 신호)를 디지털 형태의 신호로 변환하는 동작이 필요하다. 씨모스 이미지 센서는 아날로그 신호에서 디지털 신호로의 변환을 위해서 내부에 고해상도의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 사용한다.
아날로그-디지털 변환 장치는 픽셀 어레이의 출력 신호인 아날로그 출력 전압에 대하여 상호연관 이중 샘플링을 수행하고 그 결과 전압을 라인 메모리에 저장한다. 디지털 처리 회로는 라인 메모리로부터 출력되는 디지털 신호를 처리하여 이미지 신호를 출력한다.
본 발명의 실시예는 전압 제어 발진기의 출력 범위를 확장시킬 수 있도록 하는 클록 발생기 및 이를 포함하는 이미지 센서를 제공한다.
본 발명의 실시예에 따른 클록 발생기는, 클럭과 기준클록의 위상 차를 검출하는 위상 주파수 검출부; 위상 주파수 검출부의 출력에 대응하여 전압 레벨에 대응하는 전류를 조정하는 전압 변환부; 전압 변환부의 출력을 필터링하여 제어전압을 생성하는 필터부; 전압 변환부의 출력 전압을 펌핑시켜 펌핑된 레벨을 갖는 제어전압을 제공하는 전압 펌핑부; 및 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함한다.
본 발명의 다른 실시예에 따른 클록 발생기는, 노말 동작시 커패시터에 전하를 차지하여 제어전압을 생성하는 필터부; 노말 동작 이후에 커패시터에 차지된 전압을 펌핑시켜 제어전압을 전원전압 이상의 레벨로 상승시키는 전압 펌핑부; 및 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함한다.
본 발명의 또 다른 실시예에 따른 이미지 센서는, 램프신호에 대응하여 복수의 픽셀신호를 디지털 신호로 변환하는 아날로그-디지털 변환 회로; 디지털 신호를 래치 및 증폭하여 픽셀 데이터를 출력하는 데이터 출력 회로; 클록에 대응하여 픽셀 데이터를 신호 처리하는 디지털 처리 회로; 및 클록을 생성하는 클록 발생기를 포함하고, 노말 동작시 커패시터에 전하를 차지하여 제어전압을 생성하는 필터부; 노말 동작 이후에 커패시터에 차지된 전압을 펌핑시켜 제어전압을 전원전압 이상의 레벨로 상승시키는 전압 펌핑부; 및 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함한다.
본 발명의 실시예는 전압 제어 발진기의 출력 범위를 확장시켜 고속으로 신호 처리를 수행할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 클록 발생기를 포함하는 이미지 센서에 관한 구성도.
도 2는 도 1의 클록 발생기에 관한 상세 구성도.
도 3은 도 1의 클록 발생기에 관한 다른 실시예.
도 4는 도 1의 클록 발생기에 관한 또 다른 실시예.
도 5는 본 발명의 실시예에 따른 클록 발생기의 동작을 설명하기 위한 그래프.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다. 본 발명의 실시예를 설명함에 있어서 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1은 본 발명의 실시예에 따른 이미지 센서에 관한 구성도이다.
본 발명의 실시예에 따른 이미지 센서(10)는 픽셀 어레이(100), 로오 디코딩 회로(200), 램프신호 생성기(300), 아날로그-디지털 변환 회로(ADC; Analog to Digital Converter)(400), 데이터 출력 회로(500), 제어부(600), 디지털 처리 회로(700) 및 클록 발생기(800)를 포함한다.
픽셀 어레이(100)는 입사되는 광신호를 전기적 신호로 변환하여 아날로그 픽셀신호 OUT를 아날로그-디지털 변환 회로(400)에 출력한다. 여기서, 픽셀 어레이(100)는 로오 디코딩 회로(200)로부터 인가되는 리셋신호 RX, 전송신호 TX 및 선택신호 SX와 같은 구동신호에 의해 구동될 수 있다.
그리고, 로오 디코딩 회로(200)는 제어부(600)로부터 인가되는 제어신호 CON에 따라 픽셀 어레이(100) 내의 픽셀을 로오 라인별로 각각 선택하여 그 동작을 제어한다. 또한, 램프신호 생성기(300)는 제어부(600)로부터 인가되는 제어신호 CON에 따라 램프신호 RAMP를 생성하여 아날로그-디지털 변환 회로(400)에 출력한다.
아날로그-디지털 변환 회로(400)는 픽셀 어레이(100)로부터 출력되는 아날로그 픽셀신호 OUT를 디지털 신호로 변환한다. 이러한 아날로그-디지털 변환 회로(400)는 픽셀 어레이(100)로부터 출력되는 픽셀신호 OUT와, 램프신호 생성기(300)로부터 인가되는 램프신호 RAMP의 값을 비교한다. 그리고, 아날로그-디지털 변환 회로(400)는 픽셀신호 OUT와, 램프신호 RAMP의 비교 값에 대응하여 컬럼 단위의 디지털 신호 D를 출력한다.
또한, 데이터 출력 회로(500)는 아날로그-디지털 변환 회로(400)로부터 인가되는 디지털 신호 D를 래치한다. 그리고, 데이터 출력 회로(500)는 카운팅 정보를 래치하고 출력 제어신호 OCON에 대응하여 순차적으로 픽셀 데이터 DOUT를 출력한다.
그리고, 제어부(600)는 로오 디코딩 회로(200), 램프신호 생성기(300), 아날로그-디지털 변환 회로(400) 및 데이터 출력 회로(500)의 동작을 제어한다. 여기서, 제어부(600)는 타이밍 제너레이터(Timing generator)를 포함할 수 있다. 즉, 제어부(600)는 이미지의 센싱에서부터 센싱된 이미지 데이터를 출력하기 위한 제반 절차를 시간 정보에 따라 제어할 수 있다.
이를 위해, 제어부(600)는 제어신호 CON를 생성하여 로오 디코딩 회로(200), 램프신호 생성기(300)에 출력한다. 또한, 제어부(600)는 출력 제어신호 OCON를 생성하여 아날로그-디지털 변환회로(400)와 데이터 출력 회로(500)에 출력한다.
또한, 디지털 처리 회로(700)는 이미지 신호 프로세서(ISP; Image Signal Processor)를 포함할 수 있다. 이러한 디지털 처리 회로(700)는 데이터 출력 회로(500)로부터 인가되는 픽셀 데이터 DOUT를 디지털 도메인에서 처리하여 이미지 신호를 출력한다. 여기서, 디지털 처리 회로(700)는 클록 발생기(800)로부터 생성된 클록 CLK에 대응하여 이미지 신호 처리 동작을 수행할 수 있다.
클록 발생기(800)는 각 블록을 동기시키기 위한 클록 CLK을 생성하여 디지털 처리 회로(700)에 제공한다. 여기서, 클록 발생기(800)는 위상동기루프(PLL; Phase Locked Loop)를 포함할 수 있다.
클록 발생기(800)는 기준클록과 클록 CLK의 위상이 같아질 때까지 루프의 피드백(feedback) 동작을 반복한다. 그리고, 클록 CLK의 위상이 기준클록과 같아지면 클록 CLK이 기준클록에 락(lock) 된다.
본 발명의 실시예는 클록 발생기(800)에서 클록 CLK의 발진 주파수를 상승시켜 디지털 처리 회로(700)에 제공한다. 이에 따라, 본 발명의 실시예는 디지털 처리 회로(700)에서 이미지 신호 처리 동작을 고속으로 수행할 수 있도록 한다.
도 2는 도 1의 클록 발생기(800)에 관한 상세 구성도이다.
클록 발생기(800)는 위상 주파수 검출부(PFD; Phase Frequency Detector)(810), 전압 변환부(820), 필터부(830), 전압 펌핑부(840), 제어부(850) 및 전압 제어 발진기(VCO; Voltage Controlled Oscillator)(860)를 포함한다.
위상 주파수 검출부(810)는 피드백 입력되는 클럭 CLK과 기준클록 FREF의 위상(Phase)를 검출한다. 여기서, 기준클록 FREF는 고정된 위상 및 주파수를 갖는다. 위상 주파수 검출부(810)는 클럭 CLK과 기준클록 FREF을 비교한다. 그리고, 위상 주파수 검출부(810)는 클럭 CLK과 기준클록 FREF의 위상 차이에 상응하는 업 검출신호 UP, 다운 검출신호 DOWN를 전압 변환부(820)에 출력한다.
여기서, 기준클록 FREF은 외부의 회로 또는 장치에서 유선 또는 무선으로 전송된 신호이거나, 내부 또는 외부에 위치한 발진기에서 생성된 발진 신호일 수 있다. 예를 들어, 기준클록 FREF은 크리스탈 발진기(미도시)에서 생성된 고정된 발진 신호일 수 있다.
전압 변환부(820)는 업 검출신호 UP, 다운 검출신호 DOWN에 대응하여 전압을 변환하고 전압 레벨에 대응하는 전류를 조정하여 노드 ND1에 출력한다. 전압 변환부(820)는 차지펌핑회로 또는 전압-전류 변환 회로(Voltage to Current Converter, V-I Converter)를 포함할 수 있다.
여기서, 차지펌핑회로는 업 검출신호 UP 및 다운 DOWN 검출신호를 입력받아 노드 ND1에 출력되는 전류의 양을 조절할 수 있다. 그리고, 전압-전류 변환 회로는 업 검출신호 UP 및 다운 DOWN 검출신호를 입력받아 전압 레벨에 대응하는 전류 값을 조절할 수 있다.
필터부(830)는 노드 ND1에 인가되는 전압을 필터링하여 제어전압 VI을 생성한다. 필터부(830)는 제어전압 VI을 일정하게 유지시켜 전압 제어 발진기(860)에 출력한다. 여기서, 필터부(830)는 루프 필터(Loop Filter)의 일예로 구현되는 로우 패스 필터(LPF; Low Pass Filter)를 포함할 수 있다. 필터부(830)는 노드 ND1에 인가되는 전류에 포함된 고주파 노이즈를 제거할 수 있다.
이러한 필터부(830)는 커패시터 C1, C2 및 저항 R1을 포함할 수 있다. 커패시터 C1는 제어전압 VI의 인가단과 노드 ND2 사이에 연결된다. 그리고, 커패시터 C2는 제어전압 VI의 인가단과 저항 R1 사이에 연결된다. 또한, 저항 R1은 커패시터 C2와 노드 ND2 사이에 연결된다.
전압 펌핑부(840)는 전압 변환부(820)의 출력 전압을 펌핑시켜 펌핑된 레벨을 갖는 제어전압 VI을 전압 제어 발진기(860)에 출력한다. 이러한 전압 펌핑부(840)는 복수의 스위칭 소자 S1~S3를 포함한다. 전압 펌핑부(840)는 노말 동작시 스위칭 소자 S1, S3가 온 되어 필터부(830)에 노말 경로를 형성한다. 그리고, 전압 펌핑부(840)는 노말 동작 이후에 스위칭 소자 S2가 온 되어 필터부(830)에 차지된 전압을 펌핑시킨다.
여기서, 스위칭 소자 S1는 노드 ND1와 제어전압 VI의 인가단 사이에 연결되어 스위칭 제어신호 SC1에 의해 스위칭 동작이 제어된다. 그리고, 스위칭 소자 S2는 노드 ND1과 노드 ND2 사이에 연결되어 스위칭 제어신호 SC2에 의해 스위칭 동작이 제어된다. 또한, 스위칭 소자 S3는 노드 ND2와 접지전압 VSS 인가단 사이에 연결되어 스위칭 제어신호 SC3에 의해 스위칭 동작이 제어된다.
또한, 제어부(850)는 기준전압 VREF과 제어전압 VI에 대응하여 복수의 스위칭 제어신호 SC1~SC3를 생성한다. 제어부(850)는 기준전압 VREF과 제어전압 VI을 비교하여 복수의 스위칭 제어신호 SC1~SC3를 선택적으로 활성화시킬 수 있다. 여기서, 기준전압 VREF은 전원전압의 절반 레벨로 설정될 수 있다.
그리고, 전압 제어 발진기(860)는 필터부(830)로부터 제어전압 VI을 입력받아 클록 CLK을 생성한다. 전압 제어 발진기(860)는 제어전압 VI에 대응하는 발진 주파수를 갖는 클럭 CLK을 생성한다.
예를 들면, 전압 제어 발진기(860)는 제어전압 VI에 비례하는 발진 주파수를 갖는 클럭 CLK을 생성할 수 있다. 전압 제어 발진기(860)는 제어전압 VI에 따라 클록 CLK의 발진 주파수를 증가시키거나 감소시킬 수 있다.
전압 제어 발진기(860)는 입력되는 제어전압 VI의 크기에 따라 선형적인 특성을 가지도록 설계될 수 있다. 그런데, 전압 변환부(820)에 공급되는 전압은 전원전압 보다 높지 않으므로 전압 변환부(820)에서 생성되는 제어전압 VI의 레벨이 제한될 수 있다. 만약, 전압 변환부(820)에서 전원전압 보다 높은 레벨을 전원으로 사용하게 되는 경우 전력 소모가 증가하게 된다.
이에, 본 발명의 실시예는 전압 펌핑부(840)에 따라 제어전압 VI의 레벨을 전원전압 보다 높게 상승시켜 전압 제어 발진기(860)의 동작 속도를 향상시킬 수 있도록 한다.
이러한 구성을 갖는 클록 발생기(800)의 동작을 설명하면 다음과 같다.
먼저, 위상 주파수 검출부(810)는 피드백 입력되는 클럭 CLK과 기준클록 FREF의 위상을 검출한다. 예를 들어, 위상 주파수 검출부(810)는 기준클록 FREF의 위상이 클록 CLK의 위상 보다 앞서면 업 검출신호 UP를 활성화시킨다. 반면에, 위상 주파수 검출부(810)는 기준클록 FREF의 위상이 클럭 CLK의 위상 보다 뒤지면 다운 검출신호 DOWN를 활성화시킨다.
이후에, 전압 변환부(820)는 업 검출신호 UP, 다운 검출신호 DOWN에 대응하여 전류의 양을 조절하여 노드 ND1에 출력한다. 예를 들어, 전압 변환부(820)는 업 검출신호 UP가 활성화되면 전류를 증가시켜 노드 ND1에 출력한다. 반면에, 전압 변환부(820)는 다운 검출신호 DOWN가 활성화되면 전류를 감소시켜 노드 ND1에 출력한다.
이어서, 필터부(830)는 업 검출신호 UP가 활성화되면 증가한 전류에 따라 제어전압 VI을 증가시킨다. 반면에, 필터부(830)는 다운 검출신호 DOWN가 활성화되면 감소한 전류에 따라 제어전압 VI을 감소시킨다.
전압 펌핑부(840)는 제어전압 VI의 레벨을 증가시켜 전압 제어 발진기(860)에 제공한다. 일 예로, 제어부(850)는 초기의 노말 동작시 스위칭 제어신호 SC1, SC3를 활성화시킨다. 그러면, 스위칭 제어신호 SC1, SC3에 대응하여 스위칭 소자 S1, S3이 온 된다. 그러면, 필터부(830)는 노말한 필터링 동작을 수행한다. 여기서, 제어부(850)에 의해 스위칭 제어신호 SC2가 비활성화되면 스위칭 소자 S2는 오프 상태를 유지한다.
다음에, 클록 CLK의 주파수가 일정 레벨 이상으로 증가하게 되면 위상 주파수 검출부(810)가 이를 감지한다. 전압 변환부(820)는 업 검출신호 UP에 대응하여 노드 ND1의 전류 레벨을 증가시킨다. 그러면, 노드 ND1를 통해 출력되는 제어전압 VI의 레벨이 상승하게 된다. 전압 변환부(820)의 전류 레벨이 일정 레벨 이상으로 증가하면 전압 변환부(820)는 초기화 상태가 된다.
이후에, 제어부(850)는 노드 ND1의 레벨을 감지하여 제어전압 VI이 기준전압 VREF 레벨 이상이 되면 스위칭 제어신호 SC2를 활성화시킨다. 이에 따라, 스위칭 소자 S1, S3가 오프되고, 스위칭 소자 S2가 온 상태가 된다. 그리고, 전압 변환부(820)가 다시 동작한다.
스위칭 소자 S1, S3가 오프 된 상태이지만 이전에 전압 변환부(820)의 동작에 의해 필터부(830)는 커패시터 C1, C2에 제어전압 VI의 값이 차지되어 있다. 스위칭 소자 S2가 온 되고 스위칭 소자 S1, S3가 오프 되면 접지전압단의 방전 경로가 차단된 상태가 되므로 전압 펌핑부(840)의 펌핑 동작이 수행된다.
즉, 이전에 커패시터 C1, C2에 차지된 전압과 전압 변환부(820)의 동작에 의한 전압이 더해지게 된다. 이에 따라, 제어전압 VI의 레벨이 특정 레벨 만큼(예를 들면, 전원전압의 2배 이상 만큼) 펌핑된다.
이에 따라, 본 발명의 실시예는 전압 제어 발진기(860)에 공급되는 제어전압 VI을 상승시켜 전압 제어 발진기(860)의 동작 속도를 향상시킬 수 있다.
도 3은 도 1의 클록 발생기(800)에 관한 다른 실시예이다. 도 3의 실시예에 따른 클록 발생기(800_1)는 위상 주파수 검출부(PFD; Phase Frequency Detector)(810_1), 전압 변환부(820_1), 필터부(830_1), 전압 펌핑부(840_1), 제어부(850_1) 및 전압 제어 발진기(VCO; Voltage Controlled Oscillator)(860_1)를 포함한다.
도 3의 실시예는 도 2실시예에 대비하여 제어부(850_1)의 구성이 상이하다. 제어부(850_1)의 구성을 제외하고 나머지 구성들은 도 2의 실시예와 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
도 3의 실시예에 따른 제어부(850_1)는 클록 CLK과 기준클록 FREF을 비교하여 복수의 스위칭 제어신호 SC1~SC3의 스위칭 동작을 제어한다.
제어부(850_1)는 초기 노말 동작시 스위칭 제어신호 SC1, SC2를 활성화시켜 필터부(830_1)에서 노말한 동작이 수행될 수 있도록 한다. 그리고, 제어부(850_1)는 클록 CLK이 기준클록 FREF 보다 상승하는 경우 스위칭 제어신호 SC2를 활성화시킨다. 이에 따라, 스위칭 소자 SC2가 온 상태가 되어 커패시터 C1, C2에 충전된 차지에 의해 제어전압 VI의 레벨이 상승하게 된다.
도 4는 도 1의 클록 발생기(800)에 관한 또 다른 실시예이다. 도 4의 실시예에 따른 클록 발생기(800_2)는 위상 주파수 검출부(PFD; Phase Frequency Detector)(810_2), 전압 변환부(820_2), 필터부(830_2), 전압 펌핑부(840_2), 제어부(850_2) 및 전압 제어 발진기(VCO; Voltage Controlled Oscillator)(860_2)를 포함한다.
도 4의 실시예는 도 2실시예에 대비하여 제어부(850_2)의 구성이 상이하다. 제어부(850_2)의 구성을 제외하고 나머지 구성들은 도 2의 실시예와 동일하므로 이에 대한 상세한 설명은 생략하기로 한다.
도 4의 실시예에 따른 제어부(850_2)는 전압 제어신호 VCON에 의해 전압 변환부(820_2)의 초기 전압을 제어한다. 예를 들어, 전압 변환부(820_2)는 전원전압 레벨부터 접지전압 레벨까지 동작 범위가 제한되어 있다. 하지만, 전압 변환부(820_2)는 전압 제어신호 VCON에 의해 초기 일정 구간에서 전원전압 보다 높은 공급 전원을 제공한다. 이에 따라, 전압 변환부(820_2)는 전원전압 레벨 이상의 제어전압 VI을 생성할 수 있다.
또한, 제어부(850_2)는 복수의 스위칭 제어신호 SC1~SC3의 스위칭 동작을 제어한다. 제어부(850_2)는 초기 동작시 스위칭 제어신호 SC1, SC2를 활성화시켜 필터부(830_2)에서 노말한 동작이 수행될 수 있도록 한다. 그리고, 제어부(850_2)는 클록 CLK이 기준클록 FREF 보다 상승하는 경우 스위칭 제어신호 SC2를 활성화시킨다. 이에 따라, 스위칭 소자 SC2가 턴 온 되어 커패시터 C1, C2에 충전된 차지에 의해 제어전압 VI의 레벨이 상승하게 된다.
도 5는 본 발명의 실시예에 따른 클록 발생기(800)의 동작을 설명하기 위한 그래프이다.
도 5의 그래프에서 X 축은 클록 CLK을 나타내고 Y 축은 제어전압 VI을 나타낸다.
도 5의 그래프에서 보는 바와 같이, 일반적인 경우 (A)와 같이 제어전압 VI이 점차적으로 상승하다가 공급전압 VSUPPLY(예를 들어, 전압 변환부에 공급되는 전압) 만큼의 레벨을 유지하게 된다. 하지만, 본 발명의 실시예는 (B)와 같이 제어전압 VI이 공급전압 VSUPPLY 이상의 레벨로 상승하게 됨을 알 수 있다. 이에 따라, 본 발명의 실시예는 제어전압 VI의 전압 레벨을 공급전압 VSPPLY 이상으로 상승시켜 전압 제어 발진기(860)의 동작 속도를 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 클록과 기준클록의 위상 차를 검출하는 위상 주파수 검출부;
    상기 위상 주파수 검출부의 출력에 대응하여 전압 레벨에 대응하는 전류를 조정하는 전압 변환부;
    상기 전압 변환부의 출력을 필터링하여 제어전압을 생성하는 필터부;
    상기 전압 변환부의 출력 전압을 펌핑시켜 펌핑된 레벨을 갖는 상기 제어전압을 제공하는 전압 펌핑부; 및
    상기 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함하고,
    상기 전압 펌핑부는
    상기 전압 변환부로부터 상기 전압 제어 발진기로의 상이한 전류 경로를 제공하기 위해 선택적으로 턴 온 되는 복수의 스위칭 소자들을 포함하고,
    노말 동작시 상기 필터부에 상기 제어전압이 차지되고 상기 노말 동작 이후에 상기 전압 변환부의 출력전압이 기준전압 이상이 되면 상기 스위칭 소자들 중 일부 스위칭 소자들이 턴 온 되어 노말 경로를 형성하고,
    상기 스위칭 소자들 중 나머지 스위칭 소자들이 턴 온 되고 상기 일부 스위칭 소자들이 턴 오프 되면 상기 전압 변환부의 출력전압에 의해 상기 필터부에 차지된 전압을 펌핑시키는 펌핑 경로를 형성하는 클록 발생기.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 전압 변환부는
    전압-전류 변환 회로를 포함하는 클록 발생기.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 필터부는
    로우 패스 필터를 포함하는 클록 발생기.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 필터부는
    제 1노드와 제 2노드 사이에 연결된 제 1커패시터;
    상기 제 2노드에 연결된 저항; 및
    상기 제 1노드와 상기 저항 사이에 연결된 제 2커패시터를 포함하는 클록 발생기.
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 노말 동작시 상기 전압 변환부가 동작하고, 상기 노말 동작 이후에 상기 전압 변환부가 초기화 된 후 다시 동작하는 클록 발생기.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 전압 펌핑부는
    상기 전압 변환부의 출력노드와 상기 제어전압의 인가단 사이에 연결되어 제 1스위칭 제어신호에 의해 제어되는 제 1스위칭 소자;
    상기 출력노드와 제 2노드 사이에 연결되어 제 2스위칭 제어신호에 의해 제어되는 제 2스위칭 소자; 및
    상기 제 2노드와 접지전압 인가단 사이에 연결되어 제 3스위칭 제어신호에 의해 제어되는 제 3스위칭 소자를 포함하는 클록 발생기.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 제 1스위칭 제어신호, 상기 제 2스위칭 제어신호 및 상기 제 3스위칭 제어신호를 선택적으로 활성화시키는 제어부를 더 포함하는 클록 발생기.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 제어부는
    상기 제어전압과 기준전압을 비교한 결과에 대응하여 상기 제 1스위칭 제어신호, 상기 제 2스위칭 제어신호 및 상기 제 3스위칭 제어신호를 제어하는 클록 발생기.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 제어부는
    상기 클록과 기준클록을 비교한 결과에 대응하여 상기 제 1스위칭 제어신호, 상기 제 2스위칭 제어신호 및 상기 제 3스위칭 제어신호를 제어하는 클록 발생기.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서, 상기 제어부는
    상기 전압 변환부의 초기 전압을 전원전압 보다 높은 레벨로 제어하는 클록 발생기.
  12. 전압 변환 동작을 수행하는 전압 변환부;
    노말 동작시 커패시터에 전하를 차지하고 상기 전압 변환부의 출력을 필터링하여 제어전압을 생성하는 필터부;
    상기 노말 동작 이후에 상기 커패시터에 차지된 전압을 펌핑시켜 상기 제어전압을 전원전압 이상의 레벨로 상승시키는 전압 펌핑부; 및
    상기 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함하고,
    상기 전압 펌핑부는
    상기 전압 변환부로부터 상기 전압 제어 발진기로의 상이한 전류 경로를 제공하기 위해 선택적으로 턴 온 되는 복수의 스위칭 소자들을 포함하고,
    상기 노말 동작시 상기 필터부에 상기 제어전압이 차지되고 상기 노말 동작 이후에 상기 전압 변환부의 출력전압이 기준전압 이상이 되면 상기 스위칭 소자들 중 일부 스위칭 소자들이 턴 온 되어 노말 경로를 형성하고,
    상기 스위칭 소자들 중 나머지 스위칭 소자들이 턴 온 되고 상기 일부 스위칭 소자들이 턴 오프 되면 상기 전압 변환부의 출력전압에 의해 상기 필터부에 차지된 전압을 펌핑시키는 펌핑 경로를 형성하는 클록 발생기.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12항에 있어서, 상기 필터부는
    제 1노드와 제 2노드 사이에 연결된 제 1커패시터;
    상기 제 2노드에 연결된 저항; 및
    상기 제 1노드와 상기 저항 사이에 연결된 제 2커패시터를 포함하는 클록 발생기.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 전압 펌핑부는
    상기 제 1노드와 상기 제어전압의 인가단 사이에 연결되어 제 1스위칭 제어신호에 의해 제어되는 제 1스위칭 소자;
    상기 제 1노드와 상기 제 2노드 사이에 연결되어 제 2스위칭 제어신호에 의해 제어되는 제 2스위칭 소자; 및
    상기 제 2노드와 접지전압 인가단 사이에 연결되어 제 3스위칭 제어신호에 의해 제어되는 제 3스위칭 소자를 포함하는 클록 발생기.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 노말 동작시 상기 제 1스위칭 제어신호와 상기 제 3스위칭 제어신호를 활성화시키고, 상기 노말 동작 이후에 상기 제 2스위칭 제어신호를 활성화시키는 제어부를 더 포함하는 클록 발생기.
  16. 램프신호에 대응하여 복수의 픽셀신호를 디지털 신호로 변환하는 아날로그-디지털 변환 회로;
    상기 디지털 신호를 래치 및 증폭하여 픽셀 데이터를 출력하는 데이터 출력 회로;
    클록에 대응하여 상기 픽셀 데이터를 신호 처리하는 디지털 처리 회로; 및
    상기 클록을 생성하는 클록 발생기를 포함하고,
    상기 클록 발생기는
    전압 변환 동작을 수행하는 전압 변환부;
    노말 동작시 커패시터에 전하를 차지하고 상기 전압 변환부의 출력을 필터링하여 제어전압을 생성하는 필터부;
    상기 노말 동작 이후에 상기 커패시터에 차지된 전압을 펌핑시켜 상기 제어전압을 전원전압 이상의 레벨로 상승시키는 전압 펌핑부; 및
    상기 제어전압에 대응하여 발진 주파수가 조정된 클록을 생성하는 전압 제어 발진기를 포함하고,
    상기 전압 펌핑부는
    상기 전압 변환부로부터 상기 전압 제어 발진기로의 상이한 전류 경로를 제공하기 위해 선택적으로 턴 온 되는 복수의 스위칭 소자들을 포함하고,
    상기 노말 동작시 상기 필터부에 상기 제어전압이 차지되고 상기 노말 동작 이후에 상기 전압 변환부의 출력전압이 기준전압 이상이 되면 상기 스위칭 소자들 중 일부 스위칭 소자들이 턴 온 되어 노말 경로를 형성하고,
    상기 스위칭 소자들 중 나머지 스위칭 소자들이 턴 온 되고 상기 일부 스위칭 소자들이 턴 오프 되면 상기 전압 변환부의 출력전압에 의해 상기 필터부에 차지된 전압을 펌핑시키는 펌핑 경로를 형성하는 이미지 센서.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제16항에 있어서, 상기 클록 발생기는
    상기 클록과 기준클록의 위상 차를 검출하는 위상 주파수 검출부를 더 포함하는 이미지 센서.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 전압 펌핑부는
    제 1노드와 상기 제어전압의 인가단 사이에 연결되어 제 1스위칭 제어신호에 의해 제어되는 제 1스위칭 소자;
    상기 제 1노드와 제 2노드 사이에 연결되어 제 2스위칭 제어신호에 의해 제어되는 제 2스위칭 소자; 및
    상기 제 2노드와 접지전압 인가단 사이에 연결되어 제 3스위칭 제어신호에 의해 제어되는 제 3스위칭 소자를 포함하는 이미지 센서.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 노말 동작시 상기 제 1스위칭 제어신호와 상기 제 3스위칭 제어신호를 활성화시키고, 상기 노말 동작 이후에 상기 제 2스위칭 제어신호를 활성화시키는 제어부를 더 포함하는 이미지 센서.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서, 상기 제어부는
    상기 제어전압과 기준전압을 비교한 결과에 대응하여 상기 제 1스위칭 제어신호, 상기 제 2스위칭 제어신호 및 상기 제 3스위칭 제어신호를 제어하는 이미지 센서.


KR1020190000508A 2019-01-03 2019-01-03 클록 발생기 및 이를 포함하는 이미지 센서 KR102622304B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190000508A KR102622304B1 (ko) 2019-01-03 2019-01-03 클록 발생기 및 이를 포함하는 이미지 센서
US16/510,240 US11252365B2 (en) 2019-01-03 2019-07-12 Clock generator and image sensor including the same
CN201910699698.3A CN111464720B (zh) 2019-01-03 2019-07-31 时钟发生器以及包括其的图像传感器
DE102019128674.3A DE102019128674A1 (de) 2019-01-03 2019-10-23 Taktgenerator und bildsensor mit demselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190000508A KR102622304B1 (ko) 2019-01-03 2019-01-03 클록 발생기 및 이를 포함하는 이미지 센서

Publications (2)

Publication Number Publication Date
KR20200084511A KR20200084511A (ko) 2020-07-13
KR102622304B1 true KR102622304B1 (ko) 2024-01-09

Family

ID=71104429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190000508A KR102622304B1 (ko) 2019-01-03 2019-01-03 클록 발생기 및 이를 포함하는 이미지 센서

Country Status (4)

Country Link
US (1) US11252365B2 (ko)
KR (1) KR102622304B1 (ko)
CN (1) CN111464720B (ko)
DE (1) DE102019128674A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220081522A (ko) * 2020-12-09 2022-06-16 에스케이하이닉스 주식회사 이미지 센서
KR20220153172A (ko) * 2021-05-10 2022-11-18 삼성전자주식회사 위상 고정 루프 및 위상 고정 루프의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119439A1 (en) * 2004-12-03 2006-06-08 Horan John M Phase locked loop with floating capacitor boost circuit
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US20080291770A1 (en) * 2007-02-22 2008-11-27 Elpida Memory, Inc. Pll circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit
US20170179964A1 (en) * 2015-12-21 2017-06-22 Texas Instruments Deutschland Gmbh Continuous coarse-tuned phase locked loop
WO2017159122A1 (ja) * 2016-03-16 2017-09-21 株式会社リコー 光電変換装置、画像読取装置及び画像形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420917B1 (en) 1999-10-01 2002-07-16 Ericsson Inc. PLL loop filter with switched-capacitor resistor
JP2009152734A (ja) * 2007-12-19 2009-07-09 Seiko Instruments Inc Ｐｌｌ回路
US7928806B2 (en) * 2008-12-18 2011-04-19 Electronics And Telecommunications Research Institute Low voltage frequency synthesizer using boosting method for power supply voltage of charge pump
KR101244802B1 (ko) * 2009-06-29 2013-03-19 후지쯔 가부시끼가이샤 발진 회로 및 전류 보정 방법
JP5811937B2 (ja) * 2012-04-16 2015-11-11 株式会社ソシオネクスト Ｐｌｌ回路
US8854095B2 (en) * 2012-11-12 2014-10-07 Stmicroelectronics International N.V. Fast lock acquisition and detection circuit for phase-locked loops
KR102200339B1 (ko) 2014-04-02 2021-01-08 삼성전자주식회사 이중 대역폭을 갖는 위상 동기 루프 및 위상 동기 루프의 동작 방법
WO2016015673A1 (en) * 2014-08-01 2016-02-04 Mediatek Inc. Switched-capacitor loop filter
KR101764659B1 (ko) 2015-07-01 2017-08-04 청주대학교 산학협력단 넓은 튜닝 범위를 갖는 고선형 전압-전류 컨버터 및 이를 이용한 전압제어발진기
CN106559072B (zh) * 2015-09-25 2020-03-31 中芯国际集成电路制造(上海)有限公司 自偏置锁相环
KR102008571B1 (ko) 2017-06-23 2019-08-08 주식회사 비제이라인 모발 두피부 볼륨용 퍼머넌트 웨이브 기구
CN107623521B (zh) 2017-09-29 2020-10-20 中国科学院半导体研究所 一种锁相环时钟发生器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119439A1 (en) * 2004-12-03 2006-06-08 Horan John M Phase locked loop with floating capacitor boost circuit
KR100719693B1 (ko) * 2006-02-15 2007-05-17 주식회사 하이닉스반도체 Ｐｖｔ 변화에 둔감하게 안정적으로 동작하는 ｐｌｌ 및 그동작 방법
US20080291770A1 (en) * 2007-02-22 2008-11-27 Elpida Memory, Inc. Pll circuit for increasing potential difference between ground voltage and reference voltage or power source voltage of oscillation circuit
US20170179964A1 (en) * 2015-12-21 2017-06-22 Texas Instruments Deutschland Gmbh Continuous coarse-tuned phase locked loop
WO2017159122A1 (ja) * 2016-03-16 2017-09-21 株式会社リコー 光電変換装置、画像読取装置及び画像形成装置

Also Published As

Publication number Publication date
US11252365B2 (en) 2022-02-15
DE102019128674A1 (de) 2020-07-09
CN111464720A (zh) 2020-07-28
CN111464720B (zh) 2021-12-14
KR20200084511A (ko) 2020-07-13
US20200221046A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
US8085098B2 (en) PLL circuit
CN102301600B (zh) 振荡系统中的周期性时序抖动减少
KR102622304B1 (ko) 클록 발생기 및 이를 포함하는 이미지 센서
JP2010119074A (ja) 制御回路
TWI638526B (zh) 頻率合成裝置及其方法
CN211378010U (zh) 时钟发生器
US7741889B2 (en) Phase locked loop with phase rotation for spreading spectrum
CN101242182A (zh) 具有相位旋转扩频的锁相环
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US11206029B2 (en) PLL circuit
US20120092050A1 (en) Oscillator circuit and method for gain and phase noise control
JP2012161051A (ja) 周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラム
US20070200636A1 (en) Power supply noise insensitive charge pump, loop filter, VCO control, and VCO
KR101925042B1 (ko) 클록 발생기
CN106209091B (zh) 斜率持续变化的斜坡信号的实现方法
US7541850B1 (en) PLL with low spurs
US7795933B2 (en) PLL-based timing-signal generator and method of generating timing signal by same
KR101344893B1 (ko) 가변적인 이득을 갖는 전압제어 발진기를 포함하는 위상 동기 루프 회로
US9722832B1 (en) Frequency control circuit, frequency control method and phase locked loop circuit
US7315601B2 (en) Low-noise sigma-delta frequency synthesizer
JP4647199B2 (ja) Ｐｌｌ回路
US10715152B2 (en) PLL circuit
JPH10209859A (ja) Ｐｌｌ回路
JP4052235B2 (ja) 半導体集積装置
CN115765728B (zh) 一种鉴频鉴相器及锁相环

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant