KR101925042B1 - 클록 발생기 - Google Patents

클록 발생기 Download PDF

Info

Publication number
KR101925042B1
KR101925042B1 KR1020170104278A KR20170104278A KR101925042B1 KR 101925042 B1 KR101925042 B1 KR 101925042B1 KR 1020170104278 A KR1020170104278 A KR 1020170104278A KR 20170104278 A KR20170104278 A KR 20170104278A KR 101925042 B1 KR101925042 B1 KR 101925042B1
Authority
KR
South Korea
Prior art keywords
clock signal
signal
voltage signal
modulation
control voltage
Prior art date
Application number
KR1020170104278A
Other languages
English (en)
Inventor
모현선
김대정
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020170104278A priority Critical patent/KR101925042B1/ko
Priority to US15/984,387 priority patent/US10833683B2/en
Application granted granted Critical
Publication of KR101925042B1 publication Critical patent/KR101925042B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B29/00—Generation of noise currents and voltages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은, 클록 신호 주파수의 스펙트럼 확산을 이용하여 클록 신호의 전력 밀도를 줄여 전자기 간섭 현상을 줄일 수 있는 클록 발생기를 제공하기 위해, 기준 클록 신호와 제1 출력 클록 신호의 위상 및 주파수를 비교하여 그 차이에 따른 검출 신호를 생성하는 위상 주파수 검출부와, 검출 신호를 기초로 제1 제어 전압 신호를 생성하는 루프 필터와, 제1 제어 전압 신호를 기초로 제1 출력 클록 신호를 생성하여 출력하는 제1 전압 제어 발진부와, 기준 클록 신호를 기초로 변조 전압 신호를 생성하고, 변조 전압 신호와 제1 제어 전압 신호를 합성하여 제2 제어 전압 신호를 생성하는 변조 필터와, 제2 제어 전압 신호를 기초로 제2 출력 클록 신호를 생성하여 출력하는 제2 전압 제어 발진부를 포함하는 클록 발생기를 제공한다.

Description

클록 발생기{Clock Generator}
본 발명은 클록 발생기에 관한 것으로 특히, 확산 스펙트럼 클록 발생기에 관한 것이다.
최근 들어 각종 정보 기기의 동작 주파수와 데이터 입력 비트 수가 증가함에 따라 인터페이스 간의 데이터 송수신 단에서 데이터 타이밍을 맞추는데 필요한 클록 발생기의 내부 블록인 전압 제어 발진부(Voltage Controlled Oscillator: VCO)에서 발생하는 고주파의 클록 신호에 의해 전자기 간섭 현상(Electro Magnetic Interference: EMI)이 두드러지게 발생하고 있으며, 이로 인하여 주변 회로에서 오동작이 유발된다.
이와 같은 전자기 간섭 현상을 줄이기 위해 제안된 여러 가지의 수단 중에서 확산 스펙트럼 클록 발생기(Spread Spectrum Clock Generator: SSCG)는 출력 클록 신호 주파수의 스펙트럼 확산을 이용하여 출력 클록 신호의 출력 주파수의 전력 밀도를 줄여 전자기 간섭 현상을 효과적으로 줄일 수 있는 수단으로 알려져 있다.
여기서, 확산 스펙트럼 클록 발생기는 외부로부터 기준 클록 신호를 입력 받아 일정한 변조 주파수(Modulation Frequency)와 일정한 변조 비율(Modulation Ratio)로 주파수가 변동하는 클록 신호를 출력하는 회로이다.
이와 같이 확산 스펙트럼 클록 발생기는, 클록 신호의 주파수를 고의적으로 미세하게 변조하여 특정한 주파수에서 클록 신호의 최고 전력(Peak Power)이 분산되어 낮아지도록 하고 전자기파 방출을 줄일 수 있게 한다.
도 1은 종래의 확산 스펙트럼 클록 발생기의 블록도이다.
도 1에 도시한 바와 같이, 종래의 확산 스펙트럼 클록 발생기는 위상 주파수 검출부(PDF)(10), 제1 내지 제3 전하 펌프(CP1, CP2, CP3)(21, 22, 23), 전압 제어 발진부(40), 클록 분주부(D)(50), 루프 필터(Loop Filter) 및 변조 필터(Modulation Filter)로 구성된다.
상기 위상 주파수 검출부(10), 제1 전하 펌프(21), 루프 필터(Loop Filter), 전압 제어 발진부(40) 및 클록 분주부(50)는 기본적인 클록 발생기의 구성 요소이고, 제2 및 제3 전하 펌프(22, 23)와 변조 필터(Modulation Filter)는 출력 클록 신호(CLKout)의 스펙트럼을 확산 변조하기 위한 구성 요소이다.
이와 같은 종래의 확산 스펙트럼 클록 발생기는 폐 루프(Closed Loop) 구조를 갖는 클록 발생기 내부에 변조 필터(Modulation Filter)가 존재한다.
이하, 종래의 확산 스펙트럼 클록 발생기의 회로 특성을 설명하겠다.
변조 필터(Modulation Filter)에서 생성한 변조 전압 신호(Vm)에 대한 클록 신호(CLKout)의 주파수 천이값은 고역 통과 필터(High Pass Filter: HPF)의 관계에 있기 때문에 대역폭의 제한이 있다.
즉, 변조 전압 신호(Vm)가 루프 필터(Loop Filter)에 전달되기 위해서는 대역폭이 변조 전압 신호(Vm)의 주파수 보다 훨씬 작아야 한다.
여기서, 대역폭을 변조 전압 신호(Vm)의 주파수 보다 작게 하기 위해서는 제1 저항(R1)의 저항값을 크게 하거나, 제1 커패시터(C1)의 커패시턴스(Capacitance)를 크게 해야 한다.
한편, 변조 필터(Modulation Filter)는, 폐 루프 구조를 갖는 클록 발생기의 내부에 존재하기 때문에 제1 저항(R1)의 저항값을 크게 하면 클록 발생기의 리플(Ripple) 잡음을 형성하는 문제점이 있다.
따라서, 제1 커패시터(C1)의 커패시턴스(Capacitance)를 크게 하여 대역폭 제한에 대한 문제점을 해결하고 있다.
그러나, 제1 저항(R1)의 저항값을 크게 하는 것 보다 제1 커패시터(C1) 크게 하는 경우 칩(Chip) 면적이 더 증가되기 때문에, 작은 칩 면적으로 클록 발생기를 구현할 수 없게 된다. 즉, 클록 발생기를 온 칩(On Chip)으로 집적화할 수 없는 문제점이 있다.
본 발명은 클록 신호 주파수의 스펙트럼 확산을 이용하여 클록 신호의 전력 밀도를 줄여 전자기 간섭 현상을 줄일 수 있는 클록 발생기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 인체에 밀착되어 사용되는 헬스 케어 제품과 같은 웨어러블 디바이스에 장착되는 경우 인체에 미치는 전자기파 영향을 최소화할 수 있는 클록 발생기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 서로 다른 형태의 클록 신호를 필요에 따라 선택적으로 또는 모두 이용할 수 있는 클록 발생기를 제공하는 것을 목적으로 한다.
또한, 본 발명은 작은 칩 면적으로 클록 발생기를 구현하고, 클록 발생기의 리플 잡음 형성을 방지하는 것을 목적으로 한다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
전술한 목적을 달성하기 위하여, 기준 클록 신호와 제1 출력 클록 신호의 위상 및 주파수를 비교하여 그 차이에 따른 검출 신호를 생성하는 위상 주파수 검출부와, 검출 신호를 기초로 제1 제어 전압 신호를 생성하는 루프 필터와, 제1 제어 전압 신호를 기초로 제1 출력 클록 신호를 생성하여 출력하는 제1 전압 제어 발진부와, 기준 클록 신호를 기초로 변조 전압 신호를 생성하고, 변조 전압 신호와 제1 제어 전압 신호를 합성하여 제2 제어 전압 신호를 생성하는 변조 필터와, 제2 제어 전압 신호를 기초로 제2 출력 클록 신호를 생성하여 출력하는 제2 전압 제어 발진부를 포함하는 클록 발생기를 제공한다.
여기서, 제1 출력 클록 신호는 비확산 스펙트럼 클록 신호이고, 제2 출력 클록 신호는 확산 스펙트럼 클록 신호일 수 있다.
또한, 검출 신호에 대응하는 제1 전하 펌핑 전류를 생성하는 제1 전하 펌프를 더 포함할 수 있다.
또한, 루프 필터는 제1 전하 펌핑 전류에 대응하는 제1 제어 전압 신호를 생성한다.
또한, 루프 필터는 저역 통과 필터 특성을 갖는다.
또한, 기준 클록 신호를 기초로 제2 전하 펌핑 전류를 생성하는 제2 전하 펌프를 더 포함할 수 있다.
또한, 변조 필터는 변조 전압 신호에 대해 제2 전하 펌핑 전류를 적분하여 변조 전압 신호를 생성한다.
또한, 변조 필터는 고역 통과 필터 특성을 갖는다.
또한, 제1 출력 클록 신호를 설정된 분주비로 분주하여 위상 주파수 검출부로 출력하는 제1 클록 분주부를 더 포함할 수 있다.
또한, 기준 클록 신호를 설정된 분주비로 분주하여 제2 전하 펌로 출력하는 제2 클록 분주부를 더 포함할 수 있다.
또한, 변조 필터는 변조 전압 신호와 제1 제어 전압 신호를 합성하기 위해 제1 제어 전압 신호를 변조 필터로 전달하는 버퍼를 포함할 수 있다.
본 발명에 따르면, 클록 신호 주파수의 스펙트럼 확산을 이용하여 클록 신호의 전력 밀도를 줄여 전자기 간섭 현상을 줄일 수 있는 효과가 있다.
또한, 본 발명에 따르면, 인체에 밀착되어 사용되는 헬스 케어 제품과 같은 웨어러블 디바이스에 장착되는 경우 인체에 미치는 전자기파 영향을 최소화할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 하나의 클록 발생기가 서로 다른 형태의 클록 신호 즉, 비확산 스펙트럼 클록 신호와 확산 스펙트럼 클록 신호를 각각 생성하여 출력함으로써, 필요에 따라 이들 클록 신호를 선택적으로 또는 모두 이용할 수 있는 장점이 있다.
또한, 본 발명에 따르면, 작은 칩 면적으로 클록 발생기를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 클록 발생기의 리플 잡음 형성을 방지할 수 있는 효과가 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당해 기술분야에 있어서의 통상의 지식을 가진 자가 명확하게 이해할 수 있을 것이다.
도 1은 종래의 확산 스펙트럼 클록 발생기의 블록도이다.
도 2는 본 발명의 실시예에 따른 클록 발생기의 개략적인 블록도이다.
도 3은 본 발명의 실시예에 따른 클록 발생기의 상세 블록도이다.
도 4는 본 발명의 실시예에 따른 클록 발생기의 선형 모델을 도시한 도면이다.
첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 2는 본 발명의 실시예에 따른 클록 발생기의 개략적인 블록도이고, 도 3은 본 발명의 실시예에 따른 클록 발생기의 상세 블록도이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 클록 발생기는 제1 출력 클록 신호(CLKout1)를 생성하여 출력하는 제1 클록 발생부(100)와 제2 출력 클록 신호(CLKout2)를 생성하여 출력하는 제2 클록 발생부(200)를 포함한다.
여기서, 제1 출력 클록 신호(CLKout1)는 스펙트럼이 확산 변조되지 않은 비확산 스펙트럼 클록(Non-Spread Spectrum Clock) 신호이고, 제2 출력 클록 신호(CLKout2)는 스펙트럼이 확산 변조된 확산 스펙트럼 클록(Spread Spectrum Clock) 신호이다.
제2 클록 발생부(200)는 제1 클록 발생부(100)에서 생성한 제1 전압 제어 신호(Vc1)를 입력 받아 이를 기초로 제2 출력 클록 신호(CLKout2)를 생성한다. 여기서, 제1 전압 제어 신호(Vc1)는 제1 출력 클록 신호(CLKout1)를 피드백 받아 이를 기초로 생성된다.
제1 클록 발생부(100)는 폐 루프(Closed Loop) 구조를 가지며, 제2 클록 발생부(200)는 개 루프(Open Loop) 구조를 갖는다. 즉, 제1 클록 발생부(100)는 제1 출력 클록 신호(CLKout1)를 피드백 받아 위상이 고정된 클록 신호를 출력하기 때문에 폐 루프 구조를 갖지만, 제2 클록 발생부(200)는 제1 클록 발생부(100)에 의해 생성된 제1 제어 전압 신호(Vc1)를 입력 받아 스펙트럼이 확산 변조된 클록 신호를 출력하기 때문에 개 루프 구조를 갖는다.
도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 클록 발생기는 위상 주파수 검출부(Phase Frequency Detector: PFD)(110), 제1 전하 펌프(Charge Pump; CP1)(120), 루프 필터(Loop Filter)(130), 제1 전압 제어 발진부(Voltage Controlled Oscillator; VCO1)(140), 제2 전하 펌프(Charge Pump; CP2)(220), 변조 필터(Modulation Filter)(230) 및 제2 전압 제어 발진부(Voltage Controlled Oscillator; VCO2) (240)를 포함할 수 있다.
여기서, 위상 주파수 검출부(110), 제1 전하 펌프(120), 루프 필터(130) 및 제1 전압 제어 발진부(140)는 전술한 제1 클록 발생부(100)에 포함되고, 제2 전하 펌프(220), 변조 필터(230) 및 제2 전압 제어 발진부(240)는 전술한 제2 클록 발생부(200)에 포함된다.
위상 주파수 검출부(110)는 제1 전압 제어 발진부(VCO1)에서 출력되는 제1 출력 클록 신호(CLKout1)를 입력 즉, 피드백 받고, 외부로부터 기준 클록 신호(CLKref)를 입력 받는다. 그리고, 기준 클록 신호(CLKref)와 제1 출력 클록 신호(CLKout1)의 위상 및 주파수를 비교하여 그 차이에 따른 검출 신호(D)를 생성한다.
구체적으로, 위상 주파수 검출부(110)는 기준 클록 신호(CLKref)와 제1 출력 클록 신호(CLKout1)의 위상 주파수 차이에 대응하는 업 검출 신호(Dup) 또는 다운 검출 신호(Ddn)를 생성한다. 여기서, 업 검출 신호(Dup)와 다운 검출 신호(Ddn)는 기준 클록 신호(CLKref)와 제1 출력 클록 신호(CLKout1)의 위상 주파수 관계에 따라 활성화되는 펄스 신호이다.
제1 전하 펌프(120)는 위상 주파수 검출부(110)에서 생성된 검출 신호(D)에 대응하는 제1 전하 펌핑 전류(Icp1)를 생성한다. 한편, 제1 전하 펌프(120)는 셀프 바이어스(Self Bias) 구조를 가질 수 있다.
구체적으로, 제1 전하 펌프(120)는 업 검출 신호(Dup)에 응답하여 포지티브(Positive) 전하 펌핑(Charge Pumping) 동작을 수행하여 정극성(+)의 제1 전하 펌핑 전류(Icp1)를 생성하고, 다운 검출 신호(Ddn)에 응답하여 네가티브(Negative) 전하 펌핑 동작을 수행하여 부극성(-)의 제1 전하 펌핑 전류(Icp1)를 생성한다.
즉, 제1 전하 펌프(120)는 업 검출 신호(Dup)에 응답하여 루프 필터(130)에 전하를 공급해 주고, 다운 검출 신호(Ddn)에 응답하여 루프 필터(130)에 충전된 전하를 빼준다.
루프 필터(130)는 위상 주파수 검출부(110)에서 생성된 검출 신호(D)를 기초로 제1 제어 전압 신호(Vc1)를 생성한다. 즉, 루프 필터(130)는 제1 전하 펌프(120)에서 생성된 제1 전하 펌핑 전류(Icp1)에 대응하는 제1 제어 전압 신호(Vc1)를 생성한다.
구체적으로, 루프 필터(130)는 제1 커패시터(C1), 제2 커패시터(C2) 및 제1 저항(R1)으로 이루어질 수 있다. 여기서, 제1 커패시터(C1)와 제1 저항(R1)은 직렬로 연결되어 제1 노드(N1)와 접지단 사이에 접속되고, 제2 커패시터(C2)는 제1 노드(N1)와 접지단 사이에 접속될 수 있다.
그리고, 루프 필터(130)는 제1 전하 펌프(120)의 포지티브 전하 펌핑 동작에 의해 공급된 전하만큼 제2 커패시터(C2)를 충전하여 그에 대응하는 제1 제어 전압 신호(Vc1)을 생성하고, 네가티브 전하 펌핑 동작에 의해 빠져나간 전하만큼 제2 커패시터(C2)를 방전하여 그에 대응하는 제1 제어 전압 신호(Vc1)를 생성한다.
다시 말하면, 제1 제어 전압 신호(Vc1)는 제1 전하 펌프(120)의 충전 동작에 의해 전압 레벨이 높아지고 방전 동작에 의해 전압 레벨이 낮아지게 된다.
한편, 위상 주파수 검출부(110)에서 생성된 검출 신호(D)에는 직류 성분 및 고조파 성분이 포함될 수 있다. 여기서, 클록 신호의 위상 고정에 필요한 성분은 직류 성분 및 낮은 주파수대의 고조파 성분이기 때문에, 검출 신호(D) 중 높은 주파수대의 고조파 성분은 제거될 필요가 있다.
이와 같이, 검출 신호(D) 중 고조파 성분을 제거하기 위해 루프 필터(130)는 저역 통과 필터(Low Pass Filter: LPF) 특성을 갖는다. 여기서, 직렬 연결된 제1 커패시터(C1) 및 제1 저항(R1)이 저역 통과 필터 기능을 수행하게 된다.
제1 전압 제어 발진부(140)는 루프 필터(130)에서 생성된 제1 제어 전압 신호(Vc1)를 기초로 제1 출력 클록 신호(CLKout1)를 생성하여 출력한다. 그리고, 다음 출력 클록 신호의 위상 고정을 위해 생성된 제1 출력 클록 신호(CLKout1)를 위상 주파수 검출부(110)로 출력한다.
여기서, 제1 전압 제어 발진부(140)는 제1 제어 전압 신호(Vc1)의 전압 레벨에 대응하는 주파수를 갖는 제1 출력 클록 신호(CLKout1)를 생성한다.
한편, 제1 클록 발생부(100)는 제1 클록 분주부(D1)(150)를 더 포함할 수 있다.
제1 클록 분주부(150)는 제1 전압 제어 발진부(140)에서 생성된 제1 출력 클록 신호(CLKout1)를 설정된 분주비로 분주하여 위상 주파수 검출부(110)로 출력할 수 있다.
여기서, 제1 클록 분주부(150)의 분주비는 제1 출력 클록 신호(CLKout1)의 주파수를 결정하는 중요한 요인이 된다.
예컨대, 기준 클록 신호(CLKref)의 주파수가 25MHz이고 분주비가 60인 경우 제1 출력 클록 신호(CLKout1)의 주파수는 1.5GHz가 된다.
한편, 위상 주파수 검출부(110)와, 제1 전하 펌프(120)와, 제1 전압 제어 발진부(140) 및 제1 클록 분주부(150)에 대한 구체적인 회로 구성은 이미 널리 공지된 것이기 때문에 구체적으로 설명하지 않겠다.
이하, 제1 클록 발생부(100)의 동작을 설명하겠다.
위상 주파수 검출부(110)는 기준 클록 신호(CLKref)와 제1 출력 클록 신호(CLKout1)의 위상 주파수 차이를 검출하여 업 검출 신호(Dup)와 다운 검출 신호(Ddn)를 생성한다.
업 검출 신호(Dup)는 제1 출력 클록 신호(CLKout1)의 위상이 기준 클록 신호(CLKref)의 위상보다 뒤지는 경우 그 위상 차이 만큼 해당하는 펄스 폭을 가지는 신호이고, 다운 검출 신호(Ddn)는 제1 출력 클록 신호(CLKout1)의 위상이 기준 클록 신호(CLKref)의 위상보다 앞서는 경우 그 위상 차이 만큼 해당하는 펄스 폭을 가지는 신호이다.
제1 전하 펌프(120)는 업 검출 신호(Dup)와 다운 검출 신호(Ddn)에 대응하는 전하 펌핑 동작을 통해 루프 필터(130)의 제2 커패시터(C2)를 충전 또는 방전시키며, 이에 따라 루프 필터(130)에서 출력되는 제1 제어 전압 신호(Vc1)의 전압 레벨이 달라진다. 예컨대, 업 검출 신호(Dup)에 응답하여 제1 제어 전압 신호(Vc1)의 전압 레벨은 높아지고 다운 검출 신호(Ddn)에 응답하여 제1 제어 전압 신호(Vc1)의 전압 레벨은 낮아진다.
한편, 이와 같은 제1 제어 전압 신호(Vc1)는 후술할 제2 클록 발생부(200)로 전달된다.
이를 위해, 본 발명의 실시예에 따른 클록 발생기는 루프 필터(130)에 의해 생성된 제1 제어 전압 신호(Vc1)를 변조 필터(230)로 전달하는 버퍼(Buffer)(160)를 더 포함할 수 있다.
제1 전압 제어 발진부(140)는 예컨대, 높은 전압 레벨의 제1 제어 전압 신호(Vc1)에 대응하여 낮은 주파수의 제1 출력 클록 신호(CLKout1)를 생성하고 낮은 전압 레벨의 제1 제어 전압 신호(Vc1)에 대응하여 높은 주파수의 제1 출력 클록 신호(CLKout1)를 생성한다.
한편, 제1 제어 전압 신호(Vc1)의 전압 레벨과 제1 출력 클록 신호(CLKout1)의 주파수 관계는 설계에 따라 달라질 수 있다. 즉, 낮은 전압 레벨의 제1 제어 전압 신호(Vc1)에 대응하여 낮은 주파수의 제1 출력 클록 신호(CLKout1)를 생성하고, 높은 전압 레벨의 제1 제어 전압 신호(Vc1)에 대응하여 높은 주파수의 제1 출력 클록 신호(CLKout1)를 생성하는 것도 가능하다.
제1 클록 분주부(150)는 제1 출력 클록 신호(CLKout1)를 설정된 분주비로 분주하여 위상 주파수 검출부(110)로 출력하고, 위상 주파수 검출부(110)는 기준 클록 신호(CLKref)와 주파수가 바뀐 제1 출력 클록 신호(CLKout1)의 위상 주파수 차이를 다시 검출한다.
제1 클록 발생부(100)는 위와 같은 동작을 반복적으로 수행하면서 기준 클록 신호(CLKref)와 동기된 제1 출력 클록 신호(CLKout1)를 생성하여 출력한다.
제2 전하 펌프(220)는 기준 클록 신호(CLKref)를 기초로 제2 전하 펌핑 전류(Icp2)를 생성한다. 한편, 제2 전하 펌프(220)는 제1 차치 펌프(120)와 달리 논 셀프 바이어스(Non-Self Bias) 구조를 가질 수 있다.
변조 필터(230)는 제3 커패시터(C3), 제4 커패시터(C4) 및 제2 저항(R2)으로 이루어 질 수 있다. 여기서, 제3 커패시터(C3)는 제2 노드(N2)와 접지단 사이에 접속되고, 제2 저항(R2)은 제3 노드(N3)와 버퍼(160) 사이에 접속되고, 제4 커패시터(C4)는 제2 노드(N2) 및 제3 노드(N3) 사이에 접속될 수 있다.
변조 필터(230)는 기준 클록 신호(CLKref)를 기초로 변조 전압 신호(Vm)를 생성한다. 즉, 변조 필터(230)의 제3 커패시터(C3)는 제2 전하 펌프(220)에서 생성된 제2 전하 펌핑 전류(Icp2)를 적분하여 변조 전압 신호(Vm)를 생성한다.
그리고, 변조 필터(230)는 생성된 변조 전압 신호(Vm)와 버퍼(160)로부터 전달받은 제1 제어 전압 신호(Vc1)를 합성하여 제2 제어 전압 신호(Vc2)를 생성한다.
한편, 제2 클록 발생부(200)는 제2 클록 분주부(D2)(250)를 더 포함할 수 있다.
제2 클록 분주부(250)는 외부로부터 입력 받은 기준 클록 신호(CLKref)를 설정된 분주비로 분주하여 제2 전하 펌프(220)로 출력한다. 그리고, 제2 전하 펌프(220)는 분주된 기준 클록 신호(CLKref)에 대응하는 제2 전하 펌핑 전류(Icp2)를 생성한다.
제2 클록 분주부(250)에서 분주된 기준 클록 신호(CLKref)에는 직류 성분 및 고조파 성분이 포함될 수 있다. 여기서, 클록 신호의 스펙트럼 확산에 필요한 성분은 높은 주파수대의 고조파 성분이기 때문에 분주된 기준 클록 신호(CLKref) 중 직류 성분 및 낮은 주파수대의 고조파 성분은 제거될 필요가 있다.
이와 같이, 분주된 기준 클록 신호(CLKref) 중 직류 성분 및 낮은 주파수대의 고조파 성분을 제거하기 위해 변조 필터(230)는 고역 통과 필터(High Pass Filter: HPF) 특성을 갖는다. 여기서, 제4 커패시터(C4) 및 제2 저항(R2)이 고역 통과 필터 기능을 수행하게 된다.
제2 전압 제어 발진부(240)는 변조 필터(230)에서 생성된 제2 제어 전압 신호(Vc2)를 기초로 제2 출력 클록 신호(CLKout2)를 생성하여 출력한다. 즉, 제2 전압 제어 발진부(240)는 제2 제어 전압 신호(Vc2)의 전압 레벨에 대응하는 주파수를 갖는 제2 출력 클록 신호(CLKout2)를 생성한다.
한편, 제2 전하 펌프(220)와, 제2 전압 제어 발진부(240) 및 제2 클록 분주부(250)에 대한 구체적인 회로 구성은 이미 널리 공지된 것이기에 구체적으로 설명하지 않겠다.
이하, 제2 클록 발생부(200)의 동작을 설명하겠다.
제2 클록 분주부(250)는 기준 클록 신호(CLKref)를 분주하고 분주된 기준 클록 신호(CLKref)를 제2 전하 펌프(220)로 출력한다.
제2 전하 펌프(220)는 분주된 기준 클록 신호(CLKref)를 기초로 제2 전하 펌핑 전류(Icp2)를 생성한다.
여기서, 분주된 기준 클록 신호(CLKref)는 하이 레벨과 로우 레벨이 반복하는 구형파 형태를 가질 수 있다. 이 경우, 제2 전하 펌프(220)가 생성하는 제2 전하 펌핑 전류(Icp2)도 구형파 형태를 갖게 된다.
변조 필터(230)는 제2 전하 펌프(220)로부터 공급된 구형파 형태의 전류를 적분하여 삼각파 형태의 변조 전압 신호(Vm)를 생성한다. 여기서, 변조 전압 신호(Vm)는 변조 필터(230)에 의해 필터링 되어 높은 주파수대의 고조파만 남게 된다.
그리고, 변조 필터(230)는 버퍼(160)를 통해 제1 제어 전압 신호(Vc1)를 전달 받고, 전달 받은 제1 제어 전압 신호(Vc1)에 변조 전압 신호(Vm)를 합성하여 제2 제어 전압 신호(Vc2)를 생성한다.
제2 전압 제어 발진부(240)는 제2 제어 전압 신호(Vc2)의 전압 레벨에 대응하는 제2 출력 클록 신호(CLKout2)를 생성하여 출력한다. 여기서, 제2 출력 클록 신호(CLKout2)는 스펙트럼이 확산 변조된 클록 신호가 된다.
이와 같이, 본 발명의 실시예에 따른 클록 발생기는 클록 신호 주파수의 스펙트럼 확산을 이용하여 클록 신호의 전력 밀도를 줄여 전자기 간섭 현상(Electro Magnetic Interference; EMI)을 효과적으로 줄일 수 있게 된다.
그리고, 본 발명의 실시예에 따른 클록 발생기가, 인체에 밀착되어 사용되는 헬스 케어 제품과 같은 웨어러블 디바이스에 장착되는 경우 인체에 미치는 전자기파 영향을 최소화할 수 있다.
그리고, 본 발명의 실시예에 따른 클록 발생기는 하나의 클록 발생기가 서로 다른 형태의 클록 신호 즉, 비확산 스펙트럼 클록 신호와 확산 스펙트럼 클록 신호를 각각 생성하여 출력함으로써, 필요에 따라 이들 클록 신호를 선택적으로 또는 모두 이용할 수 있는 장점이 있다.
도 4는 본 발명의 실시예에 따른 클록 발생기의 선형 모델을 도시한 도면이다.
이하, 도 4를 참조하여 본 발명의 실시예에 따른 클록 발생기의 회로적 특성에 대해 설명하겠다.
아래의 수학식1은 변조 전압 신호(Vm(s))에 대한 제2 출력 클록 신호(CLKout2)의 주파수 편이값(Δω(s))의 전달 함수를 나타낸다.
[수학식 1]
Figure 112017079465339-pat00001
상기 수학식 1을 참조하면, 변조 전압 신호(Vm(s))에 대한 제2 출력 클록 신호(CLKout2)의 주파수 편이값(Δω(s))은 전역 통과 필터 특성을 갖기 때문에 대역폭의 제한이 없다.
아래의 수학식 2는 제2 전하 펌핑 전류(Icp2(s))에 대한 변조 전압 신호(Vm(s))의 전달함수를 나타낸다.
[수학식 2]
Figure 112017079465339-pat00002
상기 수학식 2를 참조하면, 제2 전하 펌핑 전류(Icp2(s))에 대한 변조 전압 신호(Vm(s))는 저역 통과 필터 특성을 갖는다.
즉, 제2 전하 펌핑 전류(Icp2)가 적분되어 삼각파 형태의 변조 전압 신호(Vm)가 형성되기 위해서는 차단 주파수(ωc)가 변조 전압 신호(Vm)의 주파수(ωm) 보다 훨씬 작아야 한다.
여기서, 차단 주파수(ωc)를 변조 전압 신호(Vm)의 주파수(ωm) 보다 작게 하기 위해서는 제2 저항(R2)의 저항값을 크게 하거나, 제3 커패시터(C3) 또는 제4 커패시터(C4)의 커패시턴스(Capacitance)를 크게 해야 한다.
한편, 제2 저항(R2)의 저항값을 크게 하는 것 보다 제3 커패시터(C3) 또는 제4 커패시터(C4)의 커패시턴스를 크게 하는 경우 칩(Chip) 면적이 더 증가된다.
본 발명의 실시예에 따른 클록 발생기는, 제2 저항(R2)의 저항값을 크게 하여 비교적 작은 값의 커패시턴스를 갖는 제3 커패시터(C3) 및 제4 커패시터(C4)를 형성할 수 있기 때문에 작은 칩 면적으로 클록 발생기를 구현할 수 있다. 즉, 온 칩(On Chip)으로 집적화 될 수 있다.
이 경우, 제2 클록 발생부(200)는 개 루프 구조를 가지며 제1 클록 발생부(100)의 외부에 존재하기 때문에 제2 저항(R2)의 저항값을 이와 같이 크게 하더라도 제1 클록 발생부(100)의 리플(Ripple) 잡음을 형성하지 않게 된다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것이 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당해 기술분야에 있어서의 통상의 지식을 가진 자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제1 클록 발생부 200: 제2 클록 발생부
110: 위상 주파수 검출부 220: 제2 전하 펌프
120: 제1 전하 펌프 230: 변조 필터
130: 루프 필터 240: 제2 전압 제어 발진부
140: 제1 전압 제어 발진부 250: 제2 클록 분주부
150: 제1 클록 분주부
160: 버퍼

Claims (9)

  1. 기준 클록 신호와 제1 출력 클록 신호의 위상 및 주파수를 비교하여 그 차이에 따른 검출 신호를 생성하는 위상 주파수 검출부;
    상기 검출 신호를 기초로 제1 제어 전압 신호를 생성하는 루프 필터;
    상기 제1 제어 전압 신호를 기초로 상기 제1 출력 클록 신호를 생성하여 출력하는 제1 전압 제어 발진부;
    상기 기준 클록 신호를 기초로 변조 전압 신호를 생성하고, 상기 변조 전압 신호와 상기 제1 제어 전압 신호를 합성하여 제2 제어 전압 신호를 생성하는 변조 필터; 및
    상기 제2 제어 전압 신호를 기초로 제2 출력 클록 신호를 생성하여 출력하는 제2 전압 제어 발진부를 포함하고,
    상기 변조 필터는
    개루프 회로 내에 배치되며, 고역 통과 필터 특성을 갖는
    클록 발생기.
  2. 제 1 항에 있어서,
    상기 제1 출력 클록 신호는 비확산 스펙트럼 클록 신호이고, 상기 제2 출력 클록 신호는 확산 스펙트럼 클록 신호인
    클록 발생기.

  3. 제 1 항에 있어서,
    상기 검출 신호에 대응하는 제1 전하 펌핑 전류를 생성하는 제1 전하 펌프
    를 더 포함하는 클록 발생기.
  4. 제 1 항에 있어서,
    상기 루프 필터는
    제1 전하 펌핑 전류에 대응하는 제1 제어 전압 신호를 생성하는
    클록 발생기.
  5. 제 1 항에 있어서,
    상기 기준 클록 신호를 기초로 제2 전하 펌핑 전류를 생성하는 제2 전하 펌프
    를 더 포함하는 클록 발생기.
  6. 제 1 항에 있어서,
    상기 변조 필터는 상기 변조 전압 신호에 대해
    제2 전하 펌핑 전류를 적분하여 상기 변조 전압 신호를 생성하는
    클록 발생기.
  7. 삭제
  8. 제 5 항에 있어서,
    상기 기준 클록 신호를 설정된 분주비로 분주하여 상기 제2 전하 펌프로 출력하는 클록 분주부
    를 더 포함하는 클록 발생기.
  9. 제 1 항에 있어서,
    상기 변조 필터는 상기 변조 전압 신호와 상기 제1 제어 전압 신호를 합성하기 위해 상기 제1 제어 전압 신호를 상기 변조 필터로 전달하는 버퍼
    를 포함하는 클록 발생기.


















KR1020170104278A 2017-08-17 2017-08-17 클록 발생기 KR101925042B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170104278A KR101925042B1 (ko) 2017-08-17 2017-08-17 클록 발생기
US15/984,387 US10833683B2 (en) 2017-08-17 2018-05-20 Clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170104278A KR101925042B1 (ko) 2017-08-17 2017-08-17 클록 발생기

Publications (1)

Publication Number Publication Date
KR101925042B1 true KR101925042B1 (ko) 2018-12-04

Family

ID=64669075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170104278A KR101925042B1 (ko) 2017-08-17 2017-08-17 클록 발생기

Country Status (2)

Country Link
US (1) US10833683B2 (ko)
KR (1) KR101925042B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11190196B2 (en) 2019-10-18 2021-11-30 Massachusetts Institute Of Technology Systems and methods for suppressing even harmonics in a molecular clock
US11515646B2 (en) 2019-10-24 2022-11-29 Massachusetts Institute Of Technology Integrated circuit-to-waveguide slot array coupler

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US6240123B1 (en) * 1998-07-20 2001-05-29 Intel Corporation Asynchronous spread spectrum clocking
JP3451620B2 (ja) * 2000-04-13 2003-09-29 日本電気株式会社 信号処理方法および走査型プローブ顕微鏡
US7161970B2 (en) * 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.-B. Hsieh 외, "A Fully Integrated Spread-Spectrum Clock Generator by Using Direct VCO Modulation," IEEE TCAS-I: Regular Papers, vol. 55, no. 7, pp. 1845-1853, 2008. 08.*

Also Published As

Publication number Publication date
US10833683B2 (en) 2020-11-10
US20190058479A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
Chang et al. A spread-spectrum clock generator with triangular modulation
US8446194B2 (en) Spread spectrum clock generating circuit
JP2006136000A (ja) スプレッドスペクトルクロック生成器及びスプレッドスペクトルクロック信号を生成する方法
US8531214B2 (en) Spread spectrum clock generators
US7969249B2 (en) Phase locked loop circuit
JP2013518462A (ja) 位相検出回路および方法
CN108270443B (zh) 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理
US9106236B2 (en) Spread-spectrum phase locked loop circuit and method
JP2004007588A (ja) 位相同期ループ回路および半導体集積回路装置
US7292078B2 (en) Phase locked loop integrated circuits having fast locking characteristics and methods of operating same
KR20100077990A (ko) 소면적 확산 스펙트럼 클럭 발생 장치 및 방법
KR101925042B1 (ko) 클록 발생기
KR20110130330A (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
US8644441B2 (en) Clock generators and clock generation methods thereof
JP5190028B2 (ja) スペクトラム拡散クロック生成器
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
US6404249B2 (en) Phase-locked loop circuit and frequency modulation method using the same
CN203504532U (zh) 一种扩展频谱控制的锁相环电路
TWI814098B (zh) 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ
KR100949275B1 (ko) 스프레드 스펙트럼 클럭 발생회로와 생성 방법
CN114726365B (zh) 一种低噪声锁相环控制电路、装置及方法
KR20110033915A (ko) 스프레드 스펙트럼 클럭 발생기
TW201929400A (zh) 電荷泵和鎖相環
CN115987252B (zh) 一种三角波信号产生电路及电子设备

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant