CN108270443B - 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理 - Google Patents

用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理 Download PDF

Info

Publication number
CN108270443B
CN108270443B CN201711453271.2A CN201711453271A CN108270443B CN 108270443 B CN108270443 B CN 108270443B CN 201711453271 A CN201711453271 A CN 201711453271A CN 108270443 B CN108270443 B CN 108270443B
Authority
CN
China
Prior art keywords
frequency
adc
clock signal
clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711453271.2A
Other languages
English (en)
Other versions
CN108270443A (zh
Inventor
M·F·斯诺埃尔
M·V·伊万诺夫
R·G·马索里尼
B·D·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN108270443A publication Critical patent/CN108270443A/zh
Application granted granted Critical
Publication of CN108270443B publication Critical patent/CN108270443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0818—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of clock feed-through
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及用于通过开关功率转换器供电的A/D转换器的干扰减少的频率管理。在至少一些实施例中，一种系统(100)包括频率发生器(150)，其被配置成使用具有第一频率的第一时钟信号(CLK_IN)生成具有第二频率的第二时钟信号(CLK_PWR)。第二频率从第一频率偏移，并且第二频率的多个谐波频率中的每个从第一频率的谐波频率偏移。系统还包含功率转换器(148、142、116、118)，其被配置成产生至少部分地对应于第二频率的功率信号(VDD)。系统进一步包括模数转换器(ADC)(112)，其被配置成以第一频率对模拟电压进行采样和转换。ADC由功率信号供电。

Description

用于通过开关功率转换器供电的A/D转换器的干扰减少的频 率管理
技术领域
背景技术
诸如工业和汽车应用的某些技术通常承载高电流(例如，1A或更大)。通常需要在不会对人或其它系统和电路系统造成不必要和可能地有害暴露的情况下测量此类高电流。电隔离的电流感测装置可以用于测量在承载高电流的分流电阻器两端的电压，并且此类电压稍后可以用于计算电流振幅。然而，此类装置通常缺少为前端分流读出电路系统供电的集成隔离电源，并且它们通常遭受其内部时钟和外部来源的功率信号之间的噪声和混叠问题。
发明内容
在至少一些实施例中，一种系统包括频率发生器，其被配置成使用具有第一频率的第一时钟信号生成具有第二频率的第二时钟信号。第二频率从第一频率偏移，并且第二频率的多个谐波频率中的每个从第一频率的谐波频率偏移。该系统还包含功率转换器，其被配置成产生至少部分地对应于第二频率的功率信号。该系统进一步包括模数转换器(ADC)，其被配置成以第一频率对模拟电压进行采样和转换。ADC由功率信号供电。可以使用以下概念中的一个或多个以任何顺序和任何组合来补充此类实施例：其中功率转换器的至少一部分与频率发生器电隔离；其中功率转换器的至少一部分与ADC电隔离；其中ADC与频率发生器电隔离；其中功率转换器包括层压变压器组件以实现功率转换器的至少一部分和系统的另一部分之间的电隔离；其中该系统包含多管芯封装件，并且其中频率发生器形成在封装件的第一管芯上，ADC形成在封装件的第二管芯上，并且功率转换器分布在第一管芯、第二管芯和第三管芯之间，功率转换器包括变压器以实现功率转换器被分布在其之间的管芯中的至少两个之间的电隔离；其中功率信号至少部分地是包括交流(AC)分量的直流(DC)信号，AC分量对应于第二频率；其中频率发生器选自由以下组成的组：锁相环路(PLL)、延迟锁定环路(DLL)、频率锁定环路(FLL)和分频器；进一步包括被配置成经由电隔离阻障将ADC的输出发送到数据接收器的数据发送器；其中该系统具有选自由以下组成的组的物理配置：频率发生器、功率转换器和ADC容纳在单个封装件中；频率发生器、ADC和功率转换器的第一部分容纳在第一封装件中，并且功率转换器的第二部分容纳在第二封装件中；频率发生器和ADC容纳在第一封装件中，功率转换器的变压器部分容纳在第二封装件中，并且功率转换器的非变压器部分容纳在第三封装件中；其中ADC被配置成对分流电阻器两端的模拟电压进行采样。
至少一些实施例涉及一种系统，其包括锁相环路(PLL)，其被配置成基于具有第一频率的第一时钟信号生成具有第二频率的第二时钟信号。该系统还包含功率转换器，其被配置成产生至少部分地对应于第二频率的功率信号。该系统进一步包括时钟发送器，其被配置成通过第一电隔离阻障发送第一时钟信号。该系统进一步包含时钟接收器，其被配置成从时钟发送器接收第一时钟信号。该系统还包括模数转换器(ADC)，其被配置成从时钟接收器接收第一时钟信号并且以第一频率对电测量值进行采样和转换。ADC由功率信号供电。该系统还进一步包括数据发送器，其被配置成接收ADC的输出并且经由第二电隔离阻障发送ADC的输出。该系统还包含数据接收器，其被配置成从数据发送器接收ADC的输出并且将所接收的ADC的输出朝向装置引脚引导。第二频率从第一频率偏移并且第二频率的多个谐波频率中的每个从第一频率的至少一个谐波频率偏移。可以使用以下概念中的一个或多个以任何顺序和任何组合来补充此类实施例：进一步包括分流电阻器以及接收分流电阻器两端的电压的放大器，电测量值包括分流电阻器两端的电压；其中功率转换器包括使功率转换器的一部分与功率转换器的另一部分电隔离的层压变压器；其中PLL被配置成产生以第三频率的第三时钟信号并且将第三时钟信号提供到时钟发送器，并且其中时钟发送器被配置成以第三频率将第一时钟信号发送到时钟接收器；其中功率信号包括直流(DC)分量和交流(AC)分量，AC分量对应于第二频率；进一步包括形成第一隔离阻障的至少一部分的一对电容器和形成第二隔离阻障的至少一部分的另一对电容器。
至少一些实施例涉及一种方法，其包括：基于以第一频率的第一时钟信号使用频率发生器生成以第二频率的第二时钟信号。第一频率和第二频率彼此偏移目标裕度。该方法还包括生成具有直流(DC)分量和交流(AC)分量的功率信号。AC分量对应于第二频率。该方法还包含利用功率信号为模数转换器(ADC)供电并且使用ADC以第一频率对电压采样。该方法进一步包含跨越电隔离阻障朝向装置输出引脚发送采样的电压。可以使用以下概念中的一个或多个以任何顺序和任何组合补充此类实施例：其中生成功率信号包括使用具有层压变压器的功率转换器以使功率转换器的不同部分彼此电隔离；进一步包括使频率发生器和ADC彼此电隔离。
附图说明
为了详细描述各种示例，现在将参考附图，其中：
图1是根据实施例的说明性电流感测系统的框图。
图2是根据实施例的可以被实施在图1的电流感测系统中的说明性锁相环路(PLL)的框图。
图3是根据实施例的说明性方法的流程图。
具体实施方式
本文所公开的实施例中的至少一些涉及解决前述问题的电流感测装置。所述装置包括被配置成以第一时钟信号的第一频率对分流电阻器电压测量值进行采样和转换的模数转换器(ADC)。ADC安装在与装置的其它部分电隔离的管芯上。装置进一步包括集成电源，所述集成电源以第二频率将功率信号供应到ADC，所述第二频率从第一频率偏移使得两个频率的谐波避免重叠。集成电源的至少一部分可以与装置的其它部分电隔离。因为第一频率和第二频率彼此适当地偏移，并且进一步因为第一频率的谐波中的至少一些与第二频率的对应谐波适当地偏移，所以噪声和混叠问题被缓解。装置可以包括锁相环路(PLL)以产生以第一频率和第二频率的时钟信号。装置可以包括引脚，通过所述引脚可以输出分流电阻器电压测量值。电压测量值可以随后根据需要用于例如使用测量的电压、分流电阻器电阻和欧姆定律计算流过分流电阻器的电流。
图1是根据实施例的说明性电流感测系统的框图。系统包含可以容纳各种组件的装置100。装置100可以是任何适合类型的封装，包含并且不限于穿孔封装；表面安装封装；引脚栅格阵列；扁平封装；小外形封装；球栅阵列封装等等。在至少一些实施例中，装置100(例如，封装件)可以容纳多个管芯，其中至少一个管芯具有到另一管芯、到一个或多个封装引线或引脚，或到两者的一个或多个物理电连接，和/或至少一个管芯具有与另一管芯(例如，经由基于变压器或电容器的电隔离阻障(isolation barrier))的一个或多个电通信。在图1中描绘的说明性实施例中，装置100包括三个管芯104、106和108，但公开内容的范围不限于任何特定数目或物理或电配置的管芯。
放大器(例如，仪表(instrumentation)放大器(INA))110和ADC 112可以安装在或形成在管芯104上。其它类型的放大器被预期，并且ADC 112可以是任何适合类型的ADC，例如σ-Δ(sigma-delta)ADC。放大器110可以为经由连接103和连接105接收输入的差分放大器。如图1中所描绘的，连接103和连接105可以耦合到分流电阻器102的相对端，使得在分流电阻器102两端存在的电压被提供到放大器110。
振荡器120、时钟接收器122和数据发送器124安装在或形成在管芯106上。振荡器120经由连接121耦合到数据发送器124。(管芯106附加地支撑或包含整流器116和低压差调节器(low-dropout regulator，LDO)118，但是在下文进一步描述这些组件。)时钟接收器122经由连接123耦合到ADC 112，并且数据发送器124经由连接125耦合到ADC 112。连接123和连接125如同装置100中管芯之间的一些或所有连接可以包括任何适合类型的连接，例如引线键合。
时钟发送器152和数据接收器154安装在或形成在管芯108上。时钟发送器152耦合到连接164，所述连接164可以是例如到装置100的输入引脚。连接164可以为时钟发送器152提供输入时钟信号CLK_IN(例如，以20MHz)。时钟发送器152经由帮助使管芯108与管芯106电隔离的电隔离阻障与时钟接收器122通信。具体地，电隔离阻障包括电容器156和电容器126(例如，0.5皮可法拉)以及电容器156和电容器126之间的连接134。与电容器156和电容器126相关联的电介质有效地使时钟发送器152和时钟接收器122彼此电隔离。类似地，电隔离阻障包括电容器158和电容器128以及电容器128和电容器158之间的连接136。同样地，电隔离阻障包括电容器160和电容器130和其间的连接138，以及一对电容器162和电容器132和其间的连接140。因此，如本文中所使用的术语“电隔离阻障”、“电隔离”等通常指代管芯和/或组件之间的电流隔离并且不排除通过例如电容器电介质和/或变压器的电通信的可能性。时钟发送器152和时钟接收器122之间的通信性质上可以为差分的，并且数据发送器124和数据接收器154之间的通信性质上也可以为差分的。数据接收器154耦合到连接166，所述连接166在至少一些实施例中是装置100的输出数据引脚或耦合到装置100的输出数据引脚。
管芯108附加地包括频率发生器。在本公开中，频率发生器经常被称为锁相环路(PLL)，例如图1中的PLL 150。然而，公开的范围不限于PLL型频率发生器。可以使用其它类型的频率发生器，例如(但不限于)延迟锁定环路(DLL)、频率锁定环路(frequency-lockedloop，FLL)和/或分频器。这些和其它类型的频率发生器被预期并且包括在本公开的范围内。PLL 150经由连接164接收输入时钟信号CLK_IN，并且它可以输出不同的时钟信号151(CLK_PWR)和时钟信号153(CLK_CARRIER)。PLL 150将时钟信号153(CLK_CARRIER)提供到时钟发送器152，并且PLL 150将时钟信号151(CLK_PWR)提供到功率驱动器电路148，所述功率驱动器电路也安装在或形成在管芯108上。
功率驱动器电路148可以耦合到线圈146和变压器142。变压器142(例如，包括层压体)可以附加地包含耦合到整流器116的线圈144。进而，整流器116可以耦合到LDO 118，并且LDO 118可以经由连接114耦合到放大器110和ADC 112。功率驱动器148、变压器142、整流器116和LDO 118可以一起构成用于为装置100的部分(例如，放大器110和/或ADC 112)供电的集成功率子系统。
在操作中，装置100可以经由连接164接收输入时钟信号CLK_IN。输入时钟信号CLK_IN(例如，20MHz)被提供到PLL 150。PLL 150进而使用多个时钟分频器以产生至少两个不同的时钟信号：时钟信号153(CLK_CARRIER)，其被提供到时钟发送器152，以及时钟信号151(CLK_PWR)，其被提供到功率驱动器电路148。在至少一些实施例中，如下文将进一步描述，PLL 150被配置成产生时钟信号151(CLK_PWR)，所述时钟信号151具有适当地从输入时钟信号(CLK_IN)偏移以避免产生不当噪声并且避免装置100中信号之间混叠的频率。例如设计PLL 150和/或装置100的工程师可以确定时钟信号频率之间的目标偏移。在至少一些实施例中，具有20MHz频率的输入时钟信号CLK_IN引起在21.5MHz和28.5MHz的范围(包含21.5MHz和28.5MHz)内的时钟信号151(CLK_PWR)。在至少一些实施例中，时钟信号151(CLK_PWR)和输入时钟信号CLK_IN的频率偏移使得时钟信号中的一个的至少一些谐波频率不落入其它时钟信号的谐波频率中的至少一些的预定范围内。举例来说，如果输入时钟信号CLK_IN是20MHz，则其谐波频率可以包含40MHz和60MHz。因此，在该示例中，PLL 150可以产生21.5MHz的时钟信号151(CLK_PWR)，其对应谐波频率可以分别包含43MHz和86MHz。然而，PLL 150可能不产生太接近于30MHz的时钟信号151(CLK_PWR)，因为时钟信号151(CLK_PWR)的第二谐波频率将为60MHz，这将干扰输入时钟信号CLK_IN的第三谐波频率。时钟信号153(CLK_CARRIER)被时钟发送器152使用以将输入时钟信号CLK_IN发送到时钟接收器122并且因此可以适当地被选择(例如，400MHz-500MHz，包含400MHz和500MHz)。
如所提及，时钟发送器152使用时钟信号153(CLK_CARRIER)以将通过连接163接收的输入时钟信号CLK_IN经由电隔离阻障发送到时钟接收器122。具体地，时钟发送器152可以使用时钟信号153(CLK_CARRIER)的频率作为载波并且在该载波上发送输入时钟信号CLK_IN。因此，时钟发送器152发送到时钟接收器122的信号可以为以20MHz速率(例如，输入时钟信号CLK_IN)接通和关断的400-500MHz信号(例如，时钟信号153，CLK_CARRIER)。时钟接收器122接收输入时钟信号CLK_IN并且通过连接123将输入时钟信号CLK_IN(例如，20MHz)提供到ADC 112。
如所解释，PLL 150产生时钟信号151(CLK_PWR)并且将时钟信号151(CLK_PWR)提供到集成功率子系统—具体地，提供到功率驱动器电路148。功率驱动器电路148使用时钟信号151(CLK_PWR)驱动变压器142。变压器142可以包括层压体(laminate)，所述层压体有助于管芯106和管芯108电隔离并且因此有助于功率子系统的不同组件的电隔离。整流器116将所接收的功率信号整流为主要直流(DC)信号，并且LDO 118使信号“变平(flatten)”以移除功率信号中剩余的大部分交流(AC)元素。LDO 118随后经由连接114将主要DC功率信号(VDD)提供到放大器110和ADC 112。
ADC 112因此接收具有在对应于时钟信号151(CLK_PWR)的频率(例如，21.5MHz)的频率处剩余的小AC分量(component)的功率信号VDD，并且ADC 112接收具有对应于连接164处输入时钟信号CLK_IN的频率(例如，20MHz)的频率的数据采样时钟信号。因此，功率信号频率(CLK_PWR)与数据采样时钟信号(CLK_IN)频率充分地分离，从而缓解这两个信号之间的噪声和混叠问题。另外，因为这些频率被选择以避免其谐波频率之间的重叠，所以进一步缓解噪声和混叠问题。在维持管芯106和管芯108之间的电隔离阻障并且具有集成在装置100内的功率子系统的同时实现这些优点。
ADC 112在连接125上输出分流电阻器102两端的电压的数字测量值。数据发送器124接收这些测量值并且使用由振荡器120经由连接121提供的载波信号(例如，400MHz-500MHz，包含400MHz和500MHz)经由电隔离阻障将所述测量值发送到数据接收器154。在一些实施例中，振荡器120的频率与时钟信号153(CLK_CARRIER)的频率相同或在时钟信号153(CLK_CARRIER)的频率的预定范围内。数据接收器154从数据发送器124接收数据并且经由连接166输出数据。连接166是装置引线或引脚或可耦合到装置引线或引脚。
本文中所描述的实施例的实施方式不限于感测分流电阻器两端的电压。相反，所公开的实施例可以在其中ADC数据采样频率和ADC功率频率之间存在干扰的潜在风险的任何应用中被实施。所有此类实施方式和应用被预期并且被包括在本公开的范围内。
如上文所描述，在一些实施例中，装置100可以采取单个集成封装件的形式。然而，在其它实施例中，装置100的内容(content)可以分布在多个不同封装件之间。举例来说，在一些实施例中，PLL 150、ADC 112和功率转换器的一部分(例如，功率驱动器148、整流器116和LDO 118)可以容纳在第一封装件中，其中功率转换器的另一部分(例如，具有线圈144和线圈146的变压器142)容纳在第二独立封装件中。在此类实施例中，剩余的组件可以根据需要并且可以适当地分布在两个封装件之间。在其它实施例中，PLL 150和ADC 112可以容纳在第一封装件内，功率转换器的一部分(例如，功率驱动器148、整流器116和LDO 118)可以容纳在第二封装件中，并且功率转换器的另一部分(例如，具有线圈144和线圈146的变压器142)可以容纳在第三封装件中。组件的剩余部分可以根据需要并且可以适当地分布在三个封装件之间。公开的范围不限于本文中明确地描述的组件分布。具有本公开的益处的其它分布对于所属领域的普通技术人员来说将是明显的，并且所有此类分布被预期并且被包括在本公开的范围内。
图2是根据实施例的可以在图1的电流感测系统中被实施的锁相环路(PLL)150的框图。图2描绘输入时钟信号连接164(CLK_IN)，其耦合到时钟分频器200(其使传入信号除以例如8)。在一些实施例中，PLL 150包含时钟分频器200。在其它实施例中，PLL 150包含图2中描绘的组件中除时钟分频器200和连接164以外的剩余部分中的一些或全部。在任何情况下，PLL 150可以包括时钟分频器200和相位频率检测器(PFD)204之间的连接202。PLL150可以进一步包括环路滤波器208，其进而可以包含电荷泵和/或附加的滤波组件。连接206耦合PFD 204和环路滤波器208。PLL 150可以进一步包含压控振荡器(VCO)212和将环路滤波器208耦合到VCO 212的连接210。PLL 150还可以进一步包括VCO 212和PFD 204之间的反馈环路中的时钟分频器216(其使传入信号除以例如172)。时钟分频器216可以通过连接214耦合到VCO 212并且通过连接218耦合到PFD 204。PLL 150还可以包含时钟分频器222(其使传入信号除以例如20)，所述时钟分频器222可以经由节点220耦合到VCO 212。时钟分频器222输出时钟信号151(CLK_PWR)，并且VCO 212输出时钟信号153(CLK_CARRIER)，在上文描述这两者。
在操作中，时钟分频器200可以接收20MHz的说明性输入时钟信号CLK_IN。时钟分频器200可以将该20MHz的频率除以8，产生在连接202上的2.5MHz的信号。PFD 204将连接202上的信号(其充当参考信号)与连接218上接收的反馈信号(其充当VCO 212的输出的指示)进行比较。当PLL150被锁定时，VCO 212输出可以近似为430MHz，当其在时钟分频器216中除以说明性因子172时，产生在连接218上的2.5MHz的反馈信号。环路滤波器208处理连接206上存在的PFD 204的输出并且经由连接210将其输出提供到VCO 212，并且VCO 212可以相应地调整其输出频率。如所解释，当PLL被锁定时，VCO 212的输出可以为具有430MHz频率的信号，并且该信号可以作为时钟信号153(CLK_CARRIER)被输出。当由时钟分频器222除以说明性因子20时，可以产生频率为21.5MHz的信号，并且该信号可以作为时钟信号151(CLK_PWR)被输出。这些时钟信号151(CLK_PWR)和时钟信号153(CLK_CARRIER)可以随后被使用，如上文所详细地解释。公开的范围不限于图2中描绘的精确PLL架构。不同类型的PLL可以在装置100中被实施，只要本文中所描述的功能被实现。类似地，公开的范围不限于本文中所描述的说明性频率。任何合适的频率可以经由连接164提供到装置100，并且任何合适的频率可以由PLL 150和振荡器120产生。
图3是根据实施例的方法300的流程图。方法300可以包括基于第一时钟信号(例如，图1中的连接164上的输入时钟信号(CLK_IN))使用PLL以产生第二时钟信号(例如，图1中的信号151(CLK_PWR))，其中时钟信号频率和时钟信号频率的谐波频率彼此偏移一个或多个最小目标裕度(margin)(步骤302)。方法300可以进一步包括使用第二时钟信号(CLK_PWR)将集成功率子系统(例如，图1中的组件148、142、116和118)驱动(drive)到电隔离的ADC(例如，图1中的ADC 112)，其中功率信号的频率匹配第二时钟信号(CLK_PWR)(步骤304)。方法300可以随后包含经由电隔离阻障将第一时钟信号(CLK_IN)提供到电隔离的ADC(步骤306)。方法300接着可以包含使用从集成功率子系统接收的功率信号为隔离的ADC供电并且使用ADC处的第一时钟信号CLK_IN对分流电阻器两端的测量的电压数据采样(框308)。最后，方法300可以包括经由电隔离阻障将采样的测量数据提供到输出数据引脚(步骤310)。方法300可以根据需要被修改，包含通过添加、删除、修改或重新安排一个或多个步骤。
以上讨论意在是说明性的。对于所属领域的技术人员，一旦完全理解以上公开内容，则许多变体和修改将变得显而易见。旨在将随附权利要求书解释为包涵所有此类变体和修改。

Claims (8)

1.一种用于频率管理的系统，其包括：
频率发生器，其被配置成使用具有第一频率的第一时钟信号生成具有第二频率的第二时钟信号，所述第二频率从所述第一频率偏移，并且所述第二频率的多个谐波频率中的每个从所述第一频率的谐波频率偏移；
功率转换器，其被配置成产生至少部分地对应于所述第二频率的功率信号；以及
模数转换器即ADC，其被配置成以所述第一频率对模拟电压进行采样和转换，所述ADC由所述功率信号供电；
其中所述系统包含多管芯封装件，并且其中所述频率发生器形成在所述封装件的第一管芯上，所述ADC形成在所述封装件的第二管芯上，并且所述功率转换器被分布在所述第一管芯、所述第二管芯和第三管芯之间，所述功率转换器包括变压器以实现所述功率转换器被分布在其之间的所述管芯中的至少两个之间的电隔离。
2.根据权利要求1所述的系统，其中所述功率信号至少部分地是包括交流分量即AC分量的直流信号即DC信号，所述AC分量对应于所述第二频率。
3.根据权利要求1所述的系统，其中所述频率发生器选自包含以下项的组：锁相环路即PLL、延迟锁定环路即DLL、频率锁定环路即FLL和分频器。
4.根据权利要求1所述的系统，其进一步包括数据发送器，其被配置成经由电隔离阻障将所述ADC的输出发送到数据接收器。
5.根据权利要求1所述的系统，其中所述ADC被配置成对分流电阻器两端的所述模拟电压进行采样。
6.一种用于频率管理的系统，其包括：
锁相环路即PLL，其被配置成基于具有第一频率的第一时钟信号生成具有第二频率的第二时钟信号；
功率转换器，其被配置成产生至少部分地对应于所述第二频率的功率信号；
时钟发送器，其被配置成通过第一电隔离阻障发送所述第一时钟信号；
时钟接收器，其被配置成从所述时钟发送器接收所述第一时钟信号；
模数转换器即ADC，其被配置成从所述时钟接收器接收所述第一时钟信号并且以所述第一频率对电测量值进行采样和转换，所述ADC由所述功率信号供电；
数据发送器，其被配置成接收所述ADC的输出并且经由第二电隔离阻障发送所述ADC的所述输出；以及
数据接收器，其被配置成从所述数据发送器接收所述ADC的所述输出并且将所接收的所述ADC的所述输出朝向装置引脚引导，
其中所述第二频率从所述第一频率偏移并且所述第二频率的多个谐波频率中的每个从所述第一频率的至少一个谐波频率偏移；
其中所述PLL被配置成产生以第三频率的第三时钟信号并且将所述第三时钟信号提供到所述时钟发送器，并且其中所述时钟发送器被配置成以所述第三频率将所述第一时钟信号发送到所述时钟接收器。
7.根据权利要求6所述的系统，其中所述功率信号包括直流分量即DC分量和交流分量即AC分量，所述AC分量对应于所述第二频率。
8.根据权利要求6所述的系统，其进一步包括形成所述第一电隔离阻障的至少一部分的一对电容器和形成所述第二电隔离阻障的至少一部分的另一对电容器。
CN201711453271.2A 2016-12-30 2017-12-28 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理 Active CN108270443B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/395,212 US10218374B2 (en) 2016-12-30 2016-12-30 Frequency management for interference reduction of A/D converters powered by switching power converters
US15/395,212 2016-12-30

Publications (2)

Publication Number Publication Date
CN108270443A CN108270443A (zh) 2018-07-10
CN108270443B true CN108270443B (zh) 2023-07-25

Family

ID=62712078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711453271.2A Active CN108270443B (zh) 2016-12-30 2017-12-28 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理

Country Status (2)

Country Link
US (3) US10218374B2 (zh)
CN (1) CN108270443B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10218374B2 (en) 2016-12-30 2019-02-26 Texas Instruments Incorporated Frequency management for interference reduction of A/D converters powered by switching power converters
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor
US10892746B2 (en) * 2019-01-14 2021-01-12 Texas Instruments Incorporated Switch on-time controller with delay line modulator
KR20210057416A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 무선 통신 장치 및 방법
US12021542B2 (en) 2022-03-03 2024-06-25 Texas Instruments Incorporated Device, system, and method for intra-package electromagnetic interference suppression
CN114401005B (zh) * 2022-03-25 2022-06-10 湖南恩智测控技术有限公司 工频干扰消除方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407691B1 (en) * 2000-10-18 2002-06-18 Cirrus Logic, Inc. Providing power, clock, and control signals as a single combined signal across an isolation barrier in an ADC
CN101957218A (zh) * 2009-07-15 2011-01-26 马克西姆综合产品公司 用于感测电容值并将其转换为数字格式的方法和装置
CN102177656A (zh) * 2008-10-08 2011-09-07 高通股份有限公司 时钟净化锁相环
US8581643B1 (en) * 2011-10-28 2013-11-12 Lightlab Imaging, Inc. Phase-lock loop-based clocking system, methods and apparatus
US9236871B1 (en) * 2014-08-15 2016-01-12 Integrated Device Technology, Inc. Digital filter for phase-locked loop integrated circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10105982A1 (de) * 2001-02-09 2002-10-02 Siemens Ag Verfahren zur Auswertung eines Messwertes und zugehörige Schaltungsanordnung
US20080298607A1 (en) * 2007-05-30 2008-12-04 Fortemedia, Inc. Audio interface device and method
US9456257B2 (en) * 2013-09-12 2016-09-27 Texas Instruments Incorporated Device for transferring power from a first circuit to a second circuit
US9544027B2 (en) * 2014-02-19 2017-01-10 Texas Instruments Incorporated Loop powered transmitter with a single tap data isolation transformer and unipolar voltage converters
US9634567B2 (en) * 2015-02-17 2017-04-25 Invensense, Inc. Sensor data acquisition system with integrated power management
US10218374B2 (en) * 2016-12-30 2019-02-26 Texas Instruments Incorporated Frequency management for interference reduction of A/D converters powered by switching power converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407691B1 (en) * 2000-10-18 2002-06-18 Cirrus Logic, Inc. Providing power, clock, and control signals as a single combined signal across an isolation barrier in an ADC
CN102177656A (zh) * 2008-10-08 2011-09-07 高通股份有限公司 时钟净化锁相环
CN101957218A (zh) * 2009-07-15 2011-01-26 马克西姆综合产品公司 用于感测电容值并将其转换为数字格式的方法和装置
US8581643B1 (en) * 2011-10-28 2013-11-12 Lightlab Imaging, Inc. Phase-lock loop-based clocking system, methods and apparatus
US9236871B1 (en) * 2014-08-15 2016-01-12 Integrated Device Technology, Inc. Digital filter for phase-locked loop integrated circuits

Also Published As

Publication number Publication date
US11005489B2 (en) 2021-05-11
US20190158105A1 (en) 2019-05-23
US10218374B2 (en) 2019-02-26
US20180191366A1 (en) 2018-07-05
US20200153449A1 (en) 2020-05-14
CN108270443A (zh) 2018-07-10
US10574252B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
CN108270443B (zh) 用于通过开关功率转换器供电的a/d转换器的干扰减少的频率管理
EP3707801B1 (en) Capacitive wireless power transfer by means of adaptive matching networks
US7557622B2 (en) Precision triangle waveform generator
US20150372682A1 (en) Sampled analog loop filter for phase locked loops
TW201141067A (en) Duty cycle correction circuitry
JP2008079274A (ja) 周波数比較器、周波数合成器及び関連方法
TWI380593B (en) Clock generator, spread spectrum clock generator and method for generating spread spectrum clock signals
JP2004153637A (ja) クロック生成装置
US20070194811A1 (en) Method and arrangement for interference compensation in a voltage-controlled frequency generator
CN103957008A (zh) 一种多环混频锁相频率合成的s频段小步进频率综合器
CN105379117B (zh) 用于产生模拟信号的系统
CN102160291B (zh) 振荡电路、dc-dc转换器和半导体器件
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
US9172432B2 (en) Device and system for communicating on a supply line
JP5718997B2 (ja) アンテナ設備を有するデータ及び／又はコマンド信号伝送デバイス
KR101925042B1 (ko) 클록 발생기
Bhattacharyya et al. Technique for the reduction of output voltage ripple of switched capacitor-based DC–DC converters
Sirat et al. Design Guidelines for Shield-Less PCB-Based Rogowski Coil Sensors With Passive Offset Compensation for Switching Current Measurement
CN108616272A (zh) 一种高精度低抖动时频信号切换装置
CN211905657U (zh) 一种用于民航设备中的多普勒全向信标装置
CN107112906A (zh) 稳定受控的通用高压电源(变型)
US10361621B2 (en) DC power supply with reduced input current ripple
JP6237545B2 (ja) フィールド機器
CN110895324A (zh) 一种用于民航设备中的多普勒全向信标装置
Thulasi et al. Implementation of Frequency Modulated Continuous Wave Radar Altimeter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20210301

Address after: Texas, USA

Applicant after: TEXAS INSTRUMENTS Inc.

Address before: Texas, USA

Applicant before: TEXAS INSTRUMENTS Inc.

Applicant before: TEXAS INSTRUMENTS DEUTSCHLAND GmbH

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant