CN104333381A - 一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器 - Google Patents

Abstract

一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器。设有延时模块、鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、双模/多模分频器、低位抖动模块、分频比值模块、Σ-Δ调制器；延时模块输入端外接参考时钟，输出端经第一鉴频鉴相器接第一电荷泵输入端；第二鉴频鉴相器第1输入端外接参考时钟，输出端接第二电荷泵输入端；两个电荷泵输出端以滤波器接压控振荡器输入端，压控振荡器输出端接双模/多模分频器第1输入端，低位抖动模块输出端和分频比值模块输出端接Σ-Δ调制器输入端，调制器输出端接分频器第2输入端，分频器输出端接第一鉴频鉴相器第2输入端和第二鉴频鉴相器第2输入端。

Description

一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器

技术领域

本发明涉及用于无线通讯的频率合成器，尤其是涉及一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器。

背景技术

无线通信技术的快速发展给社会带来了诸多便利和巨大的市场，随着市场竞争的日益激烈，要求无线通信系统具有更低的成本、更好的性能。无线通信系统主要模块为无线收发模块，影响无线收发模块性能的最基本因素即为本振信号的频率稳定性。如果采用整数频率合成器来产生本振信号，系统最小分辨率为参考时钟频率，那么要提高频率合成器的参考分辨率必须降低参考时钟频率，这样会造成频率合成器的输出噪声极大的增加，同时也减小环路带宽，增加锁定时间，因此人们通常采用分数频率合成器可以很好解决这些问题。所以在高性能的无线通信系统中，一般用分数频率合成器产生本振信号，以获得高性能的无线通信系统。

分数频率合成器中，采用Σ-Δ调制技术可以将量化过程中的低频噪声推向高频，然后通过环路滤波器滤除高频噪声。然而高频噪声通过环路的非线性很容易折叠到带内，无法通过环路滤波器滤除，导致严重恶化带内相位噪声。环路中一般鉴频鉴相-电荷泵的非线性影响最大，所以优化鉴频鉴相-电荷泵的线性度成为研究高性能分数频率合成器必不可少的部分。

文献[1]“Spurious-Tone Suppression Techniques Applied to a Wide-Bandwidth 2.4GHzFractional-NPLL”(Kevin J.Wang,Ashok Swaminathan,Ian Galton；IEEE InternationalSolid-State Circuits Conference，2008，43(12)：2787～2797)中通过在电荷泵电路中加入固定的直流偏移电流，将锁定时工作区域移至线性区，这样可以消除电荷泵充放电失配带来的非线性问题。

文献[2]“Charge pump with perfect current matching characteristics in phase-locked loops”(Jae-Shin Lee,Min-Sun Keel,Shin-I1 Lim,Suki Kim；IEEE ELECTRONICS LETTERS,2000，36(23)：1907～1908)中通过加入运算放大器实现负反馈来提高充放电电流匹配，进而提高整个鉴频鉴相-电荷泵电路的线性度。

文献[3]“A 2.4-GHz Extended-Range Type-IΣΔFractional-N Synthesizer With 1.8-MHzLoop Bandwidth-110-dBc/Hz Phase Noise”(Sudip Shekhar,Daibashish Gangopadhyay,Eum-Chan Woo,and David J.Allstot；IEEE TRANSACTIONS ON CIRCUITS ANDSYSTEMS—II:EXPRESS BRIEFS，2011，58(8)：472～476)中通过控制单级的鉴频鉴相-电荷泵电路，这样可以消除电荷泵充放电电流失配的影响，从而使鉴频鉴相-电荷泵工作在线性区。

文献[1]中通过加入直流偏移电流，使锁定时工作在线性区，但是这将会增加电荷泵输出端的纹波电压，从而增加参考杂散，参考直流偏移电流模块增加了电路的复杂度；文献[2]中通过运算放大器负反馈提高电流匹配特性，但是这样不会减小PMOS开关和NMOS开关之间失配，同时电荷泵的工作频率也受运算放大器带宽限制；文献[3]中通过控制鉴频鉴相-电荷泵工作在单极性区达到线性度的要求，但是这样会增加控制电路的复杂度，额外的电路会引入较大的噪声。

发明内容

本发明的目的在于提供一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器。

本发明设有延时模块、第一鉴频鉴相器、第一电荷泵、第二鉴频鉴相器、第二电荷泵、低通滤波器、压控振荡器、双模/多模分频器、低位抖动模块、分频比值模块、Σ-Δ调制器；

延时模块的输入端外接参考时钟，延时模块的输出端接第一鉴频鉴相器的第1输入端，第一鉴频鉴相器的输出端接第一电荷泵的输入端，第二鉴频鉴相器的第1输入端外接参考时钟，第二鉴频鉴相器的输出端接第二电荷泵的输入端，第一电荷泵的输出端和第二电荷泵的输出端接低通滤波器的输入端，低通滤波器的输出端接压控振荡器的输入端，压控振荡器的输出端接双模/多模分频器的第1输入端，低位抖动模块的输出端和分频比值模块的输出端分别接Σ-Δ调制器的输入端，Σ-Δ调制器的输出端接双模/多模分频器的第2输入端，双模/多模分频器的输出端分别接第一鉴频鉴相器的第2输入端和第二鉴频鉴相器的第2输入端。

所述第一鉴频鉴相器和第二鉴频鉴相器均可采用两个动态D触发器，触发器交叉控制复位，同时加入了使能端EN，EN分别和两个动态D触发器的输出相与控制鉴频鉴相输出。

所述第一电荷泵和第二电荷泵均可采用低压差共源共栅电流镜，以便精确复制电流，同时电荷泵输出级也采用低压差共源共栅结构来稳定输出电流。

本发明的鉴频鉴相-电荷泵用于鉴别输入参考时钟信号和双模/多模分频器输出信号并产生对应的电流驱动低通滤波器，低通滤波器输出的电压控制压控振荡器，Σ-Δ调制器调制双模/多模分频器分频比，双模/多模分频器分频压控振荡器输出并将分频后的信号反馈到鉴频鉴相-电荷泵对模块的输入端。

鉴频鉴相-电荷泵电路设有两个鉴频鉴相模块、两个电荷泵模块和一个延时模块。第一对鉴频鉴相-电荷泵的输入端分别连接外部参考时钟和双模/多模分频器输出信号，用于鉴别输入参考时钟和双模/多模分频器输出信号，输出充放电电流驱动后续的低通滤波器；延时单元输入端连接参考时钟，输出连接第二对鉴频鉴相-电荷泵电路的输入端，用以延时参考时钟并将延时参考时钟信号输入给第二对鉴频鉴相-电荷泵；第二对鉴频鉴相-电荷泵电路输入端连接延时参考时钟和双模/多模分频器输出，用以比较两者的频率和相位，输出的充放电电流和第一对鉴频鉴相-电荷泵输出的充放电电流一起驱动后续的低通滤波器。

鉴频鉴相器采用两个动态D触发器，触发器交叉控制复位，同时加入了使能端EN，EN分别和两个动态D触发器的输出相与控制鉴频鉴相输出。EN＝1时，鉴频鉴相正常工作；EN＝0时，鉴频鉴相输出关断。

电荷泵模块采用了低压差共源共栅电流镜来复制电流，这样电荷泵电路可以在低压下精确复制电流；同时电荷泵输出级也采用低压差共源共栅结构，这样可以增加输出电阻，使电流值随输出电压值影响较小，同时可以减小时钟馈通效应。

电荷泵的输出级所有管子的栅端都接MOS管组成的电容，输出级控制管NMOS漏极接一个PMOS管，输出级控制管PMOS漏极接一个NMOS管作为补偿充放电通道，这样可以减小电荷泵输出端电压的纹波。

所述延时模块输入端接参考时钟，输出的延时参考时钟接第二对鉴频鉴相-电荷泵的输入端，其中延时模块通过计数高频压控振荡器边沿产生，延时的大小tn可以通过仿真确认，延时tn大于双模/多模分频器输出抖动的峰峰值即可。

本发明利用两对鉴频鉴相-电荷泵电路和一个延时模块构成一种新的鉴频鉴相-电荷泵结构，这样频率合成器锁定时，双模/多模分频器的输出边沿在参考时钟边沿和延时参考时钟边沿之间，分频器抖动时引起的电流变化大小一定，这样使整个鉴频鉴相-电荷泵电路线性度好，进而频率合成器带内噪声低。

附图说明

图1为本发明实施例的结构组成框图。

图2为本发明实施例的鉴频鉴相器电路原理图。

图3为本发明实施例的电荷泵电路原理图。

图4为本发明实施例的鉴频鉴相-电荷泵在频率合成器锁定时充放电电流上升下降沿状态图。

具体实施方式

以下实施例将结合附图对本发明作进一步的说明。

参见图1，本发明实施例设有延时t_n模块1、第一鉴频鉴相器2、第一电荷泵3、第二鉴频鉴相器4、第二电荷泵5、低通滤波器6、压控振荡器7、双模/多模分频器8、低位抖动模块9、分频比值模块10、Σ-Δ调制器11。

延时t_n模块1的输入端外接参考时钟ref，延时t_n模块1的输出端接第一鉴频鉴相器2的第1输入端，第一鉴频鉴相器2的输出端接第一电荷泵3的输入端，第二鉴频鉴相器4的第1输入端外接参考时钟ref，第二鉴频鉴相器4的输出端接第二电荷泵5的输入端，第一电荷泵3的输出端和第二电荷泵5的输出端接低通滤波器6的输入端，低通滤波器6的输出端接压控振荡器7的输入端，压控振荡器7的输出端接双模/多模分频器8的第1输入端，低位抖动模块9的输出端和分频比值模块10的输出端分别接Σ-Δ调制器11的输入端，Σ-Δ调制器11的输出端接双模/多模分频器8的第2输入端，双模/多模分频器8的输出端分别接第一鉴频鉴相器2的第2输入端和第二鉴频鉴相器4的第2输入端。

所述第一鉴频鉴相器和第二鉴频鉴相器均可采用两个动态D触发器，触发器交叉控制复位，同时加入了使能端EN，EN分别和两个动态D触发器的输出相与控制鉴频鉴相输出。

所述第一电荷泵和第二电荷泵均可采用低压差共源共栅电流镜，以便精确复制电流，同时电荷泵输出级也采用低压差共源共栅结构来稳定输出电流。

本发明的鉴频鉴相-电荷泵用于鉴别输入参考时钟信号和双模/多模分频器输出信号并产生对应的电流驱动低通滤波器，低通滤波器输出的电压控制压控振荡器，Σ-Δ调制器调制双模/多模分频器分频比，双模/多模分频器分频压控振荡器输出并将分频后的信号反馈到鉴频鉴相-电荷泵对模块的输入端。

鉴频鉴相-电荷泵电路设有两个鉴频鉴相模块、两个电荷泵模块和一个延时模块。第一对鉴频鉴相-电荷泵的输入端分别连接外部参考时钟和双模/多模分频器输出信号，用于鉴别输入参考时钟和双模/多模分频器输出信号，输出充放电电流驱动后续的低通滤波器；延时单元输入端连接参考时钟，输出连接第二对鉴频鉴相-电荷泵电路的输入端，用以延时参考时钟并将延时参考时钟信号输入给第二对鉴频鉴相-电荷泵；第二对鉴频鉴相-电荷泵电路输入端连接延时参考时钟和双模/多模分频器输出，用以比较两者的频率和相位，输出的充放电电流和第一对鉴频鉴相-电荷泵输出的充放电电流一起驱动后续的低通滤波器。

鉴频鉴相器采用两个动态D触发器，触发器交叉控制复位，同时加入了使能端EN，EN分别和两个动态D触发器的输出相与控制鉴频鉴相输出。EN＝1时，鉴频鉴相正常工作；EN＝0时，鉴频鉴相输出关断。

电荷泵模块采用了低压差共源共栅电流镜来复制电流，这样电荷泵电路可以在低压下精确复制电流；同时电荷泵输出级也采用低压差共源共栅结构，这样可以增加输出电阻，使电流值随输出电压值影响较小，同时可以减小时钟馈通效应。

电荷泵的输出级所有管子的栅端都接MOS管组成的电容，输出级控制管NMOS漏极接一个PMOS管，输出级控制管PMOS漏极接一个NMOS管作为补偿充放电通道，这样可以减小电荷泵输出端电压的纹波。

所述延时模块输入端接参考时钟，输出的延时参考时钟接第二对鉴频鉴相-电荷泵的输入端，其中延时模块通过计数高频压控振荡器边沿产生，延时的大小t_n可以通过仿真确认，延时tn大于双模/多模分频器输出抖动的峰峰值即可。

鉴频鉴相器电路原理图参见图2，上动态D触发器用于检测ref信号的上升沿是否超前于div信号，下动态D触发器用于检测div信号的上升沿是否超前于ref信号，通过两组动态D触发器就可以检测输入信号的相位信息。EN使能端控制鉴频鉴相输出，当EN＝1时，鉴频鉴相正常工作；当EN＝0时，鉴频鉴相关断。本发明采用两对鉴频鉴相-电荷泵电路，很好地消除了死区效应，所以为了使延时最小，与门后面的输出接两级反相器或者一个传输门加一个反相器即可，传输门延时和反向器延时相等，并且尽量小，这样可以在满足UP、DN时序的前提下获得最小的延时和最佳匹配。

本发明实施例的电荷泵电路原理图如图3所示，电荷泵采用低压差共源共栅电流镜结构精确复制电流，M7、M8精确复制M1、M2电流，M13、M12精确复制M5、M6电流，M14、M15精确复制M1、M2的电流；输出级M14、M15、M16和M10、M12、M13也为低压差共源共栅结构，可以增加输出阻抗，减小电流随输出电压的漂移，且控制开关M10、M16远离输出端，可以减少时钟馈通效应；补偿充放电通道M23、M11增加了开关闭合和关断瞬间的充放电电流通道，这样可以降低电荷共享、电荷注入效应；电容连接的MOS管M17、M18、M19、M20、M21、M22接在输出级每个管子栅端，滤除干扰信号；这样每个电荷泵模块可以达到比较好的匹配性，虽然双鉴频鉴相-电荷泵结构可以达到很好的线性度，但是每个电荷泵模块良好的匹配，可以减少延时t_n，进而减小频率合成器锁定时的功耗。

通过计数压控振荡器的边沿得到所需的延时t_n，t_n的值的设定可以通过仿真得到，让一对鉴频鉴相-电荷泵工作在频率合成器中，测得div抖动的峰峰值，则t_n>抖动峰峰值即可。

本发明的鉴频鉴相-电荷泵电路在频率合成器中锁定时，第k个周期时双模/多模分频器相位差为δ_k(参考点在参考时钟ref、延时参考时钟dref的中点)，若I_cp为电荷泵充放电静态电流，ò为充放电静态失配电流，i_up为充电电流，i_dn为放电电流，则充放电电流表达式如下：

第k个周期内，向LPF注入的电荷Q_k表达式如下：

$Q_k=\left\{\begin{array}{c}(i_{\mathrm{up}}+i_{\mathrm{dn}}){\mathrm{\&delta;}}_k,{\mathrm{\&delta;}}_k>0\\ -(i_{\mathrm{dn}}+i_{\mathrm{up}}){\mathrm{\&delta;}}_k,{\mathrm{\&delta;}}_k<0\end{array}\right.---\left(2\right)$

则由(2)可知本发明的鉴频鉴相-电荷泵结构充电电流和放电电流完全对称，可以很好地消除电荷泵模块的静态失配电流。

本发明实施例的鉴频鉴相-电荷泵在频率合成器锁定时充放电电流上升下降沿状态如图4所示，第k个周期内充电电荷和放电电荷分别为n一般取2.2，则表达式如下：

$\left\{\begin{array}{c}{Q}_k^{\mathrm{up}}=I_{\mathrm{cp}}\underset{0}{\overset{{\mathrm{\&tau;}}_{\text{r}}^{\mathrm{up}}}{\&Integral;}}\{1-\exp \left(\frac{-\mathrm{nt}}{{\mathrm{\&tau;}}_r^{\mathrm{up}}}\right)\}\mathrm{dt}+I_{\mathrm{cp}}\underset{\frac{t_n}{2}+{\mathrm{\&delta;}}_k}{\overset{\frac{t_n}{2}+{\mathrm{\&delta;}}_k+{\mathrm{\&tau;}}_f^{\mathrm{up}}}{\&Integral;}}\left\{\exp \left(\frac{-n(t-\frac{t_n}{2}-{\mathrm{\&delta;}}_k)}{{\mathrm{\&tau;}}_f^{\mathrm{up}}}\right)\right\}\mathrm{dt}+I_{\mathrm{cp}}(\frac{t_n}{2}+{\mathrm{\&delta;}}_k-{\mathrm{\&tau;}}_r^{\mathrm{up}})\\ Q_k^{\mathrm{dn}}=-I_{\mathrm{cp}}\underset{\frac{t_n}{2}+{\mathrm{\&delta;}}_k}{\overset{\frac{t_n}{2}+{\mathrm{\&delta;}}_k+{\mathrm{\&tau;}}_r^{\mathrm{dn}}}{-}}\{1-\exp \left(\frac{-n(t-\frac{t_n}{2}-{\mathrm{\&delta;}}_k)}{{\mathrm{\&tau;}}_r^{\mathrm{dn}}}\right)\}\mathrm{dt}-I_{\mathrm{cp}}\underset{t_n}{\overset{t_n+{\mathrm{\&tau;}}_f^{\mathrm{dn}}}{\&Integral;}}\left\{\exp \left(\frac{-n(t-t_n)}{{\mathrm{\&tau;}}_f^{\mathrm{dn}}}\right)\right\}\mathrm{dt}-I_{\mathrm{cp}}(\frac{t_n}{2}-{\mathrm{\&delta;}}_k-{\mathrm{\&tau;}}_r^{\mathrm{dn}})\end{array}\right.---\left(3\right)$

其中t_n参考时钟延时时间，分别为充电电流上升时间、充电电流下降时间、放电电流上升时间、放电电流下降时间。从式(3)可以推导出上升沿、下降沿动态失配造成的电流失配如下：

$i_{k,\mathrm{error}}=\frac{I_{\mathrm{cp}}}{T_{\mathrm{ref}}}(\frac{{\mathrm{\&tau;}}_f^{\mathrm{up}}-{\mathrm{\&tau;}}_r^{\mathrm{up}}}{n}-\frac{{\mathrm{\&tau;}}_f^{\mathrm{dn}}-{\mathrm{\&tau;}}_r^{\mathrm{dn}}}{n})---\left(4\right)$

其中T_ref为参考时钟的周期，从式(4)可知本发明的鉴频鉴相-电荷泵结构引起的动态失配电流非常小。

本发明利用延时处理，让双模/多模分频器的输出信号边沿处于参考时钟边沿和延时参考时钟边沿之间，双模/多模分频器输出信号抖动或者偏移时就可以达到高度的线性度；且本发明电路实现简单，器件占用的芯片面积小，完全兼容CMOS工艺，极易于集成于SOC中。

Claims (3)

1.一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器，其特征在于设有延时模块、第一鉴频鉴相器、第一电荷泵、第二鉴频鉴相器、第二电荷泵、低通滤波器、压控振荡器、双模/多模分频器、低位抖动模块、分频比值模块、Σ-Δ调制器；

延时模块的输入端外接参考时钟，延时模块的输出端接第一鉴频鉴相器的第1输入端，第一鉴频鉴相器的输出端接第一电荷泵的输入端，第二鉴频鉴相器的第1输入端外接参考时钟，第二鉴频鉴相器的输出端接第二电荷泵的输入端，第一电荷泵的输出端和第二电荷泵的输出端接低通滤波器的输入端，低通滤波器的输出端接压控振荡器的输入端，压控振荡器的输出端接双模/多模分频器的第1输入端，低位抖动模块的输出端和分频比值模块的输出端分别接Σ-Δ调制器的输入端，Σ-Δ调制器的输出端接双模/多模分频器的第2输入端，双模/多模分频器的输出端分别接第一鉴频鉴相器的第2输入端和第二鉴频鉴相器的第2输入端。

2.如权利要求1所述一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器，其特征在于所述第一鉴频鉴相器和第二鉴频鉴相器均采用两个动态D触发器，触发器交叉控制复位。

3.如权利要求1所述一种基于高线性鉴频鉴相-电荷泵对电路的频率合成器，其特征在于所述第一电荷泵和第二电荷泵均采用低压差共源共栅电流镜。