CN104980126A - 一种时钟占空比调整电路及多相位时钟产生器 - Google Patents

一种时钟占空比调整电路及多相位时钟产生器 Download PDF

Info

Publication number
CN104980126A
CN104980126A CN201410129747.7A CN201410129747A CN104980126A CN 104980126 A CN104980126 A CN 104980126A CN 201410129747 A CN201410129747 A CN 201410129747A CN 104980126 A CN104980126 A CN 104980126A
Authority
CN
China
Prior art keywords
clock
clock signal
delay
duty cycle
duty ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410129747.7A
Other languages
English (en)
Inventor
陈中盟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201410129747.7A priority Critical patent/CN104980126A/zh
Priority to PCT/CN2015/075206 priority patent/WO2015149653A1/zh
Publication of CN104980126A publication Critical patent/CN104980126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种时钟占空比调整电路及多相位时钟产生器。本发明的时钟占空比调整电路，包括：时钟延时处理模块和时钟调整模块；所述时钟延时处理模块用于对所述时钟占空比调整电路的输入时钟信号进行延时得到延时时钟信号，以及获取所述时钟占空比调整电路的输出时钟信号，根据所述输出时钟信号的占空比调整所述输入时钟信号与所述延时时钟信号之间的延时；所述时钟调整模块用于根据所述延时时钟信号对所述输入时钟信号的占空比进行调节得到所述输出时钟信号；本发明的时钟占空比调整电路能够对时钟信号的占空比调整，并且可以节省动态功耗和提高时钟占空比的调整精度。

Description

一种时钟占空比调整电路及多相位时钟产生器
技术领域
本发明涉及时钟调整领域，尤其涉及到一种时钟占空比调整电路及多相位时钟产生器。
背景技术
为了增加DDR,SDRAM等高速系统的吞吐量，这些系统采用了双边沿触发方式工作，因此，50%的时钟占空比对于双边沿触发的系统正常工作非常重要。
现有技术中产生调节时钟信号占空比的方法主要包括以下两种：
第一种，如美国专利（US6320438）介绍的采用负反馈脉冲调整电路来调节输出时钟的占空比，将输出时钟的占空比信息转换为电流或者电压来调整环路中时钟的slew rate，进而调整时钟信号的占空比。具体地，电路框图如图1所示，该专利占空比调整的过程为：利用RC滤波电路将输出时钟DRIVER OUT的占空比转化为电压DET OUT，如果占空比不等于50%，那么DET OUT就不等于VDD/2，两者之间的电压误差通过误差放大器30转化为控制电压CTL，CTL用于调节PMOS12和NMOS18的栅电压，改变DRIVER IN信号的slew rate(压摆率)，改变slew rate(压摆率)就是改变上升沿和下降沿的斜率，从而调整信号的占空比。
第二种，如美国专利（US6853225）介绍的方法，通过混相器混合相位相同但相位变化不同的时钟信号和反相时钟信号，以抵消相位变化，从而产生粗略校正的时钟信号，由于混相器的线性度较低；使得混相器输出时钟的占空比精度差，为了进一步提高校正精度，还增加了一级DCC对混相器的输出时钟进一步占空比调整。具体地，如图2所示，该专利的占空比调整的过程为：通过两个DLL得到相位相反的时钟clk1和clk2，然后通过混相器得到一个粗略调整占空比的信号clk_hpg，然后再加一个DCC LOOP来进一步调整clk_hpg的占空比；DCC LOOP就是通过将clk_out的占空比转化成控制电压，来调整DCC中的差分放大器的输出时钟的压摆率，从而调整占空比。
然而现有占空比调整方案存在以下缺陷：
（1）第一种方法，将占空比信息转换为电流或者电压来调整环路中时钟的slew rate(压摆率)进而调整时钟占空比，会因为slow rate(压摆率)导致动态功耗增加；
（2）第二种方法，使用混相器来调整占空比，然而混相器的线性度也会给时钟占空比带来较大影响，这样会带来占空比误差，导致时钟占空比调整不精确。
所以现有的时钟占空比调整方案有着这样那样的缺陷，本领域技术人员急切需要一种新的占空比调整电路来调整时钟占空比。
发明内容
本发明要解决的主要技术问题是，提供一种时钟占空比调整电路及多相位时钟产生器，能够对时钟信号的占空比调整，并且可以节省动态功耗和提高时钟占空比的调整精度。
为解决上述技术问题，本发明提供一种时钟占空比调整电路，包括：时钟延时处理模块和时钟调整模块；
所述时钟延时处理模块用于对所述时钟占空比调整电路的输入时钟信号进行延时得到延时时钟信号，以及获取所述时钟占空比调整电路的输出时钟信号，根据所述输出时钟信号的占空比调整所述输入时钟信号与所述延时时钟信号之间的延时；
所述时钟调整模块用于根据所述延时时钟信号对所述输入时钟信号的占空比进行调节得到所述输出时钟信号。
进一步地，所述时钟调整模块用于检测所述输入时钟信号和所述延时时钟信号的上升沿，当检测到所述输入时钟信号的上升沿时输出上升沿，当检测到所述延时时钟信号的上升沿时输出下降沿。
进一步地，所述时钟延时处理模块用于当所述输出时钟信号的占空比大于0.5时减小所述输入时钟信号与所述延时时钟信号之间的延时，当所述输出时钟信号的占空比小于0.5时增大所述输入时钟信号与所述延时时钟信号之间的延时。
进一步地，所述时钟延时处理模块包括：时钟延时模块和时钟反馈模块；
所述时钟反馈模块用于获取所述输出时钟信号，将所述输出时钟信号的占空比转换为控制电压；
所述时钟延时模块用于对所述输入时钟信号进行延时得到所述延时时钟信号，并且根据所述控制电压调整所述输入时钟信号与所述延时时钟信号之间的延时。
进一步地，所述时钟反馈模块用于将所述输出时钟信号的占空比转换为变化的控制电压；所述时钟延时模块用于根据所述控制电压的变化调整所述输入时钟信号与所述延时时钟信号之间的延时。
进一步地，所述时钟反馈模块用于当所述输出时钟信号的占空比大于0.5时，将其转换为呈减小状态的控制电压；当所述输出时钟信号的占空比小于0.5时，将其转换为呈增大状态的控制电压；
所述时钟延时模块用于当所述控制电压处于减小状态时减小所述输入时钟信号与所述延时时钟信号之间的延时，当所述控制电压处于增大状态时增大所述输入时钟信号与所述延时时钟信号之间的延时。
进一步地，所述时钟反馈模块为电荷泵，所述电荷泵由电流舵鉴相器和低通滤波器串联构成；所述电流舵鉴相器用于将所述输出时钟信号的占空比转换为控制电压，并利用所述控制电压给低通滤波器充放电得到呈增大或减小状态的控制电压。
进一步地，所述时钟延时模块为压控延时器，所述时钟调整模块为上升沿检测器。
同样为了解决上述的技术问题，本发明还提供了一种多相位时钟产生器，包括DLL（延迟锁定环）电路和至少两个如权利要求1-7任一项所述的时钟占空比调整电路；所述DLL电路用于产生至少两种不同相位的时钟信号；所述至少两个时钟占空比调整电路用于分别对至少两种不同相位的时钟信号进行占空比调节；所述时钟占空比调整电路的个数与所述DLL电路产生时钟信号的相位种类对应。
进一步地，所述多相位时钟产生器还包括控制电路，所述控制电路用于控制所述时钟占空比调整电路是否工作。
本发明的有益效果是：
本发明提供了一种时钟占空比调整电路及多相位时钟产生器，能够对时钟信号的占空比调整，并且可以节省动态功耗和提高时钟占空比的调整精度。本发明的时钟占空比调整电路，包括：时钟延时处理模块和时钟调整模块；所述时钟延时处理模块用于对所述时钟占空比调整电路的输入时钟信号进行延时得到延时时钟信号，以及获取所述时钟占空比调整电路的输出时钟信号，根据所述输出时钟信号的占空比调整所述输入时钟信号与所述延时时钟信号之间的延时；所述时钟调整模块用于根据所述延时时钟信号对所述输入时钟信号的占空比进行调节得到所述输出时钟信号；本发明调整电路利用输入时钟信号的延时时钟信号对输入时钟信号进行调节，并且利用输出时钟信号的占空比动态调整延时时钟信号最终可以得到所需占空比（例如50%）的输出时钟信号；本发明的调整电路不需要将时钟占空比信息转变为slew rate来调整输出时钟占空比，避免了由于slow rate(压摆率)导致的动态功耗增加，达到了减小电源高电平与电流地直通的时间效果，节省了动态功耗；同时本发明的调整电路不需要使用混相器来调整，避免了由于混相器精度不确定所带来的占空比误差；所以本发明的时钟占空比调整电路与现有技术的调整电路相比能够节省功耗、提高占空比调整的精确度。
进一步，本发明的时钟占空比调整电路利用电荷泵将时钟占空比信息转换为控制电压，而不采用误差控制放大器将时钟占空比信息转为控制电压，避免了误差控制放大器在高频时增益的降低所带来的功耗增加、占空比调整精度下降问题，与现有技术相比，增大了环路增益，提高了占空比调整的精度和响应速度。
附图说明
图1为现有技术中一种时钟占空比调整电路的结构示意图；
图2为现有技术中另一种时钟占空比调整电路的结构示意图；
图3为本发明实施例一提供的第一种时钟占空比调整电路的结构示意图；
图4为本发明实施例一提供的第二种时钟占空比调整电路的结构示意图；
图5为本发明实施例一提供的一种上升沿检测器的时序图；
图6为本发明实施例一提供的第三种时钟占空比调整电路的结构示意图；
图7为本发明实施例二提供的一种时钟占空比调整电路的结构示意图；
图8为本发明实施例二提供的一种电荷泵的结构示意图；
图9为本发明实施例三提供的第一种多相位时钟产生器的结构示意图；
图10为本发明实施例三提供的第二种多相位时钟产生器的结构示意图；
图11为本发明实施例三提供的第三种多相位时钟产生器的结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一：
如图3所示，本实施例提供了一种时钟占空比调整电路，包括：时钟延时处理模块和时钟调整模块；
所述时钟延时处理模块用于对所述时钟占空比调整电路的输入时钟信号CLK_IN进行延时得到延时时钟信号CLK_IN_DELAY，以及获取所述时钟占空比调整电路的输出时钟信号，根据所述输出时钟信号CLK_OUT的占空比调整所述输入时钟信号与所述延时时钟信号之间的延时Tdealy；
所述时钟调整模块用于根据所述延时时钟信号CLK_IN_DELAY对所述输入时钟信号CLK_IN的占空比进行调节得到所述输出时钟信号CLK_OUT。
本实施例时钟占空比调整电路主要思想：通过输入时钟信号的延时时钟信号对输入时钟信号的占空比调节，并且利用反馈的输出时钟信号的占空比动态地调整输入时钟信号与延时时钟信号之间的延时，最终形成整个调整电路形成一个动态平衡即可得到预设占空比的输出时钟信号。利用本实施例的时钟占空比调整电路，可以得到占空比为50%的输出时钟信号，具体地可以，在调整电路的输出时钟信号的占空比为50%时不调整所述输入时钟信号与所述延时时钟信号之间的延时，在其他占空比不等于50%的情况下调整延时即可。本实施例的时钟占空比电路可以根据不同设置产生不同占空比的输出时钟信号。本实施例的时钟占空比调整电路与现有技术相比，不需要将时钟占空比信息转变为slewrate来调整输出时钟占空比，达到了减小电源高电平与电流地直通的时间效果，节省了动态功耗，也避免了由于混相器精度不确定所带来的占空比误差。
本实施例的时钟占空比调整电路中时钟调整模块调节时钟信号占空比的方式为通过调节时钟信号高电平持续的时间来调节时钟信号占空比，具体地，本实施例中所述调制模块可用于检测所述输入时钟信号和所述延时时钟信号的上升沿，当检测到所述输入时钟信号的上升沿时输出上升沿，当检测到所述延时时钟信号的上升沿时输出下降沿；如图4所示，优先地，本实施例时钟调整模块可以为上升沿检测器。如图5所示，当上升沿检测器检测到CLK_IN时，上升沿检测器的输出信号CLK_OUT也输出上升沿，当检测到CLK_IN_DELAY的上升沿时，CLK_OUT才由高电平变为低电平，本实施例输出时钟信号CLK_OUT的占空比取决于CLK_OUT由CLK_IN_DELAY与CLK_IN之间的延时Tdealy。
在图5所示调节占空比方式的基础上，优选地，本实施例调整电路中所述时钟延时处理模块用于当所述输出时钟信号CLK_OUT的占空比大于0.5时减小所述输入时钟信号CLK_IN与所述延时时钟信号CLK_IN_DELAY之间的延时Tdealy，当所述输出时钟信号CLK_OUT的占空比小于0.5时增大所述输入时钟信号CLK_IN与所述延时时钟信号CLK_IN_DELAY之间的延时Tdealy。通过上述的调整，本实施例调整电路可以将任意占空比的输入时钟信号调节成占空比为0.5的输出时钟信号，例如CLK_OUT的占空比为0.6>0.5，时钟延时处理模块就会减小Tdealy，从而减小占空比直到CLK_OUT的占空比为0.5；又或者如CLK_OUT的占空比为0.4<0.5，时钟延时处理模块就会增大Tdealy，从而增大占空比直到CLK_OUT的占空比为0.5。
如图6所示，优先地，本实施例中所述时钟延时处理模块包括：时钟延时模块和时钟反馈模块；所述时钟反馈模块用于获取所述输出时钟信号，将所述输出时钟信号的占空比转换为控制电压Vctrl；所述时钟延时模块用于对所述输入时钟信号进行延时得到所述延时时钟信号，并且根据所述控制电压Vctrl调整所述输入时钟信号与所述延时时钟信号之间的延时。本实施例的调整电路可以将将输出的时钟占空比信息转换为控制电压，通过控制电压来控制时钟延时模块调整输入时钟信号CLK_IN与所述延时时钟信号CLK_IN_DELAY之间的延时Tdealy。优先地，本实施例中时钟延时模块可以为压控延时器。
优先地，本实施例时钟反馈模块用于将所述输出时钟信号的占空比转换为变化的控制电压Vctrl；时钟延时模块用于根据所述控制电压Vctrl的变化调整所述输入时钟信号与所述延时时钟信号之间的延时。
优先地，当所述输出时钟信号的占空比大于0.5时，所述时钟反馈模块用于当所述输出时钟信号的占空比大于0.5时，将其转换为呈减小状态的控制电压；当所述输出时钟信号的占空比小于0.5时，将其转换为呈增大状态的控制电压；
时钟延时模块用于当所述控制电压处于减小状态时减小所述输入时钟信号与所述延时时钟信号之间的延时，当所述控制电压处于增大状态时增大所述输入时钟信号与所述延时时钟信号之间的延时。
为了增大调整电路环路，提高了占空比调整的精度和响应速度，本实施例优先时钟反馈模块为电荷泵，利用电荷泵将输出时钟信号占空比转换为变化的控制电压。本实施例电荷泵由电流舵鉴相器和低通滤波器串联构成；所述电流舵鉴相器用于将所述输出时钟信号的占空比转换为控制电压，并利用所述控制电压给低通滤波器充放电得到呈增大或减小状态的控制电压。
实施例二：
如图7，本实施例提供了一种时钟占空比调整电路，该电路由压控延时器、上升沿检测器、电荷泵组成，电荷泵又由电流舵鉴相器和低通滤波器组成。上升沿检测器构成了本发明的时钟调整模块，压控延时器以及电荷泵构成了本发明的时钟延时处理模块，其中电荷泵作为时钟反馈模块。压控延时器的作用是随着控制电压Vctrl的变化而调整输出信号CLK_IN_DELAY与输入信号CLK_IN之间的延时，上升沿检测器用于检测CLK_IN和CLK_IN_DELAY两个信号的上升沿，当检测到CLK_IN的上升沿时，上升沿检测器的输出信号CLK_OUT也输出上升沿，当检测到CLK_IN_DELAY的上升沿时，CLK_OUT才由高电平变为低电平，上升沿检测器的时序图如图5所示。因此调整CLK_IN_DELAY的上升沿出现时刻，即调整压控延时器的控制电压Vctrl，改变压控延时器的延时Tdealy，便可以调整输出时钟信号CLK_OUT的高电平持续时间Thigh，从而调整CLK_OUT的占空比。
为了调整输出时钟CLK_OUT的占空比，从而得到50%的占空比；本实施例调整电路中增加了一个反馈电路（即电荷泵）来调整压控延时器的控制电压，反馈电路采用了电流舵鉴相器将输出时钟信号CLK_OUT的占空比转化为控制电压Vctrl，低通滤波器用于平滑Vctrl和增大反馈环路的电路增益，电流舵鉴相器和低通滤波器组成了一个如图8所示的电荷泵，当CLK_OUT的电平为低电平时，电流舵鉴相器的充电电流Iup对低通滤波器充电，使得Vctrl增大，当CLK_OUT的电平为高电平时，电流舵鉴相器的放电电流Idown对低通滤波器放电，使得Vctrl减小，当反馈环路达到稳定时，可以得到Iup*Tlow=Idown*Thigh(其中Tlow为CLK_OUT一个时钟周期中的低电平持续时间，Thigh为CLK_OUT一个时钟周期中的高电平持续时间),若电流舵鉴相器中的充放电电流相等，则Tlow=Thigh，这样就得到了占空比为50%的输出时钟信号CLK_OUT。本实施例压控延时器和电荷泵实现当输出时钟信号的占空比不为50%时输出呈变化状态的控制电压，然后压控延时器通过控制电压的变化来控制延时使得输出时钟信号的占空最终为50%。
本实施例的时钟占比空调整电路可以将任意占空比的时钟信号调整为占空为50%的时钟信号，其不需要将输出时钟占空比信息转变为slew rate来调整输出时钟占空比，也不需要使用混相器来调整，而是通过将输出时钟占空比信息转化为输入时钟的上升沿延时信息来调整输出时钟的占空比；与现有技术相比，可以节省功耗以及提升占空比调整精度。
另外本实施例使用了一个电荷泵将输出的时钟占空比信息转换为控制电压，增大了环路增益，提高了占空比调整的精度和响应速度，避免了误差控制放大器在高频时增益的降低所带来的功耗增加、占空比调整精度下降问题。
实施例三：
如图9所示，本实施例提供了一种多相位时钟产生器，包括DLL(DelayLocked Loop,延迟锁定环）电路和至少两个上述实施例接介绍的时钟占空比调整电路（调整电路1-n）；所述DLL电路用于产生至少两种不同相位的时钟信号（CLK-1、CLK-2……CLK-n）；所述至少两个时钟占空比调整电路用于分别对至少两种不同相位的时钟信号进行占空比调节；所述时钟占空比调整电路的个数与所述DLL电路产生时钟信号的相位种类对应。
所述时钟占空比调整电路的个数与所述DLL电路产生时钟信号的相位种类对应指的是，DLL电路产生几种相位的时钟信号就需要几个时钟占空比调整电路。例如产生8种不同相位的时钟信号就需要8个时钟占空比调整电路，对每种相位的时钟信号进行调整。
优先地，如图10所示，为了减少功耗，还可以增加一个控制电路，所述控制电路用于控制所述时钟占空比调整电路是否工作。本实施例中的控制电路可以为译码器。
本实施例介绍的是时钟占空比调整电路的应用，应当理解，本发明的时钟占空比调整电路不仅仅限于调整DLL电路中的时钟信号，还可以调整其他电路产生的时钟信号。
下面以产生8种不同相位的时钟信号的多相位时钟产生器来具体介绍本实施例的多相位时钟产生器。如图11所示，该多相位时钟产生器包括：传统DLL电路、3x8译码器以及8个如上所述的时钟占空比调整电路；虚线框中的电路是传统DLL结构，其中延时单元有8个，每个延时单元的延时一致，故每个延时单元的相移是45度，可以产生CLK_45、CLK_90、CLK_135、CLK_180、CLK_225、CLK_270、CLK_315、CLK_3608种不同相位的信号。8个时钟占空比调整电路分别对8种不同相位的信号进行占空比调整，输出占空比为50%的8种不同相位的信号；3x8译码器用作开关来控制占空比调整电路的工作与否。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种时钟占空比调整电路，其特征在于，包括：时钟延时处理模块和时钟调整模块；
所述时钟延时处理模块用于对所述时钟占空比调整电路的输入时钟信号进行延时得到延时时钟信号，以及获取所述时钟占空比调整电路的输出时钟信号，根据所述输出时钟信号的占空比调整所述输入时钟信号与所述延时时钟信号之间的延时；
所述时钟调整模块用于根据所述延时时钟信号对所述输入时钟信号的占空比进行调节得到所述输出时钟信号。
2.如权利要求1所述的时钟占空比调整电路，其特征在于，所述时钟调整模块用于检测所述输入时钟信号和所述延时时钟信号的上升沿，当检测到所述输入时钟信号的上升沿时输出上升沿，当检测到所述延时时钟信号的上升沿时输出下降沿。
3.如权利要求2所述的时钟占空比调整电路，其特征在于，所述时钟延时处理模块用于当所述输出时钟信号的占空比大于0.5时减小所述输入时钟信号与所述延时时钟信号之间的延时，当所述输出时钟信号的占空比小于0.5时增大所述输入时钟信号与所述延时时钟信号之间的延时。
4.如权利要求3所述的时钟占空比调整电路，其特征在于，所述时钟延时处理模块包括：时钟延时模块和时钟反馈模块；
所述时钟反馈模块用于获取所述输出时钟信号，将所述输出时钟信号的占空比转换为控制电压；
所述时钟延时模块用于对所述输入时钟信号进行延时得到所述延时时钟信号，并且根据所述控制电压调整所述输入时钟信号与所述延时时钟信号之间的延时。
5.如权利要求4所述的时钟占空比调整电路，其特征在于，所述时钟反馈模块用于将所述输出时钟信号的占空比转换为变化的控制电压；
所述时钟延时模块用于根据所述控制电压的变化调整所述输入时钟信号与所述延时时钟信号之间的延时。
6.如权利要求5所述的时钟占空比调整电路，其特征在于，所述时钟反馈模块用于当所述输出时钟信号的占空比大于0.5时，将其转换为呈减小状态的控制电压；当所述输出时钟信号的占空比小于0.5时，将其转换为呈增大状态的控制电压；
所述时钟延时模块用于当所述控制电压处于减小状态时减小所述输入时钟信号与所述延时时钟信号之间的延时，当所述控制电压处于增大状态时增大所述输入时钟信号与所述延时时钟信号之间的延时。
7.如权利要求6所述的时钟占空比调整电路，其特征在于，所述时钟反馈模块为电荷泵，所述电荷泵由电流舵鉴相器和低通滤波器串联构成；所述电流舵鉴相器用于将所述输出时钟信号的占空比转换为控制电压，并利用所述控制电压给低通滤波器充放电得到呈增大或减小状态的控制电压。
8.如权利要求4-7任一项所述的时钟占空比调整电路，其特征在于，所述时钟延时模块为压控延时器，所述时钟调整模块为上升沿检测器。
9.一种多相位时钟产生器，其特征在于，包括延迟锁定环电路和至少两个如权利要求1-8任一项所述的时钟占空比调整电路；所述延迟锁定环电路用于产生至少两种不同相位的时钟信号；所述至少两个时钟占空比调整电路用于分别对至少两种不同相位的时钟信号进行占空比调节；所述时钟占空比调整电路的个数与所述延迟锁定环电路产生时钟信号的相位种类对应。
10.如权利要求9所述的多相位时钟产生器，其特征在于，还包括控制电路，所述控制电路用于控制所述时钟占空比调整电路是否工作。
CN201410129747.7A 2014-04-01 2014-04-01 一种时钟占空比调整电路及多相位时钟产生器 Pending CN104980126A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410129747.7A CN104980126A (zh) 2014-04-01 2014-04-01 一种时钟占空比调整电路及多相位时钟产生器
PCT/CN2015/075206 WO2015149653A1 (zh) 2014-04-01 2015-03-27 一种时钟占空比调整电路及多相位时钟产生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410129747.7A CN104980126A (zh) 2014-04-01 2014-04-01 一种时钟占空比调整电路及多相位时钟产生器

Publications (1)

Publication Number Publication Date
CN104980126A true CN104980126A (zh) 2015-10-14

Family

ID=54239388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410129747.7A Pending CN104980126A (zh) 2014-04-01 2014-04-01 一种时钟占空比调整电路及多相位时钟产生器

Country Status (2)

Country Link
CN (1) CN104980126A (zh)
WO (1) WO2015149653A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106941347A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 占空比调节装置
CN106961260A (zh) * 2017-02-21 2017-07-18 西安电子科技大学 低功耗可调频率、可调占空比的时钟产生电路
CN107612651A (zh) * 2017-09-29 2018-01-19 北京无线电测量研究所 一种同步信号调整方法和系统
CN108055020A (zh) * 2017-12-15 2018-05-18 天津津航计算技术研究所 一种低抖动、快速锁定的cmos时钟占空比调整电路
CN108599756A (zh) * 2018-08-01 2018-09-28 灿芯半导体(上海)有限公司 一种自动调整信号占空比的ddr接口电路
CN109688354A (zh) * 2018-12-28 2019-04-26 北京思比科微电子技术股份有限公司 一种模拟增强图像对比度的方法
CN110365450A (zh) * 2019-08-14 2019-10-22 上海卫星工程研究所 星载高速可调速率数据传输接口及传输方法
CN110459161A (zh) * 2019-08-23 2019-11-15 北京集创北方科技股份有限公司 接收装置、驱动芯片、显示装置及电子设备
CN113162586A (zh) * 2021-04-16 2021-07-23 南京大学 一种时钟占空比修调方法及系统
CN113852362A (zh) * 2021-12-01 2021-12-28 广东芯炽集成电路技术有限公司 一种用于高速模数转换器的占空比可调电路
CN116800230A (zh) * 2023-06-29 2023-09-22 重庆赛力斯新能源汽车设计院有限公司 一种采样装置的延时触发方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232285A (zh) * 2007-01-24 2008-07-30 海力士半导体有限公司 Dll电路及其控制方法
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN103560768A (zh) * 2013-11-06 2014-02-05 中国电子科技集团公司第二十四研究所 占空比调节电路
CN203457123U (zh) * 2011-12-29 2014-02-26 英特尔公司 用于时钟布置的装置和系统
US20140062551A1 (en) * 2012-08-31 2014-03-06 Wreeju Bhaumik Method and systems for high-precision pulse-width modulation
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8169243B2 (en) * 2009-04-02 2012-05-01 Qualcomm Incorporated Techniques for non-overlapping clock generation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232285A (zh) * 2007-01-24 2008-07-30 海力士半导体有限公司 Dll电路及其控制方法
CN102075167A (zh) * 2010-11-22 2011-05-25 西安电子科技大学 时钟调整电路和时钟电路的调整方法
CN102347767A (zh) * 2011-06-09 2012-02-08 东南大学 数模混合模式时钟占空比校准电路
CN203457123U (zh) * 2011-12-29 2014-02-26 英特尔公司 用于时钟布置的装置和系统
US20140062551A1 (en) * 2012-08-31 2014-03-06 Wreeju Bhaumik Method and systems for high-precision pulse-width modulation
CN103560768A (zh) * 2013-11-06 2014-02-05 中国电子科技集团公司第二十四研究所 占空比调节电路
CN104113303A (zh) * 2014-02-26 2014-10-22 西安电子科技大学 50%占空比时钟产生电路

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106961260A (zh) * 2017-02-21 2017-07-18 西安电子科技大学 低功耗可调频率、可调占空比的时钟产生电路
CN106961260B (zh) * 2017-02-21 2019-07-09 西安电子科技大学 低功耗可调频率、可调占空比的时钟产生电路
CN106941347B (zh) * 2017-03-17 2019-08-06 中国电子科技集团公司第二十四研究所 占空比调节装置及方法
CN106941347A (zh) * 2017-03-17 2017-07-11 中国电子科技集团公司第二十四研究所 占空比调节装置
CN107612651A (zh) * 2017-09-29 2018-01-19 北京无线电测量研究所 一种同步信号调整方法和系统
CN108055020A (zh) * 2017-12-15 2018-05-18 天津津航计算技术研究所 一种低抖动、快速锁定的cmos时钟占空比调整电路
CN108599756A (zh) * 2018-08-01 2018-09-28 灿芯半导体(上海)有限公司 一种自动调整信号占空比的ddr接口电路
CN109688354B (zh) * 2018-12-28 2021-09-07 北京思比科微电子技术股份有限公司 一种模拟增强图像对比度的方法
CN109688354A (zh) * 2018-12-28 2019-04-26 北京思比科微电子技术股份有限公司 一种模拟增强图像对比度的方法
CN110365450A (zh) * 2019-08-14 2019-10-22 上海卫星工程研究所 星载高速可调速率数据传输接口及传输方法
CN110365450B (zh) * 2019-08-14 2021-12-07 上海卫星工程研究所 星载高速可调速率数据传输接口及传输方法
CN110459161A (zh) * 2019-08-23 2019-11-15 北京集创北方科技股份有限公司 接收装置、驱动芯片、显示装置及电子设备
CN113162586A (zh) * 2021-04-16 2021-07-23 南京大学 一种时钟占空比修调方法及系统
CN113162586B (zh) * 2021-04-16 2024-02-13 南京大学 一种时钟占空比修调方法及系统
CN113852362A (zh) * 2021-12-01 2021-12-28 广东芯炽集成电路技术有限公司 一种用于高速模数转换器的占空比可调电路
CN113852362B (zh) * 2021-12-01 2022-02-08 广东芯炽集成电路技术有限公司 一种用于高速模数转换器的占空比可调电路
CN116800230A (zh) * 2023-06-29 2023-09-22 重庆赛力斯新能源汽车设计院有限公司 一种采样装置的延时触发方法及装置

Also Published As

Publication number Publication date
WO2015149653A1 (zh) 2015-10-08

Similar Documents

Publication Publication Date Title
CN104980126A (zh) 一种时钟占空比调整电路及多相位时钟产生器
CN102055436B (zh) 用于校正时钟信号的占空比的装置和方法
KR101083639B1 (ko) 반도체 장치 및 그 동작 방법
US7548100B2 (en) Delay locked loop
US7388415B2 (en) Delay locked loop with a function for implementing locking operation periodically during power down mode and locking operation method of the same
KR100605604B1 (ko) 지연 고정 루프 및 그 제어 방법
USRE46231E1 (en) Duty detection circuit, clock generation circuit including the duty detection circuit, and semiconductor device
US8610473B2 (en) Phase lock loop with adaptive loop bandwidth
KR101027679B1 (ko) Ｄｌｌ 회로
US8432202B2 (en) Digital locked loops and methods with configurable operating parameters
US7352219B2 (en) Duty cycle corrector
CN102638246B (zh) 占空比调整电路
US9584140B2 (en) Apparatuses, methods, and circuits including a delay circuit
CN102983842A (zh) 占空比调整电路
CN104113303A (zh) 50%占空比时钟产生电路
US8451064B2 (en) Voltage-controlled oscillator module having adjustable oscillator gain and related operating methods
CN111492584B (zh) 用于提供分频时钟的设备及方法
KR20130110989A (ko) 클럭 생성 회로
KR100843002B1 (ko) 듀티 사이클 보정 회로 및 이를 갖는 지연 고정 루프
TWI819529B (zh) 占空比校正裝置及占空比校正方法
CN105610434A (zh) 一种自适应的延迟锁相环
US8482326B2 (en) DLL circuit, semiconductor device including the same, and data processing system
US20150109034A1 (en) Delay architecture for reducing downtime during frequency switching
CN113162586B (zh) 一种时钟占空比修调方法及系统
CN104579332B (zh) 责任周期校正电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151014

RJ01 Rejection of invention patent application after publication