CN114499534B - 一种高性能数模转换器 - Google Patents

一种高性能数模转换器 Download PDF

Info

Publication number
CN114499534B
CN114499534B CN202210072791.3A CN202210072791A CN114499534B CN 114499534 B CN114499534 B CN 114499534B CN 202210072791 A CN202210072791 A CN 202210072791A CN 114499534 B CN114499534 B CN 114499534B
Authority
CN
China
Prior art keywords
mos transistor
mos
driving circuit
output end
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210072791.3A
Other languages
English (en)
Other versions
CN114499534A (zh
Inventor
汪都
李俊
王彦杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202210072791.3A priority Critical patent/CN114499534B/zh
Publication of CN114499534A publication Critical patent/CN114499534A/zh
Application granted granted Critical
Publication of CN114499534B publication Critical patent/CN114499534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种高性能数模转换器，涉及半导体集成电路，针对现有技术中速度达不到要求的问题提出本方案。包括设置在译码器和开关阵列之间的开关驱动电路，所述开关驱动电路包括串联的D锁存器和交叉点控制电路，所述的D锁存器输入端连接译码器的输出端，交叉点控制电路的输出端连接开关阵列的输入端。优点在于，降低了对输入信号和时钟相对时序的要求，避免了码元丢失且增强了开关控制信号的时序同步性；在确保电路转换速度的基础上简化了电路结构；增强了输出信号切换速度的可调性以得到合适的交叉点电位，确保了各路开关控制信号交叉点电位相等。

Description

一种高性能数模转换器
技术领域
本发明涉及应用在5G高频的半导体集成电路，尤其涉及一种高性能数模转换器。
背景技术
数模转换器作为无线通信系统的核心模块之一，其频谱纯净度会影响到通信的灵敏度，进而约束通信的距离和稳定性，而开关驱动电路的优劣直接制约数模转换器的高频性能。如图1所示，开关驱动电路位于译码器和开关阵列之间，其完成的功能主要分为以下两点：一是对译码器和延时电路的输出信号进行同步；二是根据开关类型调节开关栅极电压的交叉点电位。
在传统的开关驱动电路中，经常采用D触发器和交叉点控制电路结合的结构，其原理如图2所示。由于D触发器受建立时间和保持时间的限制，在高速数模转换器中，很可能发生输入信号数据丢失的情况。
当开关控制信号之间的时序偏差太大时，在输出端会产生较大的毛刺，降低数模转换器的静态和动态性能；当开关控制信号的交叉点电位设置不合适时，会导致数模转换器的速度达不到高速要求。因此，如何在保证高速宽带的前提下提高数模转换器的线性度成为了当前的主要研究热点。
发明内容
本发明目的在于提供一种高性能数模转换器，以解决上述现有技术存在的问题。
本发明所述一种高性能数模转换器，包括设置在译码器和开关阵列之间的开关驱动电路，所述开关驱动电路包括串联的D锁存器和交叉点控制电路，所述的D锁存器输入端连接译码器的输出端，交叉点控制电路的输出端连接开关阵列的输入端。
所述的交叉点控制电路包括反相放大单元以及正反馈单元，所述的正反馈单元连接在所述反相放大单元尾电流与地之间，所述正反馈单元的反馈输入端交叉连接所述反相放大单元的输出端。
所述的反相放大单元包括第一MOS管、第二MOS管、第三MOS管及第四MOS管；所述的正反馈单元用于延缓开关驱动电路输出信号的下降时间，包括第五MOS管和第六MOS管；
所述的第一MOS管源极连接VDD，第一MOS管和第三MOS管的漏极共点后作为开关驱动电路的负输出端，第一MOS管和第三MOS管的栅极共点后连接所述D锁存器的正输出端；
所述的第二MOS管源极连接VDD，第二MOS管和第四MOS管的漏极共点后作为开关驱动电路的正输出端，第二MOS管和第三MOS管的栅极共点后连接所述D锁存器的负输出端；
所述的第五MOS管漏极连接第三MOS管的源极，第五MOS管的源极接地，第五MOS管的栅极连接第四MOS管的漏极；
所述的第六MOS管漏极连接第四MOS管的源极，第六MOS管的源极接地，第六MOS管的栅极连接第三MOS管的漏极。
所述的第一MOS管和第二MOS管是PMOS管，所述的第三MOS管、第四MOS管、第五MOS管和第六MOS管是NMOS管。
通过调节第一MOS管、第二MOS管、第三MOS管和第四MOS管的尺寸来控制开关驱动电路输出信号的上升时间和下降时间。
本发明所述一种高性能数模转换器，其优点在于，采用D锁存器代替传统开关驱动电路中的D触发器，降低了对输入信号和时钟相对时序的要求，避免了码元丢失且增强了开关控制信号的时序同步性；利用D锁存器中自带的SR锁存器的锁存功能，省略了传统结构中额外的锁存电路，简化了电路结构；省略了传统开关驱动电路中的加速管，通过增加MOS管的尺寸来减小输出信号的转换时间，在确保电路转换速度的基础上简化了电路结构；增加了一对MOS管构成正反馈单元，一方面减缓了输出信号的切换速度以得到合适的交叉点电位，另一方面确保了各路开关控制信号交叉点电位相等。
附图说明
图1是现有技术数模转换器的结构示意图；
图2是现有技术中开关驱动电路的结构示意图；
图3是本发明所述开关驱动电路的结构示意图；
图4是本发明所述开关驱动电路的输出信号波形与现有技术的对比；
图5是本发明所述高性能数模转换器的无杂散动态范围与现有技术的对比。
附图标记：M1-第一MOS管、M2-第二MOS管、M3-第三MOS管、M4-第四MOS管、M5-第五MOS管、M6-第六MOS管。
具体实施方式
如图1、3所示，本发明所述一种高性能数模转换器包括设置在译码器和开关阵列之间的开关驱动电路，所述开关驱动电路包括串联的D锁存器和交叉点控制电路，所述的D锁存器输入端连接译码器的输出端，交叉点控制电路的输出端连接开关阵列的输入端。
所述的交叉点控制电路包括反相放大单元以及正反馈单元，所述的正反馈单元连接在所述反相放大单元尾电流与地之间，所述正反馈单元的反馈输入端交叉连接所述反相放大单元的输出端。
具体地，所述的反相放大单元包括第一MOS管M1、第二MOS管M2、第三MOS管M3及第四MOS管M4。所述的正反馈单元包括第五MOS管M5和第六MOS管M6。所述的第一MOS管M1源极连接VDD，第一MOS管M1和第三MOS管M3的漏极共点后作为开关驱动电路的负输出端，第一MOS管M1和第三MOS管M3的栅极共点后连接所述D锁存器的正输出端。所述的第二MOS管M2源极连接VDD，第二MOS管M2和第四MOS管M4的漏极共点后作为开关驱动电路的正输出端，第二MOS管M2和第三MOS管M3的栅极共点后连接所述D锁存器的负输出端。所述的第五MOS管M5漏极连接第三MOS管M3的源极，第五MOS管M5的源极接地，第五MOS管M5的栅极连接第四MOS管M4的漏极。所述的第六MOS管M6漏极连接第四MOS管M4的源极，第六MOS管M6的源极接地，第六MOS管M6的栅极连接第三MOS管M3的漏极。其中，所述的第一MOS管M1和第二MOS管M2是PMOS管，所述的第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6是NMOS管。
通过利用电平触发的D锁存器将译码器和延时电路的输出信号进行同步，与传统的边沿触发D触发器相比，降低了对译码器、延时电路输出信号与时钟信号之间相对时序的要求，更适合应用在高速数模转换器中。同时，由于D锁存器自带SR锁存器，可以将SR锁存器的输出信号锁存起来，无需添加额外的锁存电路，简化了电路结构。此外，分别通过调节第一MOS管M1、第二MOS管M2、第三MOS管M3以及第四MOS管M4的尺寸来控制开关控制信号和的上升时间和下降时间。第五MOS管M5和第六MOS管M6管构成正反馈单元，进一步延缓开关控制信号的下降时间，确保差分的开关控制信号具有合适的交叉点电位且交叉点保持平衡。
原理图说明：当CK＝0时，R＝S＝0，SR锁存器实现锁存功能，使输出信号保持在上一个状态的值。当CK＝1时，R＝DN，S＝D，经过SR锁存器后，V+＝D，V-＝DN。最后，经过交叉点控制电路调节差分开关控制信号的交叉点电位，从而实现数据的准确传输、输入信号的同步以及输出信号的电位调节等必要功能。正反馈单元的第五MOS管M5、第六MOS管M6只有在输出信号Vout+或Vout-充电到VDD时才会被打开。因此，在时序上使得输出信号的下降时间产生了一个延时。同时，输出信号从VDD放电到GND需要经过两个NMOS管，大大减小了输出信号下降的速度，从而使输出信号更容易达到需要的交叉点电位。
由于D触发器受建立时间和保持时间的限制，在高速数模转换器中，很可能发生输入信号数据丢失的情况，而本发明所述的数模转换器采用电平触发的D锁存器完美的避开了D触发器的这一缺点，极大地改善了输出信号的时序偏差。同时，通过利用D锁存器中SR锁存器的锁存功能，省略了传统开关驱动电路中的锁存电路，简化了电路结构。此外，交叉点控制电路省略了传统开关驱动电路中的加速管，直接通过增加MOS管的尺寸来加快对输出节点的充放电速度，在确保电路速度的同时增强了差分开关控制信号的平衡性。
如图4所示，传统开关驱动电路产生的输出信号具有不对称的交叉点，而本发明的开关驱动电路产生的输出信号交叉点能达到一致。如图5所示，通过对开关驱动电路的时序以及交叉点电位平衡性的改进，整个数模转换器的无杂散动态范围提高了约5.2dB。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (3)

1.一种高性能数模转换器，包括设置在译码器和开关阵列之间的开关驱动电路，其特征在于，所述开关驱动电路包括串联的D锁存器和交叉点控制电路，所述的D锁存器输入端连接译码器的输出端，交叉点控制电路的输出端连接开关阵列的输入端；
所述的交叉点控制电路包括反相放大单元以及正反馈单元，所述的正反馈单元连接在所述反相放大单元尾电流与地之间，所述正反馈单元的反馈输入端交叉连接所述反相放大单元的输出端；
所述的反相放大单元包括第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)及第四MOS管(M4)；所述的正反馈单元用于延缓开关驱动电路输出信号的下降时间，包括第五MOS管(M5)和第六MOS管(M6)；
所述的第一MOS管(M1)源极连接VDD，第一MOS管(M1)和第三MOS管(M3)的漏极共点后作为开关驱动电路的负输出端，第一MOS管(M1)和第三MOS管(M3)的栅极共点后连接所述D锁存器的正输出端；
所述的第二MOS管(M2)源极连接VDD，第二MOS管(M2)和第四MOS管(M4)的漏极共点后作为开关驱动电路的正输出端，第二MOS管(M2)和第三MOS管(M3)的栅极共点后连接所述D锁存器的负输出端；
所述的第五MOS管(M5)漏极连接第三MOS管(M3)的源极，第五MOS管(M5)的源极接地，第五MOS管(M5)的栅极连接第四MOS管(M4)的漏极；
所述的第六MOS管(M6)漏极连接第四MOS管(M4)的源极，第六MOS管(M6)的源极接地，第六MOS管(M6)的栅极连接第三MOS管(M3)的漏极。
2.根据权利要求1所述一种高性能数模转换器，其特征在于，所述的第一MOS管(M1)和第二MOS管(M2)是PMOS管，所述的第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)和第六MOS管(M6)是NMOS管。
3.根据权利要求1所述一种高性能数模转换器，其特征在于，通过调节第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)和第四MOS管(M4)的尺寸来控制开关驱动电路输出信号的上升时间和下降时间。
CN202210072791.3A 2022-01-21 2022-01-21 一种高性能数模转换器 Active CN114499534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210072791.3A CN114499534B (zh) 2022-01-21 2022-01-21 一种高性能数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210072791.3A CN114499534B (zh) 2022-01-21 2022-01-21 一种高性能数模转换器

Publications (2)

Publication Number Publication Date
CN114499534A CN114499534A (zh) 2022-05-13
CN114499534B true CN114499534B (zh) 2022-08-16

Family

ID=81473044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210072791.3A Active CN114499534B (zh) 2022-01-21 2022-01-21 一种高性能数模转换器

Country Status (1)

Country Link
CN (1) CN114499534B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279186A (ja) * 2006-04-04 2007-10-25 Nec Electronics Corp 増幅回路、及び駆動回路
JP2008076731A (ja) * 2006-09-21 2008-04-03 Epson Imaging Devices Corp データ線駆動回路、液晶表示装置およびこれを搭載した電子機器
CN101299610B (zh) * 2008-06-16 2011-03-23 湖南大学 一种10位电流舵结构的高速数模转换器
CN102158211B (zh) * 2011-05-03 2012-11-07 浙江大学 一种用于高速电流舵数模转换器的电流开关电路

Also Published As

Publication number Publication date
CN114499534A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
EP3134973B1 (en) Circuit for generating accurate clock phase dignals for a high-speed serializer/deserializere
Ellersick et al. GAD: A 12-GS/s CMOS 4-bit A/D converter for an equalized multi-level link
US11705916B2 (en) Differential source follower with current steering devices
CN107835021B (zh) 一种可变延时异步时序控制电路及控制方法
US11095300B2 (en) Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter
US10110204B2 (en) Low power buffer with gain boost
CN102291103B (zh) 动态体偏置型c类反相器及其应用
US20140104088A1 (en) Differential switch drive circuit and current steering digital-to-analog converter
US20140015587A1 (en) Level shifting circuit with dynamic control
CN109783061B (zh) 一种利用振荡器采样的真随机数发生器
CN108494406B (zh) 一种高速动态锁存型比较器、芯片及通信终端
CN114499534B (zh) 一种高性能数模转换器
Reyhani et al. A 5 V, 6-b, 80 Ms/s BiCMOS flash ADC
CN109586694B (zh) 一种高速低功耗的比较器电路
WO2022033006A1 (zh) 比较器
US20230163777A1 (en) Comparator and analog to digital converter
CN118017980B (zh) 一种基于时钟边沿重新排列的波形失真矫正电路
CN117240288B (zh) 一种低失调、低功耗的电压时间转换器
CN113271103B (zh) 电阻式高速高精度sar-adc/dac电路及无线充电设备
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance
CN216649648U (zh) 一种超快沿脉冲信号发生器
CN114650037B (zh) 一种基于每级可编程延迟线的uwb发射机
CN212543759U (zh) 一种适用于高速dac的电流开关驱动器
Razzaghi et al. A 10-b, 1-GSample/s track-and-hold amplifier using SiGe BiCMOS technology
Chacón et al. Comparative Analysis of CMOS Latch-Driver Circuits for Current-Steering Digital-to-Analog Converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant