CN102420522A - 用于开环调制以检测窄pwm脉冲的系统和方法 - Google Patents

用于开环调制以检测窄pwm脉冲的系统和方法 Download PDF

Info

Publication number
CN102420522A
CN102420522A CN2011101985558A CN201110198555A CN102420522A CN 102420522 A CN102420522 A CN 102420522A CN 2011101985558 A CN2011101985558 A CN 2011101985558A CN 201110198555 A CN201110198555 A CN 201110198555A CN 102420522 A CN102420522 A CN 102420522A
Authority
CN
China
Prior art keywords
pulse
output
signal
network
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101985558A
Other languages
English (en)
Other versions
CN102420522B (zh
Inventor
N·B·德奎纳
M·J·休斯敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102420522A publication Critical patent/CN102420522A/zh
Application granted granted Critical
Publication of CN102420522B publication Critical patent/CN102420522B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种用于电压调节器的开环调制网络，包括锁存网络、输出感测网络、定时网络和脉冲控制逻辑。锁存网络锁存脉冲控制信号的断言并提供相应经锁存的控制脉冲指示；输出感测网络检测输出脉冲的发起并提供相应的输出脉冲指示。定时网络响应输出脉冲指示而发起一时延周期并在该时延周期届满后重置经锁存的控制脉冲指示。脉冲控制逻辑在经锁存的控制脉冲指示重置和脉冲控制信号被无效(发生在后的那一个)之后终止输出脉冲。检测到非常窄的输入脉冲，并且要么产生最小输出脉冲要么使输出脉冲基于脉冲控制信号。

Description

用于开环调制以检测窄PWM脉冲的系统和方法
相关申请的交叉参照
本申请要求2010年9月28日提交的美国临时申请S/N61/387,318的权益，该申请的全部内容出于所有意图和目的通过引用结合于此。
附图简述
参考以下描述以及附图将能更好地理解本发明的益处、特征以及优点，在附图中：
图1是实现开关电压调节器的功率级的传统输出驱动器的简化示意图；
图2示出表示图1的传统输出驱动器的操作和表示空载时间控制模块的操作的时序图；
图3是绘出图1的传统输出驱动器的PWM、LG、PH和VOUT的电压的曲线图，其示出略过的PWM脉冲以及因此在输出电压上的输出干扰；
图4是根据本发明一个实施例的具有开环调制的输出驱动器的示意图；
图5是示出图4的输出驱动器的操作的时序图；
图6是根据本发明另一实施例的具有开环调制的输出驱动器的示意图；
图7是示出图6的输出驱动器的操作的时序图；
图8是根据本发明另一实施例的具有开环调制的输出驱动器的示意图；
图9是示出图8的输出驱动器的操作的时序图；
图10是根据本发明一个实施例的使用开环调制的DC-DC转换器的简化方框图；
图11是根据本发明一个实施例的开环控制逻辑的数字逻辑实现；以及
图12是示出开环控制逻辑的操作的时序图。
详细描述
给出以下描述以使本领域技术人员能在特定应用及其需求的背景下作出和利用所提供的本发明。然而，优选实施例的多种修改对本领域技术人员将会是明显的，而且可将本文所限定的一般原理应用于其它实施例。因此，本发明不旨在局限于本文中示出和描述的特定实施例，而应给予与本文中披露的原理和新颖特征一致的最宽范围。
产业趋势通向来自调节器控制器的更小的开关电压调节器(VR)占空比和导通时间。实现例如包括微处理器、存储器和其它接口组件的许多电子组件的集成电路的工艺技术改进具有显著减小的器件尺寸并因此具有显著增大的集成密度。尺寸减小的器件通常无法忍受较高的电压电平，由此已减小了经调节的源电压，例如从3.3伏(V)下降至1.5V、1.2V，甚至下降至1V或更低。产业趋势进一步通向开关调节器的尺寸减小和成本降低。降低的输出电压电平允许调节器输出组件——例如包括输出电感器和滤波电容器件——的尺寸减小。较小的器件成本较低并进一步允许开关频率增大。增大开关频率的至少一个原因是使AC电流功率损失减至最小。许多DC-DC开关转换器或开关调节器工作在几兆赫(MHz)下，例如5MHz或更高。随着增加的系统效率和减少的尺寸和成本成为标准需求，向增加的开关频率演变的趋势预期还会继续。
开关频率的增大在研发能恰当地处理由调节器控制器发送的窄脉宽调制(PWM)脉冲的功率开关驱动器(或功率级)中施加了约束。如果来自控制器的PWM脉冲过窄，则功率级无法及时响应窄脉冲，因此窄PWM脉冲经常被略过。包括每个窄脉冲的每个PWM脉冲是由控制器作出的一个指示，在输出侧的至少一个参数——例如输出电压VOUT——不同于目标电平。略过的脉冲因此导致输出电压上的干扰，这对输出电压调节是有害的。总地来说，降压开关调节器中，输入电压VIN、输出电压VOUT和PWM脉宽PW之间的关系是VOUT≈VIN*PW(其中星号“*”代表乘而“≈”代表近似等于)。因此，略过的脉冲导致输出电压的偏差。输出电压电平干扰被反馈给控制器，该控制器作出响应以尝试将输出电压维持在必要的容限水平内。脉冲略过在低载和/或小导通时间状态下可能导致增大的输出电压脉动。因此，脉冲略过可能导致关于AC调节和振荡差异的问题。
增大的电压脉动和输出电压干扰可能违背接收输出电压的电子组件的源电压规范，这可能进一步造成电子组件的错误操作或甚至失效。脉冲略过的状况已经成为使用传统开关调节器的现有产品中的一项课题并当部件工作在软启动或工作在稳态操作下时观察到。避免这些问题并维持最佳性能的一种方案是降低调节器的工作频率。通常需要较大的器件来支持低频操作。另一方案是维持调节器的较高工作频率水平同时超裕度设计输出滤波器以要么维持最佳性能要么至少保持在规范内。由于这两个方案均导致调节器尺寸和成本的增加，因此没有一个方案是优选的。
本公开描述一种新颖的开环调制技术，这种技术防止由窄PWM脉冲略过引起的转换器输出电压干扰。在各实施例中，在至少一最小时长内或在与窄PWM脉冲相称的时长内检测窄PWM脉冲并切换输出。在某些实施例中，即使极窄的PWM脉冲也不被略过，相反在其它实施例中，只有极窄的PWM脉冲可被忽略。
图1是实现开关电压调节器的功率级的传统输出驱动器100的简化示意图。输出驱动器100包括一对电子开关Q1、Q2，它们可受到控制以在输出节点上将输入电压VIN转换成输出VOUT。尽管可考虑替代的功率开关器件，但每个电子开关图示为N沟道金属氧化物半导体场效应晶体管(MOSFET)。上端开关Q1的漏极耦合于VIN且其源极耦合于中间相节点PH。下端开关Q2的漏极耦合于相节点PH并且其源极耦合于基准节点，例如接地点(GND)。输出电感器L的一端耦合于PH节点而其另一端耦合于形成输出电压VOUT的输出节点，该输出节点进一步耦合于输出滤波电容器C和负载RL，它们均以GND为基准。负载图示为负载电阻器RL，尽管它可具有更复杂的形式。上端栅极驱动信号UG被提供给Q1的栅极而下端栅极驱动信号LG被提供给Q2的栅极。由调节器控制器(例如参见图10中的1001)提供的PWM信号通过缓冲器被提供给控制驱动器逻辑的相应输入以产生用于控制Q1和Q2的UG和LG信号。在图示的简化配置中，UG由第一2输入与门101驱动而LG信号由第二2输入与门103驱动，每个与门具有接收PWM信号的输入。接收PWM的与门103的输入被翻转(如输入端圆圈表示的那样)以使输入为有效低而不是高。空载时间控制模块105具有接收UG和LG的输入以及将第一控制信号CT1提供给与门101的另一输入的第一输出以及将第二控制信号CT2提供给与门103的另一输入的第二输出。与门101、103是配置成驱动电子功率开关Q1、Q2的栅极的功率器件。
在操作中，暂时忽略CT1和CT2(假设它们都是高)，当PWM变高时，UG被拉高从而导通Q1，而LG被拉低从而使Q2截止，以使PH实际上耦合于VIN。当PWM变低时，UG被拉低从而使Q1截止，而LG被拉高从而导通Q2，以使PH实际上耦合于GND。流过输出电感器L的电流对电容器C充电并将电流驱动至负载RL。开关操作以PWM连续周期的方式重复，其中调节器控制器控制PWM的占空比以调节VOUT的电压电平。开关动作造成VOUT上的脉动电压，只要VOUT的电压保持在预定电压范围内，该脉动电压是可以容忍的。空载时间控制模块105监视UG和LG并提供CT1和CT2以确保Q1、Q2在同一时间不导通，从而防止VIN通过Q1和Q2耦合于GND。
图2示出表示传统输出驱动器100的操作和表示空载时间控制模块105的操作的时序图。在每种情形下，PWM、LG和UG是相对于时间绘制的。开始时，PWM为低，LG为高，由此Q2导通，而UG为低，由此Q1截止。另外，CT2为高且CT1为低。当PWM之后变高时，在LG开始下降前存在时延t1并且直到LG下降至低电压电平阈值VTH为止存在另一时延t2。在所示实施例中，低电压电平阈值VTH是大约1.75V，要理解不同的开关器件可具有不同的阈值。在任何情形下，一旦LG落到由空载时间控制模块105检测到的VTH，这意味着Q2已截止，则空载时间控制模块105将CT2拉低以确保Q2保持截止并随后断言CT1高以允许Q1导通。在另一时延t3后，UG开始变高并最终使Q1完全导通以开始下一功率周期。当PWM之后变低时，UG在时延t4后变低并在另一时延t5后到达阈值低电平，这意味着Q1截止。当空载时间控制模块105检测到UG已落到指示Q1截止的低电压电平阈值(例如VTH)时，其断言CT1为低以确保Q1保持截止并随后断言CT2为高以确保Q2导通。在时延t6后，LG开始变高并最终被断言为高以再次使Q2导通。
时延t1-t6中的一些被夸大表示以更清楚地示出在传统配置的每个周期内的开关时延。Q2一般比Q1更具传导性，因此Q2一般明显比Q1更大以使损耗减至最小。因此，使Q2导通和截止的时延相比使Q1导通和截止的时延一般更大。如图2所示，相比简单地在PWM脉冲结束后将UG拉低而言，将LG拉低并在PWM脉冲开始后断言UG为高的过程中存在相对大量的时延。PWM脉冲具有宽度TON1，而UG的宽度为TON2，其中由于驱动器传播和空载时间时延，TON2图示为短于TON1。随着在驱动器100输入侧的PWM的脉宽TON1变短，UG上的脉宽TON2相应地减小并可减小至TON1很小但不为零而TON2至零的一个点，以使UG脉冲不发生。替代地，即使UG尖峰升高，Q1也不导通或在完全切换输出的足够长的时间段内不导通。任一方法中，PWM脉冲不被传播至PH节点，这导致可能造成输出电压的不合需干扰的“略过的”PWM脉冲。
图3是传统输出驱动器100中相对于时间绘出的PWM、LG、PH和VOUT的电压的时序图，其示出略过的PWM脉冲和VOUT上所导致的输出干扰与时间的关系图。如303所示，PWM上的第一脉冲301使LG变低，这导致UG变高(未示出)。LG变低和UG变高造成根据正常操作的PH上的相应“脉冲”305。如307所示，VOUT保持相对稳定。PWM上的第二脉冲309是相对窄的。脉冲309足够长以使LG变低，如311所示。LG为低的持续时间足够短以在313所示的PH上不存在相应的脉冲。因此，PWM上的脉冲309被略过。略过的脉冲309造成VOUT的干扰，这表示为在315的下降。单个干扰可能足以使VOUT违背容限规范。随时间的多个略过的脉冲，例如在低载或小导通时间状况下，造成如前所述的显著的VOUT干扰，包括显著的电压脉动以及失败的调节需求的大量增加的可能性。在一个实施例中，可使用传统配置跳过大约100纳秒(ns)或更短的持续时间的PWM脉冲。
图4是根据一个实施例的具有开环调制的输出驱动器400的示意图，而图5是示出输出驱动器400的操作的时序图。输出驱动器400包括与输出驱动器100相似的组件，其中相似的组件用相同附图标记表示。PWM或者被提供给或门401的一个输入，或门401的另一输入接收电压信号V2并且其输出耦合于与门101的反相输入并耦合于与门101的一个输入。或门401的输出是提供给与门101、103的输出控制信号而非PWM。在图5中，PWM连同VCAP、LG、UG和PH一起随时间绘出。VCAP是电容器C1一端的电压，该电容器C1另一端的电压被参考基准电压VREF。比较器403感测电容器C1两侧的正电压并使电压信号V2变高。V2代表PWM上的脉冲的锁存版本。当电容器C1两侧的电压非常低、为零或为负时，V2为低。开始时，PWM为低，LG为高，由此Q2导通，而UG为低，由此Q1截止，并且PH为低。空载时间控制模块105以前述相同方式工作，由此CT2为高而CT1为低。当PWM变高时，它使耦合电流源407的开关SW1闭合以通过电流I1对电容器C1充电。由此，随着C1被充电，VCAP斜变上升。当VCAP上升时，比较器403切换，将V2拉高，以使或门401继续保持其输出为高。LG向下斜变以使Q2截止。当LG到达预定的低阈值时，CT2变低而CT1变高，并且与门101使UG向上斜变以使Q1导通。空载时间控制模块105以与前述基本相同方式控制LG和UG之间的切换，但除了受V2控制的或门401防止LG和UG脉冲响应窄PWM脉冲的过早终止。
在大约UG开始变高的时候，PH变高。PH和V2被提供给另一2输入与门405的相应输入。当PH和V2均为高时，与门405断言电压信号V1为高，这使开关SW2闭合以激活电流宿409以使电容器C1以电流I1放电。V1代表在相节点PH上的输出脉冲指示。因此，当PH变高时，由于同时以电流I1充电和放电，VCAP停止斜变上升并保持在稳定电压电平(只要PWM仍然为高)。要注意，PWM上的非常窄的脉冲使VCAP提早停止上升。然而，即使相对小的VCAP电压使比较器403将V2保持为高，以使PH上的脉冲在任何情形下起动。当PWM变低时，开关SW1断开，同时由于V1仍然为高因此开关SW2保持闭合，由此电流源407不再提供电流I1，同时电流宿409以电流I1对电容器C1放电。因此，随着电容器C1放电，VCAP向下斜变。当VCAP向下放电至VREF或更低的电压电平时，比较器403将V2拉低，这切换或门401，使与门101将UG拉低。当UG变低时，PH脉冲结束。
对于输出驱动器400，只要感测出PWM变高，则UG被拉高以起动PH上的脉冲，不管PWM上的脉宽如何。因此，就算PWM在非常短的时间段内变高，UG也变高以使功率周期开始。电容器C1上的电压使VCAP保持显著高于VREF以保持UG为高并因此保持PH有效。当PWM变低而PH为高时，VCAP减小直到到达VREF为止，此时UG脉冲终止以使PH上的脉冲结束。因此，变高的PWM开始对C1充电，这触发使比较器403启动以将V2拉高，有效地锁存或门401上的高输出。UG最终变高，这将PH拉高以开始功率周期。即使PWM上的脉冲非常短也会使功率周期开始。变高的PH要么在PWM仍然为高的情形下暂停对C1充电，要么在PWM已变低的情形下开始对C1放电。PH上的脉宽取决于电容器C1的电压。要注意，PH上的脉宽TON2可略微长于PWM上的脉宽TON1。尽管如此，PWM上的脉冲不被跳过并且调节器控制器能对PH上稍长的脉冲作出补偿。如此，即使对于PWM非常窄的脉宽，也会对PWM的每个脉冲在PH上产生脉冲。
图6是根据另一实施例的具有开环调制的输出驱动器600的示意图，而图7是示出输出驱动器600的操作的时序图。在图7中，PWM连同VCAP、LG、UG和PH一起随时间绘出。输出驱动器600类似于输出驱动器400，其中相同的部件用相同附图标记表示。在这种情形下，新增2输入与门601，该2输入与门601的第一输入接收PWM，其另一输入耦合以从空载时间控制模块105接收信号CT2，而其输出提供启动信号以控制开关SW1。操作是相似的，除了电容器C1的充电在PWM的上升沿不被触发，而是当LG落到阈值低电压电平时被触发。因此，当PWM变高时，与门103以与输出驱动器400相同的方式开始将LG拉低。当LG达到低电压电平阈值(例如VTH)时，空载时间控制模块105断言与门601的另一输入为高以开始对电容器C1充电，从而增大VCAP并将V2拉高。周期内的其余操作基本类似于输出驱动器400的操作。
对于输出驱动器600，对电容器C1充电稍晚开始，这发生在LG落到阈值电平时，而不是在PWM上升沿。变高的PH开始对电容器C1放电，而PH上的脉宽取决于电容器C1的电压。在这种情形下，PH上的脉宽TON2减小并更接近PWM上的脉宽TON1，如图7所示。因此，PH上的脉冲一般不长于PWM上的脉冲。然而要注意，对C1充电的时延可能导致跳过极窄的PWM脉冲。极窄的脉冲可能类似于在多数情形下不会明显影响输出电压VOUT的电压尖峰，由此优点得以保持。在一个实施例中，跳过的脉冲的阈值PWM时长从100ns减低至大约20ns，这提供了显著的改善。
图8是根据一实施例的具有开环调制的输出驱动器800的示意图，而图9是示出输出驱动器800的操作的时序图。在图9中，PWM连同VCAP、LG、UG和PH一起随时间绘出。输出驱动器800类似于输出驱动器600，其中相同的部件用相同附图标记表示。提供附加的逻辑和器件，包括单步脉冲器件801、反相器803、置位-重置触发器(SRFF)805、2输入或门807和SRFF809。当感测到LG处于其低阈值电平时，空载时间控制模块105断言信号LGLOW为高，其中LGLOW被提供给脉冲器件801的输入。脉冲器件801的输出被提供给SRFF805的置位输入，在SRFF805的重置输入接收信号CT2。SRFF805的Q输出被提供给或门807的一个输入，或门807在其另一输入处接收来自与门405的输出的信号V1。反相器803接收信号V2并在其输出端提供V2的反相版本，图示为
Figure BSA00000539317200081
或门807的输出被提供给SRFF 809的置位输入，SRFF 809在其重置输入接收
Figure BSA00000539317200082
并且其Q输出耦合于开关SW2的控制输入。SRFF 805的
Figure BSA00000539317200083
输出是被提供给与门601的一个输入的停止信号，该与门601的另一输入接收PWM并且其输出耦合于开关SW1的控制输入。其余的器件以与前述相同的方式耦合。
当PWM为低时，CT2最初为高以使SRFF 805重置，这将其
Figure BSA00000539317200084
输出拉高。与门601耦合成使PWM脉冲通过，从而当PWM上升时将开关SW1导通。因此，最初对电容器C1充电以触发V2基本与输出驱动器400类似，由此一旦PWM变高VCAP就开始向上斜变，如此将V2拉高。当LG落到较低阈值时，CT2被拉低且LGLOW被断言以使脉冲器件801在短时延后使其输出脉冲变高。SRFF 805的Q输出变高并且其
Figure BSA00000539317200085
输出变低以再次将与门601的输出拉低。与门601再次断开开关SW1以使电容器C1不再被充电。此外，或门807将其输出拉高以置位SRFF809，从而闭合开关SW2以开始对电容器C1放电。如此，电容器C1上的充电时长更短，从而缩短PH上的脉冲。当PWM脉冲变低并且当VCAP放电回到VREF时，PH上的脉冲终止。
如图9所示，对于输出驱动器800，PH上的脉宽TON2可比PWM上的脉宽TON1更短。脉冲器件801即使对于PWM上非常窄的脉冲也确保至少最小时长的脉冲出现在PH上。因此，PWM脉冲不被跳过，窄PWM脉冲得以校正，而较长的PWM脉冲一般保持不受影响。
图10是根据一个实施例的包含使用开环调制的栅极驱动器和控制网络1003的DC-DC转换器1000的简化框图，图11是根据一个实施例的栅极驱动器和控制网络1003的数字逻辑实现，而图12是示出栅极驱动器和控制网络1003的操作的时序图。如图10所示，调节器控制器1001形成提供给栅极驱动器和控制网络1003的PWM信号，该栅极驱动器和控制网络1003将上端栅极UF和下端栅极LG信号分别提供给Q1和Q2的栅极。如前所述，Q1和Q2耦合在VIN和接地点之间，具有中间相节点PH，该中间相节点PH被提供给输出电感L的一端。L的另一端形成VOUT，VOUT被提供给输出电容器C和负载RL，输出电容器C和负载RL耦合在VOUT和接地点之间。至少一个输出参数(例如输出电压VOUT、输出电流等)被感测或以其它方式检测出以形成反馈信息FB，该反馈信息FB被提供回给调节器控制器1001并用来形成PWM信号，用以调节输出参数，例如VOUT的电压电平。栅极驱动器和控制网络1003引入开环调制以分析输入PWM脉宽和确定脉宽是否足够宽还是窄脉冲。脉宽确定基于相节点PH上升沿，该相节点PH上升沿作为时钟以确定输入PWM的状态。
图11是根据一个实施例的栅极驱动器和控制网络1003的示意性框图。相检测网络1102具有耦合于PH的输入以及产生信号PHDET的输出，信号PHDET是用来检测相节点PH的下降的有效高信号。单步MINPULSE(最小脉冲)模块1101接收PHDET并在信号PHMIN上产生最小脉冲，以在窄PWM脉冲的情形下确保相节点PH上的最小脉冲时长。在一个实施例中，PHMIN的每个脉冲大约为20ns。PHDET也被提供给反相器1103，反相器1103输出作为采样PWM的时钟的信号SAMPLER。如图所示，D触发器(DFF)1105在其D输入接收PWM，在其CLK输入接收SAMPLER，且其Q输出耦合于多路复用器1107的选择输入。重置信号RST用来在上电或其它重置状态下重置网络。信号LGD是LG的经检测版本。多路复用器1107用来最初选择PHMIN以在相节点PH断言为高前、在PWM回到低的情形下确保PH上的至少最小脉冲。当PWM变高时，或门1111断言PWM延伸信号PEXT为高。锁存器1109具有置位输入，该置位输入检测变高的PWM并锁存其输出为高，从而即使PWM上的脉冲很短时也保持PEXT为高，这将PWM拉回到低。PHMIN被提供给锁存器1109的重置输入。另一锁存器1113具有一置位输入，该置位输入检测变高的PWM并向下方的驱动器逻辑1117断言其输出，如此将LG拉低。PEXT被提供给锁存器1113的重置输入。LGD检测出LG为低并使上端驱动器1115断言UG为高，这使PH上的脉冲发起。PHDET响应于变高的PH而变低以使PHMIN上的脉冲发起并使SAMPLER变高以对DFF1105计时。如果PWM在足够长时间保持高，则DFF1105切换以选择多路复用器1107的“1”输入以在PWM保持高的条件下保持UG为高。如果PWM在由DFF1105采样前变低，则多路复用器1107选择PHMIN以确保PH上的最小脉冲。
图12的时序图绘出PWM、LG、PH、PHDET、SAMPLER、PHMIN和VOUT随时间的关系。PWM的上升沿使LG变低(箭头1201)，直至将PH驱动至高的较低阈值(箭头1203)。变高的PH将PHDET驱动至低(箭头1205)，其将SAMPLER驱动至高并在OHMIN上发起脉冲。PWM上的脉冲足够长以使PH保持为高。PWM随后的下降沿将PH驱动至低(箭头1207)，并且当PH达到低阈值(例如0.8V)时，LG被驱动至高(箭头1209)。只要PWM脉冲足够长，就保持开关动作。当窄脉冲1211发生在PWM上时，由于PWM脉冲的提早结束，从LG至PH上升的开关跳变可能不发生。为了防止跳过的PWM脉冲，PHMIN上的最小脉冲允许相应最小脉冲发生在PH上(箭头1213)。
上升的PWM信号将LG切换断开并将UG驱动至高以在相节点PH上发起脉冲。在这种情形下，不管PWM的实际宽度如何，PH以至少最小时间量变高，因此没有PWM脉冲被跳过，包括窄的PWM脉冲。SAMPLER用来确定(采样)PWM的状态。如果SAMPLER的上升沿表示PWM为高，则PH的截止转变是通过PWM的下降沿确定的。如果SAMPLER对PWM低(窄脉冲)采样，则PH的截止转变是由PHMIN上的脉冲确定的，该PHMIN上的脉冲具有预定的最小脉宽(例如10-20ns或其它适宜或随意的脉宽)。在任一情形下，LG转变是基于PH的下降阈值的。如此，即使当PWM非常窄时，PH在输出处转变，从而在VOUT上不存在干扰。
虽然已参考本发明的某些优选版本相当详细地描述了本发明，但可构想其它可能的版本和变型。本领域普通技术人员应当理解的是，他们能容易地利用所公开的理念和特定实施例作为基础来设计或修改其它结构以提供本发明的相同目的，这不背离由所附权利要求限定的本发明的精神和范围。

Claims (21)

1.一种用于调节器的开环调制网络，包括：
锁存网络，所述锁存网络锁存脉冲控制信号的断言并提供相应经锁存的控制脉冲指示；
输出感测网络，所述输出感测网络检测输出脉冲的发起并提供相应的输出脉冲指示；
定时网络，所述定时网络响应所述输出脉冲指示和所述脉冲控制信号解除断言中的至少一个来发起时延周期，并在所述时延周期届满后重置所述经锁存的控制脉冲指示；以及
脉冲控制逻辑，所述脉冲控制逻辑在所述经锁存的控制脉冲指示重置和所述脉冲控制信号的解除断言均已发生后终止所述输出脉冲。
2.如权利要求1所述的开环调制网络，其特征在于：
所述锁存网络和所述定时网络总地包括：
电容；
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；以及
电流网络，所述电流网络在所述脉冲控制信号断言后对所述电容充电，并在所述输出脉冲指示断言和所述脉冲控制信号解除断言后使所述电容放电；
其中所述输出感测网络包括输出控制逻辑，所述输出控制逻辑检测所述输出脉冲并接收所述经锁存的控制脉冲指示并且提供所述输出脉冲指示；并且
所述脉冲控制逻辑包括第二控制逻辑，所述第二控制逻辑接收所述经锁存的控制脉冲指示和所述脉冲控制信号并且提供输出控制信号。
3.如权利要求1所述的开环调制网络，其特征在于，所述调节器断言上端栅极驱动信号和下端栅极驱动信号，且其中：
所述锁存网络和所述定时网络总地包括：
电容；
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；
起动控制逻辑，所述起动开始逻辑接收所述脉冲控制信号和指示下端栅极驱动信号的状态的栅极控制信号并提供起动信号；以及
电流网络，所述电流网络在所述脉冲控制信号和所述起动信号断言均发生后对所述电容充电，并在所述输出脉冲指示断言和所述脉冲控制信号解除断言两者发生后使所述电容放电；
其中所述输出感测网络包括输出控制逻辑，所述输出控制逻辑检测所述输出脉冲并接收所述经锁存的控制脉冲指示并且提供所述输出脉冲指示；并且
所述脉冲控制逻辑接收所述经锁存的控制脉冲指示和所述脉冲控制信号并且提供输出控制信号。
4.如权利要求1所述的开环调制网络，其特征在于，所述调节器断言上端栅极驱动信号和下端栅极驱动信号，且其中：
所述锁存网络和所述定时网络总地包括：
电容；
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；
时延逻辑，所述时延逻辑提供指示所述下端栅极驱动信号的时延状态的栅极控制信号并提供停止信号；以及
电流网络，所述电流网络在所述脉冲控制信号断言后对所述电容充电，并在所述输出脉冲指示断言和所述停止信号断言两者发生后使所述电容放电；
其中所述输出感测网络包括输出控制逻辑，所述输出控制逻辑检测所述输出脉冲并接收所述经锁存的控制脉冲指示并且提供所述输出脉冲指示；并且
所述脉冲控制逻辑接收所述经锁存的控制脉冲指示和所述脉冲控制信号并提供输出控制信号。
5.如权利要求4所述的开环调制网络，其特征在于，所述时延逻辑包括：
空载时间控制器，所述空载时间控制器当所述下端栅极驱动信号被检测为低时断言一检测信号；以及
时延器件，所述时延器件在检测到所述下端栅极驱动信号为低后的一预定时延后断言所述停止信号。
6.如权利要求1所述的开环调制网络，其特征在于，所述电压调节器断言上端栅极驱动信号和下端栅极驱动信号，且其中：
所述锁存网络包括重置输入；
所述定时网络包括脉冲发生器，所述脉冲发生器当提供所述输出脉冲指示时产生最小脉冲，所述最小脉冲具有预定宽度并被提供给所述锁存网络的所述重置输入；以及
所述脉冲控制网络包括：
锁存器，所述锁存器当提供所述输出脉冲指示时锁存所述脉冲控制信号的状态并提供其选择信号指示；
选择逻辑，所述选择逻辑接收所述最小脉冲和所述选择信号，在提供所述输出脉冲时，当所述脉冲控制信号被无效(negated)时选择所述最小脉冲，并提供选择的时长信号；以及
输出控制逻辑，所述输出控制逻辑接收所述选择的时长信号和所述经锁存的控制脉冲指示并提供输出控制信号。
7.一种用于带输出相节点的电压调节器的具有开环调制的栅极驱动器，所述栅极驱动器包括：
上端栅极驱动器，所述上端栅极驱动器接收输出控制信号和上端空载时间控制信号并提供上端栅极驱动信号；
下端栅极驱动器，所述下端栅极驱动器接收所述输出控制信号和下端空载时间控制信号并提供下端栅极驱动信号；
空载时间控制器，所述空载时间控制器具有接收所述上端和下端栅极驱动器信号的输入以及提供所述上端和下端空载时间控制信号的输出，其中所述空载时间控制器在检测到所述下端栅极驱动信号被无效时断言所述上端空载时间控制信号，其中所述空载时间控制器在检测到所述上端栅极驱动信号被无效时断言所述下端空载时间控制信号；以及
开环调制网络，其包括：
锁存网络，所述锁存网络锁存脉冲控制信号的断言并提供相应经锁存的控制脉冲指示；
输出感测网络，所述输出感测网络检测所述输出相节点上的输出脉冲的发起并提供相应的输出脉冲指示；
定时网络，所述定时网络响应所述输出脉冲指示和所述脉冲控制信号解除断言中的至少一个来发起时延周期，并在所述时延周期届满后重置所述经锁存的控制脉冲指示；以及
脉冲控制网络，所述脉冲控制网络控制所述输出控制信号以发起所述输出脉冲，并在所述经锁存的控制脉冲指示重置和所述脉冲控制信号解除断言均已发生之后终止所述输出脉冲。
8.如权利要求7所述的栅极驱动器，其特征在于：
所述锁存网络和所述定时网络包括：
电容；
开关的电流源，所述开关的电流源具有在断言所述脉冲控制信号的同时对所述电容进行充电的输出；
开关的电流宿，所述开关的电流宿具有在提供所述输出脉冲指示的同时使所述电容放电的输出；以及
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；
其中所述输出感测网络包括与逻辑门，所述与逻辑门具有耦合于所述相节点的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出脉冲指示的输出；以及
所述脉冲控制网络包括或逻辑门，所述或逻辑门具有接收所述脉冲控制信号的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出控制信号的输出。
9.如权利要求7所述的栅极驱动器，其特征在于：
所述锁存网络和所述定时网络包括：
第一与逻辑门，所述第一与逻辑门具有接收所述脉冲控制信号的第一输入、接收所述上端空载时间控制信号的第二输入以及提供起动信号的输出；
电容；
开关的电流源，所述开关的电流源具有在提供所述起动信号的同时对所述电容充电的输出；
开关的电流宿，所述开关的电流宿具有在提供所述输出脉冲指示的同时使所述电容放电的输出；以及
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；
其中所述输出感测网络包括第二与逻辑门，所述第二与逻辑门具有耦合于所述相节点的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出脉冲指示的输出；以及
所述脉冲控制网络包括或逻辑门，所述或逻辑门具有接收所述脉冲控制信号的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出控制信号的输出。
10.如权利要求7所述的栅极驱动器，其特征在于：
所述锁存网络和所述定时网络包括：
时延网络，所述时延网络在所述下端栅极驱动信号被检测为低后一旦预定时延届满即断言一时延信号；
电容；
开关的电流源，所述开关的电流源具有当断言所述脉冲控制信号时对所述电容充电并当提供所述时延信号时停止对所述电容充电的输出；
开关的电流宿，所述开关的电流宿具有当提供所述输出脉冲指示和提供所述时延信号中的任何一个时对所述电容放电的输出；以及
比较器，所述比较器具有耦合于所述电容的输入以及提供所述经锁存的控制脉冲指示的输出；
其中所述输出感测网络包括与逻辑门，所述与逻辑门具有耦合于所述相节点的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出脉冲指示的输出；以及
所述脉冲控制网络包括或逻辑门，所述或逻辑门具有接收所述脉冲控制信号的第一输入、接收所述经锁存的控制脉冲指示的第二输入以及提供所述输出控制信号的输出。
11.一种用于带输出相节点的电压调节器的具有开环调制的栅极驱动器，所述栅极驱动器包括：
锁存网络，所述锁存网络锁存脉冲控制信号的断言；
下端栅极驱动器，所述下端栅极驱动器耦合于所述锁存网络，所述锁存网络在将所述脉冲控制信号的断言锁存之后使下端栅极驱动信号无效；
最小脉冲发生器，所述最小脉冲发生器当在所述相节点上检测到输出脉冲时产生最小脉冲信号；以及
上端栅极驱动器，所述上端栅极驱动器耦合于所述锁存网络，所述锁存网络在锁存所述脉冲控制信号和检测到所述下端栅极驱动信号被无效之后断言上端栅极驱动信号，并在所述最小脉冲信号结束和所述脉冲控制信号被无效两者皆发生后使所述上端栅极驱动信号无效。
12.如权利要求11所述的栅极驱动器，其特征在于，所述锁存网络包括：
第一锁存器，所述第一锁存器具有接收所述脉冲控制信号的置位输入、接收所述最小脉冲信号的重置输入以及提供第一锁存信号的输出；
第一逻辑门，所述第一逻辑门具有接收所述脉冲控制信号的第一输入、接收所述第一锁存信号的第二输入以及将脉冲扩展信号提供给所述上端栅极驱动器的输出；以及
第二锁存器，所述第二锁存器具有接收所述脉冲控制信号的置位输入、接收所述脉冲扩展信号的重置输入以及向所述下端栅极驱动器提供第二锁存信号的输出。
13.如权利要求11所述的栅极驱动器，其特征在于，还包括：
所述上端栅极驱动器具有接收所述脉冲扩展信号和脉冲时长信号并提供上端栅极使能信号的控制逻辑门；
相检测网络，所述相检测网络当在所述相节点上检测到所述输出脉冲时提供相检测信号；
采样器，所述采样器具有接收所述脉冲控制信号的数据输入、接收所述相检测信号的时钟输入以及提供选择信号的输出；以及
选择逻辑，所述选择逻辑具有接收所述最小脉冲信号的输入以及提供所述脉冲时长信号的输出。
14.一种用于电压调节器的驱动器的开环调制方法，包括：
锁存脉冲控制信号的断言并提供经锁存的脉冲控制信号；
向所述驱动器提供所述经锁存的脉冲控制信号以发起输出脉冲；
检测所述输出脉冲的断言并提供输出脉冲指示；
在接收输出脉冲指示和所述脉冲控制信号解除断言中的至少一个发生后，发起时延周期；以及
在所述时延周期届满和所述脉冲控制信号解除断言之间的后一动作发生之后，终止所述输出脉冲。
15.如权利要求14所述的方法，其特征在于，所述锁存包括：
对电容充电；以及
检测何时跨电容两侧的电压高于预定电平。
16.如权利要求14所述的方法，其特征在于，所述锁存包括对锁存器件置位。
17.如权利要求14所述的方法，其特征在于，所述锁存包括当所述脉冲控制信号被断言时和当下端栅极信号被检测为无效时进行锁存。
18.如权利要求14所述的方法，其特征在于，所述发起时延周期包括使电容器放电。
19.如权利要求14所述的方法，其特征在于，所述发起时延周期包括激活脉冲发生器件。
20.如权利要求14所述的方法，其特征在于，还包括在检测到下端栅极信号为无效之后和在第二时延周期届满之后对锁存的脉冲控制信号清零。
21.如权利要求14所述的方法，其特征在于，还包括：
当提供所述输出脉冲指示时对所述脉冲控制信号的状态进行采样；
其中所述终止包括当所述脉冲控制信号被采样为无效时，基于所述时延周期作出终止；以及
所述终止包括当所述脉冲控制信号被采样为断言时，基于所述脉冲控制信号的状态作出终止。
CN201110198555.8A 2010-09-28 2011-07-06 用于开环调制以检测窄pwm脉冲的系统和方法 Expired - Fee Related CN102420522B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US38731810P 2010-09-28 2010-09-28
US61/387,318 2010-09-28
US13/034,416 2011-02-24
US13/034,416 US8203359B2 (en) 2010-09-28 2011-02-24 System and method for open loop modulation to detect narrow PWM pulse

Publications (2)

Publication Number Publication Date
CN102420522A true CN102420522A (zh) 2012-04-18
CN102420522B CN102420522B (zh) 2014-07-23

Family

ID=45465587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110198555.8A Expired - Fee Related CN102420522B (zh) 2010-09-28 2011-07-06 用于开环调制以检测窄pwm脉冲的系统和方法

Country Status (5)

Country Link
US (1) US8203359B2 (zh)
EP (1) EP2434630A3 (zh)
KR (1) KR101237659B1 (zh)
CN (1) CN102420522B (zh)
TW (1) TWI486738B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN104579246A (zh) * 2013-10-10 2015-04-29 成都国腾电子技术股份有限公司 一种占空比调整电路
CN104901541A (zh) * 2015-06-03 2015-09-09 东南大学 一种开关电源功率管驱动的死区时间自适应控制电路及其方法
CN105337498A (zh) * 2014-08-04 2016-02-17 三星电子株式会社 电压转换器以及电压转换器的电压转换方法
CN105471413A (zh) * 2014-09-04 2016-04-06 盛微先进科技股份有限公司 具反馈控制的脉冲宽度调变装置和方法
US9876846B2 (en) 2014-02-24 2018-01-23 International Business Machines Corporation Data transmission
CN110089034A (zh) * 2016-12-22 2019-08-02 斯兰纳亚洲有限公司 最小脉冲宽度保证
CN115208476A (zh) * 2021-04-09 2022-10-18 北京中创为南京量子通信技术有限公司 一种量子密钥发射机窄脉冲生成方法及系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9003209B2 (en) * 2012-06-29 2015-04-07 Intel Corporation Efficient integrated switching voltage regulator comprising switches coupled to bridge drivers to provide regulated power supply to power domains
TWI454035B (zh) * 2012-09-13 2014-09-21 Anpec Electronics Corp 切換式穩壓器
US8994387B2 (en) 2012-11-04 2015-03-31 Winbond Electronics Corp. Semiconductor device and detection method thereof
TWI456883B (zh) * 2012-12-27 2014-10-11 Richtek Technology Corp 可降低最小輸出電壓的電源轉換器及相關的控制電路
US9136763B2 (en) * 2013-06-18 2015-09-15 Intersil Americas LLC Audio frequency deadband system and method for switch mode regulators operating in discontinuous conduction mode
US9484815B2 (en) * 2013-10-16 2016-11-01 Nvidia Corporation Energy-based control of a switching regulator
US9960686B2 (en) * 2014-11-17 2018-05-01 Infineon Technologies Austria Ag System and method for detecting a loss of AC power in a switched-mode power supply
KR101933027B1 (ko) * 2016-11-18 2018-12-28 인터로닉스 (주) 스위칭 회로를 위한 데드-타임 컨트롤 방법 및 그 방법을 수행하는 장치
US10416035B2 (en) * 2017-05-30 2019-09-17 Mija Industries, Inc. Power management system for pressure monitoring
US10644601B2 (en) * 2018-06-22 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Dead-time conduction loss reduction for buck power converters
TWI674816B (zh) * 2018-10-11 2019-10-11 茂達電子股份有限公司 低突波電流驅動電路和方法
CN110323927B (zh) * 2018-12-14 2024-06-14 特变电工西安电气科技有限公司 一种三电平逆变器窄脉冲抑制方法及装置
US11545889B2 (en) * 2020-12-30 2023-01-03 Gan Systems Inc. Deadtime optimization for GaN half-bridge and full-bridge switch topologies
US11855538B2 (en) * 2021-12-28 2023-12-26 Texas Instruments Incorporated Out-of-audio (OOA) switching voltage regulator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200342A1 (en) * 2004-03-12 2005-09-15 Intersil Americas Inc. Enable and disable of diode emulation in a DC/DC converter
CN100492829C (zh) * 2002-12-31 2009-05-27 英特赛尔美国股份有限公司 开关模式dc-dc转换器的控制电路和控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) * 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
KR950004058A (ko) * 1993-07-30 1995-02-17 오오가 노리오 펄스폭 변조회로
JP2001077692A (ja) * 1999-09-02 2001-03-23 Nec Ic Microcomput Syst Ltd Ｄ／ａ変換回路
US6396252B1 (en) * 2000-12-14 2002-05-28 National Semiconductor Corporation Switching DC-to-DC converter with discontinuous pulse skipping and continuous operating modes without external sense resistor
TWI220083B (en) * 2003-08-07 2004-08-01 Analog Integrations Corp Control circuit of pulse width modulation DC-to-DC converter
JP4387170B2 (ja) * 2003-11-27 2009-12-16 株式会社リコー スイッチングレギュレータ
US7031175B2 (en) * 2003-12-16 2006-04-18 Intersil Americas Inc. System and method of detecting phase body diode using a comparator in a synchronous rectified FET driver
KR20070035480A (ko) * 2004-02-19 2007-03-30 인터내쇼널 렉티파이어 코포레이션 하프 브리지 적응성 데드 타임 회로 및 방법
US7235955B2 (en) * 2004-07-26 2007-06-26 Intersil Americas Inc. Method and apparatus for preventing boosting system bus when charging a battery
US8476887B2 (en) * 2004-12-03 2013-07-02 Texas Instruments Incorporated DC to DC converter with pseudo constant switching frequency
US7342387B1 (en) * 2005-02-24 2008-03-11 National Semiconductor Corporation System and method for providing a highly efficient wide bandwidth power supply for a power amplifier
US7619395B2 (en) * 2005-07-18 2009-11-17 The Hong Kong University Of Science And Technology End-point prediction scheme for voltage regulators
DE602005019590D1 (de) * 2005-12-02 2010-04-08 St Microelectronics Srl Eine Methode und Vorrichtung zur Ansteuerung von Stromrichtern
TW200810359A (en) * 2006-08-04 2008-02-16 Richtek Technology Corp Control circuit and method for a constant on-time PWM switching converter
US7888925B2 (en) * 2007-07-23 2011-02-15 Intersil Americas Inc. Load current compensation in synchronous power converters
US8084986B2 (en) * 2009-12-28 2011-12-27 Delta Electronics, Inc. Dead-time compensation apparatus of PWM inverter and method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100492829C (zh) * 2002-12-31 2009-05-27 英特赛尔美国股份有限公司 开关模式dc-dc转换器的控制电路和控制方法
US20050200342A1 (en) * 2004-03-12 2005-09-15 Intersil Americas Inc. Enable and disable of diode emulation in a DC/DC converter

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066988A (zh) * 2012-12-18 2013-04-24 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN103066988B (zh) * 2012-12-18 2015-07-01 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN104579246A (zh) * 2013-10-10 2015-04-29 成都国腾电子技术股份有限公司 一种占空比调整电路
US9876846B2 (en) 2014-02-24 2018-01-23 International Business Machines Corporation Data transmission
CN105337498A (zh) * 2014-08-04 2016-02-17 三星电子株式会社 电压转换器以及电压转换器的电压转换方法
CN105337498B (zh) * 2014-08-04 2019-04-02 三星电子株式会社 电压转换器以及电压转换器的电压转换方法
CN105471413A (zh) * 2014-09-04 2016-04-06 盛微先进科技股份有限公司 具反馈控制的脉冲宽度调变装置和方法
CN104901541A (zh) * 2015-06-03 2015-09-09 东南大学 一种开关电源功率管驱动的死区时间自适应控制电路及其方法
CN104901541B (zh) * 2015-06-03 2017-04-19 东南大学 一种开关电源功率管驱动的死区时间自适应控制电路及其方法
CN110089034A (zh) * 2016-12-22 2019-08-02 斯兰纳亚洲有限公司 最小脉冲宽度保证
CN115208476A (zh) * 2021-04-09 2022-10-18 北京中创为南京量子通信技术有限公司 一种量子密钥发射机窄脉冲生成方法及系统

Also Published As

Publication number Publication date
CN102420522B (zh) 2014-07-23
TWI486738B (zh) 2015-06-01
KR101237659B1 (ko) 2013-02-26
EP2434630A2 (en) 2012-03-28
EP2434630A3 (en) 2014-05-21
TW201214077A (en) 2012-04-01
KR20120032401A (ko) 2012-04-05
US8203359B2 (en) 2012-06-19
US20120074924A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
CN102420522B (zh) 用于开环调制以检测窄pwm脉冲的系统和方法
US9584019B2 (en) Switching regulator and control method thereof
TWI568155B (zh) 用於升降壓轉換器和調控器的高效ｐｆｍ控制的系統和方法
US8436598B2 (en) Output-voltage control device, output-voltage control method, and electronic apparatus
JP4661524B2 (ja) Ｄｃ−ｄｃコンバータとその制御方法
US9300202B2 (en) System and method of dynamic droop for switched mode regulators
TWI523396B (zh) 順向轉換器及二次側開關控制器
CN102480227B (zh) 用于固定导通时间电源转换器的音频跳略控制方法及电路
CN103947092A (zh) 用于降压dc/dc转换器的滞后控制
US20150002115A1 (en) Series-capacitor buck converter multiphase controller
US9036377B2 (en) Control circuit of a switched-mode power converter and method thereof
KR101919625B1 (ko) 전류제어 모드 dc-dc 컨버터
TW202118214A (zh) 無回饋參考的準共振谷值鎖定
JP5352964B2 (ja) Ｄｃ−ｄｃコンバータ、電源電圧供給方法、電源電圧供給システム、およびｄｃ−ｄｃコンバータの制御方法
TWI521837B (zh) 用於電力轉換器的積體電路控制器、切換式電力轉換器及用於控制電力轉換器之方法
JP2008072835A (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置
JP2007159319A (ja) Ｄｃ−ｄｃコンバータの制御回路および制御方法
JP2010213559A (ja) 直流電源装置およびｄｃ−ｄｃコンバータ
US9923467B2 (en) Multiphase converting controller
TWI415484B (zh) 具有噪音防止之轉換電路及轉換控制器
JP4686285B2 (ja) スイッチング制御回路、ｄｃ−ｄｃコンバータ
US8884684B2 (en) Charge pump circuits having frequency synchronization with switching frequency of power converters
TW201401739A (zh) 數位控制電路以及數位控制器
JP2009111839A (ja) 三角波発生器及びそれを備えたスイッチングレギュレータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20210706

CF01 Termination of patent right due to non-payment of annual fee