KR20130085311A - 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 - Google Patents
오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 Download PDFInfo
- Publication number
- KR20130085311A KR20130085311A KR1020120006383A KR20120006383A KR20130085311A KR 20130085311 A KR20130085311 A KR 20130085311A KR 1020120006383 A KR1020120006383 A KR 1020120006383A KR 20120006383 A KR20120006383 A KR 20120006383A KR 20130085311 A KR20130085311 A KR 20130085311A
- Authority
- KR
- South Korea
- Prior art keywords
- oscillator
- frequency
- counting result
- trimming
- dividing
- Prior art date
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 230000006870 function Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 abstract description 34
- 238000012360 testing method Methods 0.000 abstract description 13
- 238000012937 correction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101001094021 Homo sapiens Solute carrier family 22 member 7 Proteins 0.000 description 1
- 101001093997 Homo sapiens Solute carrier family 22 member 8 Proteins 0.000 description 1
- 108091006739 SLC22A6 Proteins 0.000 description 1
- 102100036930 Solute carrier family 22 member 6 Human genes 0.000 description 1
- 102100035270 Solute carrier family 22 member 7 Human genes 0.000 description 1
- 102100035227 Solute carrier family 22 member 8 Human genes 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
- H03K3/02315—Stabilisation of output, e.g. using crystal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
- G11C16/105—Circuits or methods for updating contents of nonvolatile memory, especially with 'security' features to ensure reliable replacement, i.e. preventing that old data is lost before new data is reliably written
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
오실레이터 오토 트리밍 방법이 개시된다. 본 발명의 실시예에 따른 오실레이터 오토 트리밍 방법은 감산기가 제1 카운팅 결과 및 제2 카운팅 결과를 수신하여, 상기 제1 카운팅 결과 및 상기 제2 카운팅 결과의 차이를 오프셋 주파수로 출력하는 단계, 디바이더가 상기 오프셋 주파수를 수신하여, 상기 오프셋 주파수를 MCU로부터 출력되는 기준 오프셋 주파수로 나눈 결과인 디바이딩 신호를 출력하는 단계 및 상기 MCU가 상기 디바이딩 신호를 수신하여 오실레이터 주파수 변경 여부를 결정하는 단계를 포함한다. 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치에 의하면 주파수 보정 값이 상이한 웨이퍼 상의 다이 각각에 대한 주파수 보정을 독립적으로 행할 수 있고, 각각의 다이에 포함된 반도체 장치의 목표 오실레이터 트리밍 코드를 개별적으로 저장할 수 있다. 따라서, 복수의 다이에 대해 동시에 테스트 및 보정이 가능해져 전체적인 테스트 시간을 줄일 수 있고 웨이퍼에서 분리된 상태에서도 테스트 및 보정이 가능하다는 효과가 있다.
Description
본 발명은 오실레이터 오토 트리밍 방법에 관한 것으로서, 보다 상세하게는 오실레이터 트리밍 코드를 저장하는 임베디드 플래시 메모리를 포함하는 오실레이터 오토 트리밍 방법에 관한 것이다.
일반적으로, 메모리 소자 및 IC 칩 등에는 외부의 클럭 뿐만 아니라 내부 클럭을 이용해야 하는 회로들이 존재한다. 특히, 플래시 메모리에서는 마이크로 컨트롤러나 펌프 회로 등에 외부 클럭의 입력 없이 내부 클럭을 이용하는데 이 클럭을 발생시키는 회로가 오실레이터(Oscillator) 회로이다. 기본적인 오실레이터 회로는 링 오실레이터로서 홀수 개의 인버터를 직렬로 연결하여 최종단의 출력이 최초 인버터의 입력으로 피드백되는 구조로 이루어져 있다. 하지만, 링 오실레이터는 공정, 전원전압 및 온도변동(PVT 변동) 등의 원인으로 인해 그 주기가 크게 변하는 단점이 있다. 이를 개선하기 위해 칩 외부에 기준이 되는 주기에서 얼마나 벗어나 있는지를 테스트할 수 있는 회로를 주로 웨이퍼 상에서 설치하여 테스트하는 것이 일반적이다. 칩 내부의 실제 오실레이터의 주파수를 사용하고자 하는 주파수로 보정하기 위해 웨이퍼 상의 다수의 칩들 각각에 대한 측정 및 보정의 2단계를 거치게 되며 이는 칩 생산 비용의 증가의 원인이 된다.
본 발명이 이루고자 하는 과제는 오실레이터 트리밍 방법에서, 칩 단위로 오실레이터 주파수 보정을 수행할 수 있는 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치를 제공하는데 있다.
본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치는 오실레이터 클럭 신호를 발생하는 오실레이터, 제1 카운팅 결과 및 제2 카운팅 결과를 수신하여, 상기 제1 카운팅 결과 및 상기 제2 카운팅 결과의 차이를 오프셋 주파수로 출력하는 감산기, 상기 오프셋 주파수를 수신하여, 상기 오프셋 주파수를 기준 오프셋 주파수로 나눈 결과인 디바이딩 신호를 출력하는 디바이더 및 상기 디바이딩 신호를 수신하여, 기준 인덱스에 상기 디바이딩 신호를 가감하여 목표 인덱스로 변경하고, 상기 목표 인덱스에 해당하는 오실레이터 트리밍 코드를 상기 오실레이터로 전송하는 오실레이터 셋 레지스터를 포함하며, 상기 제1 카운팅 결과는 기준 클럭 신호의 주파수에 따라 결정되고, 상기 제2 카운팅 결과는 상기 오실레이터 클럭 신호의 주파수에 따라 결정된다.
실시예에 따라 상기 디바이더로 상기 기준 오프셋 주파수를 전송하는 MCU 및 상기 오실레이터 셋 레지스터의 상기 기준 인덱스 및 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 저장하는 임베디드 플래시 메모리를 더 포함한다.
실시예에 따라 상기 MCU는 상기 디바이딩 신호가 1 미만인 경우 상기 오실레이터 셋 레지스터의 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 목표 오실레이터 트리밍 코드로 저장한다.
실시예에 따라 상기 MCU는 상기 디바이딩 신호를 일정 횟수 수신한 경우 상기 오실레이터 셋 레지스터의 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 목표 오실레이터 트리밍 코드로 저장한다.
실시예에 따라 상기 일정 횟수는 3회일 수 있다.
실시예에 따라 상기 기준 클럭 신호를 기준 시간 동안 카운팅하여 상기 제1 카운팅 결과를 산출하는 기준 클럭 카운터 및 상기 오실레이터 클럭 신호를 상기 기준 시간 동안 카운팅하여 상기 제2 카운팅 결과를 산출하는 오실레이터 클럭 카운터를 더 포함한다.
실시예에 따라 상기 오실레이터는 상기 오실레이터 셋 레지스터로부터 수신한 상기 오실레이터 트리밍 코드에 따라 상기 오실레이터 클럭 신호를 발생한다.
실시예에 따라 외부로부터 상기 기준 클럭 신호를 수신하기 위한 외부 클럭 핀을 더 포함한다.
본 발명의 실시예에 따른 오실레이터 오토 트리밍 방법은 감산기가 제1 카운팅 결과 및 제2 카운팅 결과를 수신하여, 상기 제1 카운팅 결과 및 상기 제2 카운팅 결과의 차이를 오프셋 주파수로 출력하는 단계, 디바이더가 상기 오프셋 주파수를 수신하여, 상기 오프셋 주파수를 MCU로부터 출력되는 기준 오프셋 주파수로 나눈 결과인 디바이딩 신호를 출력하는 단계 및 상기 MCU가 상기 디바이딩 신호를 수신하여 오실레이터 주파수 변경 여부를 결정하는 단계를 포함하며, 상기 제1 카운팅 결과는 기준 클럭 신호의 주파수에 따라 결정되고, 상기 제2 카운팅 결과는 오실레이터 클럭 신호의 주파수에 따라 결정된다.
실시예에 따라 오실레이터 셋 레지스터가 상기 디바이딩 신호를 수신하여, 기준 인덱스에 상기 디바이딩 신호를 가감하여 목표 인덱스로 변경하고, 상기 목표 인덱스에 해당하는 오실레이터 트리밍 코드를 오실레이터로 전송하는 단계를 더 포함한다.
실시예에 따라 오실레이터 주파수 변경이 필요하지 않은 경우, MCU가 상기 기준 인덱스 및 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 임베디드 플래시 메모리에 저장하는 단계를 더 포함한다.
실시예에 따라 상기 MCU가 상기 디바이딩 신호를 수신하여 오실레이터 주파수 변경 여부를 결정하는 단계는 상기 디바이딩 신호가 1 미만인 경우 오실레이터 주파수 변경이 필요하지 않다고 판단한다.
실시예에 따라 상기 MCU가 상기 디바이딩 신호를 수신하여 오실레이터 주파수 변경 여부를 결정하는 단계는 상기 디바이딩 신호를 일정 횟수 수신한 경우 오실레이터 주파수 변경이 필요하지 않다고 판단한다.
실시예에 따라 상기 일정 횟수는 3회일 수 있다.
실시예에 따라 기준 클럭 카운터가 상기 기준 클럭 신호를 기준 시간 동안 카운팅하여 상기 제1 카운팅 결과를 산출하는 단계 및 오실레이터 클럭 카운터가 상기 오실레이터 클럭 신호를 상기 기준 시간 동안 카운팅하여 상기 제2 카운팅 결과를 산출하는 단계를 더 포함한다.
본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치에 의하면 주파수 보정 값이 상이한 웨이퍼 상의 다이 각각에 대한 주파수 보정을 독립적으로 행할 수 있고, 각각의 다이에 포함된 반도체 장치의 목표 오실레이터 트리밍 코드를 개별적으로 저장할 수 있다. 따라서, 복수의 다이에 대해 동시에 테스트 및 보정이 가능해져 전체적인 테스트 시간을 줄일 수 있고 웨이퍼에서 분리된 상태에서도 테스트 및 보정이 가능하다는 효과가 있다.
도 1은 도 1은 웨이퍼 상에 구현된 칩을 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치를 나타내는 블록도이다.
도 3은 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 일부를 나타낸 블록도이다.
도 4는 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 동작을 나타내는 흐름도이다.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 동작에 대응되는 타이밍도이다.
도 2는 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치를 나타내는 블록도이다.
도 3은 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 일부를 나타낸 블록도이다.
도 4는 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 동작을 나타내는 흐름도이다.
도 5는 도 4에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치의 동작에 대응되는 타이밍도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 도 1은 웨이퍼 상에 구현된 칩을 나타내는 도면이다.
도 1을 참조하면, 패키지 조립공정에서 웨이퍼(100)는 다수의 스크라이브 라인(scribe line, S1 내지 S5)에 따라 절단되며, 그 결과 칩(C1)이 패키징 된다.
일반적으로 웨이퍼(100)가 절단되기 전 웨이퍼(100) 상의 고속 동작하는 칩(C1)을 테스트하기 위해 오실레이터를 구비하는 테스트 회로가 이용된다.테스트 회로는 스크라이브 라인 영역(T1)에 배치되고, 테스트 회로에 구현된 오실레이터는 칩(C1)을 구성하는 디자인 룰의 패턴(예컨대, 컨택(contact), 액티브 저항, 메탈 라인, 또는 폴리 저항)에 접속된 경우 발진신호를 발생한다.
예컨대, 오실레이터는 다수의 인버터들로 이루어진 딜레이 체인(delay chain)으로 구현되며, 다수의 인버터들 중에서 인접하는 두개의 인버터들은 패턴을 통하여 서로 직렬로 접속된다. 즉, 인접하는 두 개의 인버터들 중의 어느 하나의 출력단자와 인접하는 두 개의 인버터들 중에서 다른 하나의 입력단자 사이에 패턴이 접속된다. 출력단자와 입력단자는 프로브(probe)의 기능을 수행하며, 오실레이터는 발진신호를 발생한다.
따라서 패턴별로 발생 된 발진 신호에 기초한 발진 주파수를 측정 또는 계산하여 발진 주파수가 소정의 기준주파수 범위 내인지 판단하여 칩(C1)의 불량 여부가 판단된다.
그러나, 칩(C1) 사이즈(size)가 작아지고 동작 주파수가 고속화됨에 따라 발진 주파수가 커지는 경우(예컨대, 기가헤르쯔(Ghz) 이상), 발진 주파수의 측정이 어려워지므로 고가의 측정장비가 필요하게 되는 문제점이 발생 될 수 있다.
또한, 측정장비는 발진 주파수를 측정하기 위한 패드(pad)의 개수가 증가하여 웨이퍼(100)의 면적 대비 테스트 회로가 차지하는 스크라이브 라인 영역(T1)이 커져서 생산되는 칩(C1)의 수량이 적어 수율(yield)이 감소 될 수 있다.
따라서, 스크라이브 라인 영역(T1)을 감소시켜 칩(C1)의 수율을 증가시키기 위해 칩(C1) 내부에 오실레이터 및 오실레이터의 테스트를 수행할 수 있는 장치를 구현하는 것이 바람직하다.
도 2는 본 발명의 실시예에 따른 오실레이터 오토 트리밍(Oscillator Auto Trimming) 기능을 갖는 반도체 장치(semiconductor device;200)를 나타내는 블록도이다.
도 2를 참조하면, 오실레이터 오토 트리밍 기능을 갖는 반도체 장치(200)는 외부 클럭 핀(205)(External Clock Pin), 기준 클럭 카운터(Reference Clock Counter;210), 오실레이터(Oscillator;220), 오실레이터 클럭 카운터(Oscillator Clock Counter;230), 감산기(Subtracter;240), 디바이더(Divider;250), MCU(Micro Control Unit;260), 오실레이터 셋 레지스터(Oscillator Set Register;270) 및 임베디드 플래시 메모리(Embedded Flash Memory;280)를 포함할 수 있다.
외부 클럭 핀(205)은 반도체 장치(200) 외부로부터 반도체 장치(200)가 정상적으로 동작하기 위해 필요한 주파수를 가진 기준 클럭 신호(REF_CLK)를 수신할 수 있다. 기준 클럭 카운터(210)는 외부 클럭 핀(205)으로부터 수신한 기준 클럭 신호(REF_CLK)를 기준 시간 동안 카운팅(Counting)하여 기준 클럭 신호(REF_CLK)의 주파수를 측정할 수 있다. 즉, 기준 클럭 카운터(210)는 기준 클럭 신호(REF_CLK)를 기준 시간 동안 카운팅하여 제1 카운팅 결과(REF_CLK_CNT)를 산출하여 출력할 수 있다. 제1 카운팅 결과(REF_CLK_CNT)는 기준 클럭 신호(REF_CLK)의 주파수 값에 대한 정보를 포함하는 복수의 비트로 이루어진 디지털 신호일 수 있다.
오실레이터(220)는 디지털 형태의 기준 오프셋 주파수(REF_OFS) 코드를 수신하여, 그에 따라 일정한 주파수를 가진 오실레이터 클럭 신호(OSC_CLK)를 발생할 수 있다. 오실레이터(220)는 RC 오실레이터, 방형파 오실레이터(Relaxation Oscillator), 사인파를 발생하는 빈 브릿지 오실레이터(Wien Bridge Oscillator) 또는 트윈-티 오실레이터(Twin-T Oscillator)가 이용될 수 있으나 이에 한정되지 않는다.
오실레이터 클럭 카운터(230)는 오실레이터(220)로부터 수신한 오실레이터 클럭 신호(OSC_CLK)를 기준 시간동안 카운팅하여 오실레이터 클럭 신호(OSC_CLK)의 주파수를 측정할 수 있다. 즉, 오실레이터 클럭 카운터(230)는 오실레이터 클럭 신호(OSC_CLK)를 기준 시간 동안 카운팅하여 제2 카운팅 결과(OSC_CLK_CNT)를 산출하여 출력할 수 있다. 제2 카운팅 결과(OSC_CLK_CNT)는 오실레이터 클럭 신호(OSC_CLK)의 주파수 값에 대한 정보를 포함하는 복수의 비트로 이루어진 디지털 신호일 수 있다.
감산기(240)는 입력되는 디지털 형태의 두 데이터 값의 차를 계산할 수 있으며, 전감산기(240) 또는 반감산기(240)일 수 있으나 이에 한정되지 않는다. 감산기(240)는 기준 클럭 카운터(210)로부터 출력된 제1 카운팅 결과(REF_CLK_CNT) 및 오실레이터 클럭 카운터(230)로부터 출력된 제2 카운팅 결과(OSC_CLK_CNT)를 수신하여, 제1 카운팅 결과(REF_CLK_CNT) 및 제2 카운팅 결과(OSC_CLK_CNT)의 차이를 오프셋(Offset) 주파수(OFS)로 출력할 수 있다.
디바이더(250)는 디지털 형태의 두 데이터를 수신하여 한 데이터를 나머지 데이터로 나눈 결과를 산출할 수 있다. 디바이더(250)는 감산기(240)로부터 출력된 오프셋 주파수(OFS)를 수신하여, 오프셋 주파수(OFS)를 MCU(260)로부터 출력되는 기준 오프셋 주파수(REF_OFS)로 나눈 결과인 디바이딩 신호(DVS)를 출력할 수 있다. 디바이더(250)는 정수 단위의 정확도로 디바이딩 신호(DVS)를 출력할 수 있다. 기준 오프셋 주파수(REF_OFS)는 후술할 임베디드 플래시 영역에 포함된 오실레이터 트리밍 코드 영역(284)에서, 인접한 인덱스에 해당하는 오실레이터 트리밍 코드(OTC) 사이에 대응하는 주파수 값의 차이를 의미할 수 있다. 오실레이터 트리밍 코드(OTC)는 오실레이터(220)가 특정 주파수의 오실레이터 클럭 신호(OSC_CLK)를 발생하게 하기 위한 코드일 수 있다.
MCU(260)는 임베디드 플래시 메모리(280)를 제어하기 위한 전용 프로세서로서, 롬(ROM) 및 램(RAM)의 메모리까지 내장되어 있어 프로그램의 실행 및 연산을 수행하고 데이터를 영구적으로 또는 일시적으로 저장할 수 있다. MCU(260)는 임베디드 플래시 메모리(280)에 저장되어 있는 프로그램 코드를 읽어 들여 특정 프로그램을 수행할 수 있다. MCU(260)는 기준 오프셋 주파수(REF_OFS)를 저장할 수 있고, 디바이더(250)로 기준 오프셋 주파수(REF_OFS)를 전송하여 디바이딩 연산을 수행하게 할 수 있다.
또한, MCU(260)는 오실레이터 셋 레지스터(270)가 디바이딩 신호(DVS)를 수신하여 기준 인덱스를 목표 인덱스로 변경할 때 기준 인덱스에 디바이딩 신호(DVS)를 더할지 뺄지를 결정하는 인덱스 가감 신호를 출력할 수 있다. 즉, MCU(260)는 디바이더(250)로 출력된 디바이딩 신호(DVS)를 수신하여 저장하고, 이전의 오실레이터 오토 트리밍 과정에서 출력된 디바이딩 신호(DVS)와 비교하여 더 증가한 경우 이전과 반대의 연산을 행하도록 하는 인덱스 가감 신호를 출력할 수 있다.
MCU(260)는 디바이더(250)로부터 디바이딩 신호(DVS)를 수신하여, 오실레이터 오토 트리밍 과정을 반복할지 여부를 결정할 수 있다. MCU(260)는 디바이딩 신호(DVS)가 1 이상인 경우 즉, 오프셋 주파수(OFS)가 기준 오프셋 주파수(REF_OFS)와 같거나 큰 경우 오실레이터 셋 레지스터(270)가 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하도록 하여 오실레이터 오토 트리밍 과정을 반복하도록 명령할 수 있다. 그러나, MCU(260)는 디바이딩 신호(DVS)가 1 미만 경우 즉, 오프셋 주파수(OFS)가 기준 오프셋 주파수(REF_OFS)보다 작은 경우 오실레이터 오토 트리밍 과정을 종료하고 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하고 이를 목표 오실레이터 트리밍 코드(OTC)로 임베디드 플래시 메모리(280) 상에 저장할 수 있다.
MCU(260)는 디바이딩 신호(DVS)를 일정 횟수 미만으로 수신한 경우 예를 들어, 3회 미만으로 수신한 경우 오실레이터 셋 레지스터(270)가 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하도록 하여 오실레이터 오토 트리밍 과정을 반복하도록 명령할 수 있다. 그러나, MCU(260)는 디바이딩 신호(DVS)를 일정 횟수 수신한 경우 예를 들어, 3회 수신한 경우 오실레이터 오토 트리밍 과정을 종료하고 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하고 이를 목표 오실레이터 트리밍 코드(OTC)로 임베디드 플래시 메모리(280) 상에 저장할 수 있다.
오실레이터 셋 레지스터(270)는 인덱스 레지스터(Index Register)로 구현될 수 있으며, 임베디드 플래시 메모리(280)에 저장된 코드를 추출하고자 할 때 오퍼랜드(operand)의 내용을 변경하기 위한 수치를 기억하는 레지스터일 수 있다. 오실레이터 셋 레지스터(270)는 임베디드 플래시 메모리(280)에 포함된 오실레이터 트리밍 코드 영역(284)에 해당하는 인덱스를 저장할 수 있다.
오실레이터 셋 레지스터(270)는 디바이더(250)로부터 디바이딩 신호(DVS)를 수신하여, 기준 인덱스에 디바이딩 신호(DVS)를 가감하여 목표 인덱스로 변경할 수 있다. 오실레이터 셋 레지스터(270)가 기준 인덱스에 디바이딩 신호(DVS)를 더할지 뺄지의 여부는 MCU(260)로부터 출력된 인덱스 가감신호에 따라 결정된다. 오실레이터 셋 레지스터(270)는 변경된 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 임베디스 플래시 메모리로부터 읽어 들여 버퍼링 동작으로 통해 오실레이터(220)로 전송할 수 있다.기준 인덱스는 오실레이터 오토 트리밍을 시작할 당시 오실레이터 트리밍 코드(OTC)에 해당하는 인덱스를 말하며, 목표 인덱스는 기준 인덱스에 디바이딩 신호(DVS) 즉, 오프셋 주파수(OFS)를 기준 오프셋 주파수(REF_OFS)로 나눈 결과를 증가시키거나 감소시켜 변경된 인덱스를 말한다.
임베디드 플래시 메모리(280)는 플래시 메모리와 로직 소자가 병합된 플래시-로직 병합(Merged Flash & Logic: MFL) 소자로서, 개별적인 메모리과 로직을 하나의 칩 내에 구현하기 때문에, 소형화, 저전력화, 고속화 및 낮은 전자파 장애(ElectroMagnetic Interference : EMI) 노이즈(noise) 실현할 수 있다는 등의 장점을 가진다. 임베디드 플래시 메모리(280)는 프로그램 코드 영역(282) 및 오실레이터 트리밍 코드 영역(284)을 포함할 수 있다. 프로그램 코드 영역(282)은 반도체 장치(200)의 구동에 필요한 다양한 프로그램 코드를 저장하고 필요에 따라 MCU(260)로 프로그램 코드를 전송할 수 있다. 오실레이터 트리밍 코드 영역(284)은 오실레이터 셋 레지스터(270)의 기준 인덱스 및 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 저장할 수 있다.
임베디드 플래시 메모리(280)는 MCU(260)의 제어에 따라 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 오실레이터 셋 레지스터(270)로 전송할 수 있다. 또한, 임베디드 플래시 메모리(280)는 MCU(260)의 제어에 따라 오실레이터 오토 트리밍 과정이 종료된 경우 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 목표 오실레이터 트리밍 코드(OTC)로 오실레이터 트리밍 코드 영역(284)에 저장할 수 있다.
디바이더(250), MCU(260), 오실레이터 셋 레지스터(270) 및 임베디드 플래시 메모리(280) 간의 데이터, 명령 및 코드의 전송을 버스(bus;290)를 통해 이루어 질 수 있다. 본 발명의 실시예에 따른 반도체 장치(200)는 IC(Integrated circuit) 칩의 형태로 제작되는 반도체 장치에 적용될 수 있다. 즉, IC 칩으로 제작되는 중앙처리장치(CPU), 메모리 장치(Memory Device), 콘트롤러(Controller) 등에 적용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치(200)에 의하면 주파수 보정 값이 상이한 웨이퍼 상의 다이 각각에 대한 주파수 보정을 독립적으로 행할 수 있고, 각각의 다이에 포함된 반도체 장치(200)의 목표 오실레이터 트리밍 코드(OTC)를 개별적으로 저장할 수 있다. 따라서, 복수의 다이에 대해 동시에 테스트 및 보정이 가능해져 전체적인 테스트 시간을 줄일 수 있고 웨이퍼에서 분리된 상태에서도 테스트 및 보정이 가능하다는 효과가 있다.
도 3은 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치(200)의 일부를 나타낸 블록도이다.
도 2 및 도 3을 참조하면, 오실레이터 셋 레지스터(270) 및 임베디드 플래시 메모리(280)는 버스를 통해 오실레이터 트리밍 코드(OTC)를 전송할 수 있다. 디바이더(250)는 오프셋 주파수(OFS)를 기준 오프셋 주파수(REF_OFS)로 나눈 결과인 디바이딩 신호(DVS)를 오실레이터 셋 레지스터(270)로 전송할 수 있다. 오실레이터 셋 레지스터(270)는 디바이딩 신호(DVS)에 따라 기준 인덱스를 목표 인덱스로 변경하고, MCU(260)의 제어에 따라 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송할 수 있다.
예를 들어, 0x16이 기준 인덱스로 설정되어 있고 0x16에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수가 10,000 kHz라고 가정한다. 기준 인덱스에 인접하는 인덱스는 0x15 및 0x17이 있으며, 각 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수는 각각 9,900 kHz 및 10,100 kHz 일 수 있다. 마찬가지로 각 인접하는 인덱스에 대응되는 주파수의 차이는 100kHz에 해당할 수 있다. 이 경우, MCU(260)에 저장되는 기준 오프셋 주파수(REF_OFS)는 인접하는 인덱스에 해당하는 오실레이터 트리밍 코드(OTC) 사이에 대응하는 주파수 값의 차이를 의미하므로, 100kHz일 수 있다.
첫 번째의 오실레이터 오토 트리밍 과정에서 만약 기준 클럭 신호(REF_CLK)의 주파수가 10,450 kHz이고 감산기(240)가 출력하는 오프셋 주파수(OFS)가 450kHz라면, 디바이더(250)는 오프셋 주파수(OFS;450kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 4.5를 디바이딩 신호(DVS)로써 MCU(260) 및 오실레이터 셋 레지스터(270)로 전송할 수 있다. 이때, 디바이더(250)는 정수 단위로 출력이 가능한 바, 디바이딩 신호(DVS)의 값은 4가 된다. 오실레이터 셋 레지스터(270)는 MCU(260)의 제어에 따라 기준 인덱스를 목표 인덱스로 변경할 수 있으며, MCU(260)가 기준 인덱스에 디바이딩 신호(DVS;4)를 빼도록 하는 인덱스 가감 신호를 전송한 경우 목표 인덱스는 0x11로 변경될 수 있다. 목표 인덱스인 0x11에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수 값은 9,600 kHz일 수 있으며, 오실레이터 셋 레지스터(270)가 전송한 오실레이터 트리밍 코드(OTC)에 의해 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 9,600 kHz로 변경될 수 있다.
두 번째의 오실레이터 오토 트리밍 과정에서 기준 클럭 신호(REF_CLK)의 주파수(10,450kHz) 및 오실레이터 클럭 신호(OSC_CLK)의 주파수(9,500kHz)의 차이인 오프셋 주파수(OFS)는 950kHz에 해당할 수 있다. 디바이더(250)에서 출력되는 디바이딩 신호(DVS)는 오프셋 주파수(OFS;950kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 9.5에 해당하며, 이전의 오실레이터 오토 트리밍 과정의 디바이딩 신호(DVS;4.5)보다 증가함을 알 수 있다. 디바이더(250)는 정수 단위로 출력이 가능한 바, 디바이딩 신호(DVS)의 값은 9가 된다.이때, MCU(260)는 목표 인덱스에 해당하는 주파수가 기준 클럭 신호(REF_CLK)의 주파수에 가깝게 설정되도록 하기 위해, 기준 인덱스에 디바이딩 신호(DVS;9)를 더하도록 하는 인덱스 가감 신호를 전송할 수 있다. 목표 인덱스는 0x1a로 변경될 수 있고, 0x1a에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수 값은 10,500 kHz일 수 있다. 오실레이터 셋 레지스터(270)가 전송한 오실레이터 트리밍 코드(OTC)에 의해 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 10,500 kHz로 변경될 수 있다.
세 번째의 오실레이터 오토 트리밍 과정에서 기준 클럭 신호(REF_CLK)의 주파수(10,450kHz) 및 오실레이터 클럭 신호(OSC_CLK)의 주파수(10,500kHz)의 차이인 오프셋 주파수(OFS)는 50kHz에 해당할 수 있다. 디바이더(250)에서 출력되는 디바이딩 신호(DVS)는 오프셋 주파수(OFS;50kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 0.5에 해당하며, 디바이더(250)는 정수 단위로 출력이 가능한 바, 디바이딩 신호(DVS)의 값은 0이 된다. 이때, MCU(260)에서 디바이딩 신호(DVS)가 0이거나 디바이딩 신호(DVS)를 3회 수신한 경우, 오실레이터 오토 트리밍 과정을 종료하도록 설정된 경우 오실레이터 오토 트리밍 과정은 종료될 수 있다. 이때의 목표 인덱스인 0x1a에 해당하는 오실레이터 트리밍 코드(OTC)는 임베디프 플래시 메모리의 오실레이터 트리밍 코드 영역(284)에 목표 오실레이터 트리밍 코드(OTC)로 저장될 수 있다. 오실레이터 오토 트리밍 과정을 마친 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 10,500 kHz로서, 기준 클럭 신호(REF_CLK;10,450kHz)와 기준 오프셋 주파수(REF_OFS;100kHz) 범위 내로 보정되었음을 알 수 있다. 이는 예시적인 것으로서, 기준 클럭 신호(REF_CLK)의 주파수, 기준 오프셋 주파수(REF_OFS) 및 기준 인덱스는 얼마든지 변경될 수 있으며 이에 한정되지 않는다.
도 4는 도 2에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치(200)의 동작을 나타내는 흐름도이다.
도 2 및 도 4를 참조하면, 기준 클럭 카운터(210)는 외부 클럭 핀(205)으로부터 반도체 장치(200)가 정상적으로 동작하기 위해 필요한 주파수를 가진 기준 클럭 신호(REF_CLK)를 수신할 수 있다. 기준 클럭 카운터(210)는 수신한 기준 클럭 신호(REF_CLK)를 기준 시간 동안 카운팅하여 기준 클럭 신호(REF_CLK)의 주파수를 측정할 수 있다. 즉, 기준 클럭 카운터(210)는 기준 클럭 신호(REF_CLK)를 기준 시간 동안 카운팅하여 제1 카운팅 결과(REF_CLK_CNT)를 산출하여 출력할 수 있다(S400).
오실레이터 클럭 카운터(230)는 오실레이터(220)가 출력하는 오실레이터 클럭 신호(OSC_CLK)를 기준 시간동안 카운팅하여 오실레이터 클럭 신호(OSC_CLK)의 주파수를 측정할 수 있다. 즉, 오실레이터 클럭 카운터(230)는 오실레이터 클럭 신호(OSC_CLK)를 기준 시간 동안 카운팅하여 제2 카운팅 결과(OSC_CLK_CNT)를 산출하여 출력할 수 있다(S410).
감산기(240)는 기준 클럭 카운터(210)로부터 출력된 제1 카운팅 결과(REF_CLK_CNT) 및 오실레이터 클럭 카운터(230)로부터 출력된 제2 카운팅 결과(OSC_CLK_CNT)를 수신하여, 제1 카운팅 결과(REF_CLK_CNT) 및 제2 카운팅 결과(OSC_CLK_CNT)의 차이를 오프셋 주파수(OFS)로 출력할 수 있다(S420).
디바이더(250)는 감산기(240)로부터 출력된 오프셋 주파수(OFS)를 수신하여, 오프셋 주파수(OFS)를 MCU(260)로부터 출력되는 기준 오프셋 주파수(REF_OFS)로 나눈 결과인 디바이딩 신호(DVS)를 출력할 수 있다(S430).
MCU(260)는 디바이더(250)로부터 전송된 디바이딩 신호(DVS)를 수신하여, 오실레이터 오토 트리밍 과정을 반복할지 여부를 결정할 수 있다. MCU(260)는 디바이딩 신호(DVS)가 1 이상인 경우 즉, 오프셋 주파수(OFS)가 기준 오프셋 주파수(REF_OFS)와 같거나 큰 경우 오실레이터 셋 레지스터(270)가 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하도록 하여 오실레이터 오토 트리밍 과정을 반복하도록 명령할 수 있다(S440). 또는 MCU(260)는 디바이딩 신호(DVS)를 일정 횟수 미만으로 수신한 경우 예를 들어, 3회 미만으로 수신한 경우 오실레이터 셋 레지스터(270)가 오실레이터 트리밍 코드(OTC)를 오실레이터(220)로 전송하도록 하여 오실레이터 오토 트리밍 과정을 반복하도록 명령할 수 있다(S440).
MCU(260)에 의해 오실레이터 오토 트리밍 과정을 반복하도록 명령된 경우 오실레이터 셋 레지스터(270)는 디바이더(250)로부터 디바이딩 신호(DVS)를 수신하여, 기준 인덱스에 디바이딩 신호(DVS)를 가감하여 목표 인덱스로 변경할 수 있다. 오실레이터 셋 레지스터(270)가 기준 인덱스에 디바이딩 신호(DVS)를 더할지 뺄지의 여부는 MCU(260)로부터 출력된 인덱스 가감신호에 따라 결정된다. 오실레이터 셋 레지스터(270)는 변경된 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 임베디스 플래시 메모리로부터 읽어 들여 버퍼링 동작으로 통해 오실레이터(220)로 전송할 수 있다. 오실레이터(220)는 오실레이터 트리밍 코드(OTC)를 수신하여, 그에 따라 일정한 주파수를 가진 오실레이터 클럭 신호(OSC_CLK)를 발생할 수 있다(S450).
그러나, MCU(260)는 디바이딩 신호(DVS)가 1 미만 경우 즉, 오프셋 주파수(OFS)가 기준 오프셋 주파수(REF_OFS)보다 작은 경우 오실레이터 오토 트리밍 과정을 종료하고 이때의 오실레이터 트리밍 코드(OTC)를 목표 오실레이터 트리밍 코드(OTC)로 임베디드 플래시 메모리(280) 상에 저장할 수 있다(S460).
또는 MCU(260)는 디바이딩 신호(DVS)를 일정 횟수 수신한 경우 예를 들어, 3회 수신한 경우 오실레이터 오토 트리밍 과정을 종료하고 이때의 오실레이터 트리밍 코드(OTC)를 목표 오실레이터 트리밍 코드(OTC)로 임베디드 플래시 메모리(280) 상에 저장할 수 있다(S460).
도 5는 도 4에 도시된 본 발명의 실시예에 따른 오실레이터 오토 트리밍 기능을 갖는 반도체 장치(200)의 동작에 대응되는 타이밍도이다.
도 5를 참조하면, 위에서부터 기준 클럭 신호(REF_CLK), 제1 카운팅 결과(REF_CLK_CNT), 오실레이터 클럭 신호(OSC_CLK) 및 제2 카운팅 결과(OSC_CLK_CNT)가 차례로 나타난다. 도 2 내지 도 5를 참조하면, 도 3에서와 마찬가지로 0x16이 기준 인덱스로 설정되어 있고 0x16에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수가 10,000 kHz라고 가정한다. 기준 인덱스에 인접하는 인덱스는 0x15 및 0x17이 있으며, 각 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수는 각각 9,900 kHz 및 10,100 kHz 일 수 있다. 마찬가지로 각 인접하는 인덱스에 대응되는 주파수의 차이는 100kHz에 해당할 수 있다. 이 경우, MCU(260)에 저장되는 기준 오프셋 주파수(REF_OFS)는 인접하는 인덱스에 해당하는 오실레이터 트리밍 코드(OTC) 사이에 대응하는 주파수 값의 차이를 의미하므로, 100kHz일 수 있다. 또한, MCU(260)가 수신한 디바이딩 신호(DVS)가 1 미만인 경우, 오실레이터 오토 트리밍 과정을 종료하도록 설정되었다고 가정한다.
제1 오실레이터 오토 트리밍 과정(OAT1)에서 만약 기준 클럭 신호(REF_CLK)의 주파수가 10,450 kHz라면, 기준 클럭 카운터(210) 및 오실레이터 클럭 카운터(230)는 기준 클럭 신호(REF_CLK) 및 오실레이터 클럭 신호(OSC_CLK)를 기준 시간 동안 카운팅하여 각각 제1 카운팅 결과(REF_CLK_CNT;10,450 kHz) 및 제2 카운팅 결과(OSC_CLK_CNT;10,000kHz)를 산출하여 출력할 수 있다(S400,S410). 감산기(240)는 제1 카운팅 결과(REF_CLK_CNT;10,450 kHz) 및 제2 카운팅 결과(OSC_CLK_CNT;10,000kHz)의 차이를 오프셋 주파수(OFS;450kHz)로 출력할 수 있다(S420). 디바이더(250)는 오프셋 주파수(OFS;450kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 4.5를 정수 단위인 디바이딩 신호(DVS;4)로써 MCU(260) 및 오실레이터 셋 레지스터(270)로 전송할 수 있다(S430). MCU(260)는 디바이더(250)로부터 전송된 디바이딩 신호(DVS;4)가 1 이상이므로 오실레이터 오토 트리밍 과정을 반복하게 된다(S440). 오실레이터 셋 레지스터(270)는 MCU(260)의 제어에 따라 기준 인덱스를 목표 인덱스로 변경할 수 있으며, MCU(260)가 기준 인덱스에 디바이딩 신호(DVS;4)를 빼도록 하는 인덱스 가감 신호를 전송한 경우 목표 인덱스는 0x11로 변경될 수 있다. 목표 인덱스인 0x11에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수 값은 9,600 kHz일 수 있으며, 오실레이터 셋 레지스터(270)가 전송한 오실레이터 트리밍 코드(OTC)에 의해 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 9,600 kHz로 변경될 수 있다(S450).
제2 오실레이터 오토 트리밍 과정(OAT2)에서 오실레이터 클럭 카운터(230)는 오실레이터 클럭 신호(OSC_CLK)를 기준 시간 동안 카운팅하여 제2 카운팅 결과(OSC_CLK_CNT;10,000kHz)를 산출하여 출력할 수 있다(S410). 감산기(240)는 제1 카운팅 결과(REF_CLK_CNT;10,450 kHz) 및 제2 카운팅 결과(OSC_CLK_CNT;9,500kHz)의 차이를 오프셋 주파수(OFS;950kHz)로 출력할 수 있다(S420). 디바이더(250)는 오프셋 주파수(OFS;950kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 9.5를 정수 단위인 디바이딩 신호(DVS;9)로써 오실레이터 셋 레지스터(270)로 전송할 수 있다(S430). MCU(260)는 디바이더(250)로부터 전송된 디바이딩 신호(DVS;9)가 1 이상이므로 오실레이터 오토 트리밍 과정을 반복하게 된다(S440). 오실레이터 셋 레지스터(270)는 MCU(260)의 제어에 따라 기준 인덱스를 목표 인덱스로 변경할 수 있으며, MCU(260)는 목표 인덱스에 해당하는 주파수가 기준 클럭 신호(REF_CLK)의 주파수에 가깝게 설정되도록 하기 위해, 기준 인덱스에 디바이딩 신호(DVS;9)를 더하도록 하는 인덱스 가감 신호를 전송할 수 있고 목표 인덱스는 0x1a로 변경될 수 있다. 목표 인덱스인 0x1a에 해당하는 오실레이터 트리밍 코드(OTC)에 대응되는 주파수 값은 10,500 kHz일 수 있으며, 오실레이터 셋 레지스터(270)가 전송한 오실레이터 트리밍 코드(OTC)에 의해 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 10,500 kHz로 변경될 수 있다(S450).
제3 오실레이터 오토 트리밍 과정(OAT3)에서 기준 클럭 신호(REF_CLK)의 주파수(10,450kHz) 및 오실레이터 클럭 신호(OSC_CLK)의 주파수(10,500kHz)의 차이인 오프셋 주파수(OFS)는 50kHz에 해당할 수 있다. 디바이더(250)에서 출력되는 디바이딩 신호(DVS)는 오프셋 주파수(OFS;50kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 0.5에 해당하며, 이전의 오실레이터 오토 트리밍 과정의 디바이딩 신호(DVS;4.5)보다 감소함을 알 수 있다. 이때, 오실레이터 오토 트리밍 과정은 종료될 수 있다. 이때의 목표 인덱스인 0x1a에 해당하는 오실레이터 트리밍 코드(OTC)는 임베디프 플래시 메모리의 오실레이터 트리밍 코드 영역(284)에 목표 오실레이터 트리밍 코드(OTC)로 저장될 수 있다. 오실레이터 오토 트리밍 과정을 마친 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 10,500 kHz로서, 기준 클럭 신호(REF_CLK;10,450kHz)와 기준 오프셋 주파수(REF_OFS;100kHz) 범위 내로 보정되었음을 알 수 있다. 이는 예시적인 것으로서, 기준 클럭 신호(REF_CLK) 주파수, 기준 오프셋 주파수(REF_OFS) 및 기준 인덱스는 얼마든지 변경될 수 있으며 이에 한정되지 않는다.
오실레이터 클럭 카운터(230)는 오실레이터 클럭 신호(OSC_CLK)를 기준 시간 동안 카운팅하여 제2 카운팅 결과(OSC_CLK_CNT;10,500kHz)를 산출하여 출력할 수 있다(S410). 감산기(240)는 제1 카운팅 결과(REF_CLK_CNT;10,450 kHz) 및 제2 카운팅 결과(OSC_CLK_CNT;10,500kHz)의 차이를 오프셋 주파수(OFS;50kHz)로 출력할 수 있다(S420). 디바이더(250)는 오프셋 주파수(OFS;50kHz)를 기준 오프셋 주파수(REF_OFS;100kHz)로 나눈 결과인 0.5를 정수 단위인 디바이딩 신호(DVS;0)로써 오실레이터 셋 레지스터(270)로 전송할 수 있다(S430). MCU(260)는 디바이더(250)로부터 전송된 디바이딩 신호(DVS;0)가 1 미만이므로 오실레이터 오토 트리밍 과정을 종료하게 된다(S450). MCU(260)는 이때의 오실레이터 트리밍 코드(OTC)를 목표 오실레이터 트리밍 코드로 임베디드 플래시 메모리(280) 상에 저장할 수 있다(S460). 오실레이터 오토 트리밍 과정을 마친 오실레이터(220)의 오실레이터 클럭 신호(OSC_CLK)의 주파수는 10,500 kHz로서, 기준 클럭 신호(REF_CLK;10,450kHz)와 기준 오프셋 주파수(REF_OFS;100kHz) 범위 내로 보정되었음을 알 수 있다. 이는 예시적인 것으로서, 기준 클럭 신호(REF_CLK) 주파수, 기준 오프셋 주파수(REF_OFS) 및 기준 인덱스는 얼마든지 변경될 수 있으며 이에 한정되지 않는다.
발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
오실레이터(220)
감산기(240)
디바이더(250)
MCU(260)
오실레이터 셋 레지스터(270)
임베디드 플래시 메모리(280)
감산기(240)
디바이더(250)
MCU(260)
오실레이터 셋 레지스터(270)
임베디드 플래시 메모리(280)
Claims (10)
- 오실레이터 클럭 신호를 발생하는 오실레이터;
제1 카운팅(Counting) 결과 및 제2 카운팅 결과를 수신하여, 상기 제1 카운팅 결과 및 상기 제2 카운팅 결과의 차이를 오프셋(Offset) 주파수로 출력하는 감산기;
상기 오프셋 주파수를 수신하여, 상기 오프셋 주파수를 기준 오프셋 주파수로 나눈 결과인 디바이딩 신호를 출력하는 디바이더(Devider); 및
상기 디바이딩 신호를 수신하여, 기준 인덱스(Index)에 상기 디바이딩 신호를 가감하여 목표 인덱스로 변경하고, 상기 목표 인덱스에 해당하는 오실레이터 트리밍 코드(OTC)를 상기 오실레이터로 전송하는 오실레이터 셋 레지스터(Oscillator Set Register)를 포함하며,
상기 제1 카운팅 결과는 기준 클럭(Clock) 신호의 주파수에 따라 결정되고,
상기 제2 카운팅 결과는 상기 오실레이터 클럭 신호의 주파수에 따라 결정되는 오실레이터 오토 트리밍(Oscillator Auto Trimming) 기능을 갖는 반도체 장치. - 제1항에 있어서,
상기 디바이더로 상기 기준 오프셋 주파수를 전송하는 MCU; 및
상기 오실레이터 셋 레지스터의 상기 기준 인덱스 및 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 저장하는 임베디드 플래시 메모리(Embedded Flash Memory)를 더 포함하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제2항에 있어서,
상기 MCU는 상기 디바이딩 신호가 1 미만인 경우 상기 오실레이터 셋 레지스터의 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 목표 오실레이터 트리밍 코드로 저장하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제2항에 있어서,
상기 MCU는 상기 디바이딩 신호를 일정 횟수 수신한 경우 상기 오실레이터 셋 레지스터의 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 목표 오실레이터 트리밍 코드로 저장하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제4항에 있어서,
상기 일정 횟수는 3회인 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제1항에 있어서,
상기 기준 클럭 신호를 기준 시간 동안 카운팅하여 상기 제1 카운팅 결과를 산출하는 기준 클럭 카운터; 및
상기 오실레이터 클럭 신호를 상기 기준 시간 동안 카운팅하여 상기 제2 카운팅 결과를 산출하는 오실레이터 클럭 카운터를 더 포함하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제1항에 있어서,
상기 오실레이터는 상기 오실레이터 셋 레지스터로부터 수신한 상기 오실레이터 트리밍 코드에 따라 상기 오실레이터 클럭 신호를 발생하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 제1항에 있어서,
외부로부터 상기 기준 클럭 신호를 수신하기 위한 외부 클럭 핀을 더 포함하는 오실레이터 오토 트리밍 기능을 갖는 반도체 장치. - 감산기가 제1 카운팅(Counting) 결과 및 제2 카운팅 결과를 수신하여, 상기 제1 카운팅 결과 및 상기 제2 카운팅 결과의 차이를 오프셋(Offset) 주파수로 출력하는 단계;
디바이더(Devider)가 상기 오프셋 주파수를 수신하여, 상기 오프셋 주파수를 MCU로부터 출력되는 기준 오프셋 주파수로 나눈 결과인 디바이딩 신호를 출력하는 단계; 및
상기 MCU가 상기 디바이딩 신호를 수신하여 오실레이터 주파수 변경 여부를 결정하는 단계를 포함하며,
상기 제1 카운팅 결과는 기준 클럭(Clock) 신호의 주파수에 따라 결정되고,
상기 제2 카운팅 결과는 오실레이터 클럭 신호의 주파수에 따라 결정되는 오실레이터 오토 트리밍(Oscillator Auto Trimming) 방법. - 제9항에 있어서,
오실레이터 셋 레지스터(Oscillator Set Register)가 상기 디바이딩 신호를 수신하여, 기준 인덱스(Index)에 상기 디바이딩 신호를 가감하여 목표 인덱스로 변경하고, 상기 목표 인덱스에 해당하는 오실레이터 트리밍 코드를 오실레이터로 전송하는 단계; 및
오실레이터 주파수 변경이 필요하지 않은 경우 MCU가 상기 기준 인덱스 및 상기 목표 인덱스에 해당하는 상기 오실레이터 트리밍 코드를 임베디드 플래시 메모리에 저장하는 단계를 더 포함하는 오실레이터 오토 트리밍 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120006383A KR101876997B1 (ko) | 2012-01-19 | 2012-01-19 | 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 |
| US13/611,058 US8810321B2 (en) | 2012-01-19 | 2012-09-12 | Oscillator auto-trimming method and semiconductor device using the method |
| TW101150995A TWI581575B (zh) | 2012-01-19 | 2012-12-28 | 振盪器之自動修整方法及使用該方法之半導體裝置 |
| CN201210589922.1A CN103219038B (zh) | 2012-01-19 | 2012-12-28 | 振荡器自动调节方法及使用该方法的半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120006383A KR101876997B1 (ko) | 2012-01-19 | 2012-01-19 | 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130085311A true KR20130085311A (ko) | 2013-07-29 |
| KR101876997B1 KR101876997B1 (ko) | 2018-07-10 |
Family
ID=48796748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120006383A KR101876997B1 (ko) | 2012-01-19 | 2012-01-19 | 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8810321B2 (ko) |
| KR (1) | KR101876997B1 (ko) |
| CN (1) | CN103219038B (ko) |
| TW (1) | TWI581575B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074412B2 (en) | 2016-11-21 | 2018-09-11 | SK Hynix Inc. | Semiconductor memory device and method for operating the same |
| KR102381347B1 (ko) * | 2021-11-23 | 2022-04-01 | (주)가온칩스 | 오실레이터 오토 트리밍 방법 및 이를 이용한 장치 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014154197A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 不揮発性記憶装置 |
| CN105577185B (zh) * | 2014-10-09 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | Osc频率自动校准电路及自动校准方法 |
| KR102410912B1 (ko) | 2015-10-28 | 2022-06-20 | 삼성전자주식회사 | 비접촉 통신 장치, 이를 포함하는 전자 시스템, 및 비접촉 통신 장치의 동작 방법 |
| CN105719699B (zh) * | 2016-01-15 | 2019-05-17 | 西安紫光国芯半导体有限公司 | 一种提高dram后端测试良率的方法 |
| KR20210083815A (ko) | 2019-12-27 | 2021-07-07 | 매그나칩 반도체 유한회사 | 오실레이터의 오토 트리밍 장치 및 그 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2726921B1 (fr) * | 1994-11-16 | 1997-04-25 | Ela Medical Sa | Procede d'ajustage d'un parametre electrique d'un dispositif electronique, notamment d'un stimulateur ou d'un defibrillateur cardiaque, et dispositif le mettant en oeuvre |
| US5821816A (en) * | 1997-06-12 | 1998-10-13 | Hewlett-Packard Company | Integer division variable frequency synthesis apparatus and method |
| JP2000341119A (ja) * | 1999-05-31 | 2000-12-08 | Nec Corp | クロック発振回路 |
| JP3938395B2 (ja) * | 2002-07-01 | 2007-06-27 | 富士通株式会社 | クロック逓倍回路 |
| TW200427225A (en) * | 2003-05-23 | 2004-12-01 | Genesys Logic Inc | Method of auto-tracking and compensating clock frequency and related apparatus thereof |
| US6900675B2 (en) * | 2003-09-02 | 2005-05-31 | Standard Microsystems Corporation | All digital PLL trimming circuit |
| JP4812066B2 (ja) * | 2003-10-09 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
| TWI302784B (en) * | 2005-10-25 | 2008-11-01 | Holtek Semiconductor Inc | Auto-adjusting high accuracy oscillator |
| CN1960183B (zh) * | 2005-10-31 | 2010-07-28 | 盛群半导体股份有限公司 | 自动调整的高准确性振荡器 |
| KR100849208B1 (ko) | 2006-10-24 | 2008-07-31 | 삼성전자주식회사 | 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법 |
| US7804371B2 (en) * | 2006-12-31 | 2010-09-28 | Sandisk Corporation | Systems, modules, chips, circuits and methods with delay trim value updates on power-up |
| TWI397264B (zh) * | 2008-05-15 | 2013-05-21 | Realtek Semiconductor Corp | 分數－ｎ相鎖裝置與方法 |
| US8073092B2 (en) * | 2008-06-19 | 2011-12-06 | Microchip Technology Incorporated | Automatic synchronization of an internal oscillator to an external frequency reference |
| US7994866B2 (en) * | 2008-10-03 | 2011-08-09 | Atmel Corporation | Auto trimming oscillator |
| US8076978B2 (en) * | 2008-11-13 | 2011-12-13 | Infineon Technologies Ag | Circuit with noise shaper |
| JP2010183284A (ja) | 2009-02-04 | 2010-08-19 | Toshiba Corp | 発振回路、及びメモリシステム |
| JP2011155489A (ja) * | 2010-01-27 | 2011-08-11 | Toshiba Corp | 半導体集積回路装置および発振周波数較正方法 |
| JP2011191867A (ja) | 2010-03-12 | 2011-09-29 | Panasonic Corp | 不揮発性記憶装置 |
| KR20110106824A (ko) | 2010-03-23 | 2011-09-29 | 삼성전자주식회사 | 고 정밀도 발진기 및 그의 자동 조정 방법 |
| US8085099B2 (en) * | 2010-04-06 | 2011-12-27 | Sandisk Technologies Inc. | Self-calibrating relaxation oscillator based clock source |
-
2012
- 2012-01-19 KR KR1020120006383A patent/KR101876997B1/ko active IP Right Grant
- 2012-09-12 US US13/611,058 patent/US8810321B2/en active Active
- 2012-12-28 CN CN201210589922.1A patent/CN103219038B/zh active Active
- 2012-12-28 TW TW101150995A patent/TWI581575B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10074412B2 (en) | 2016-11-21 | 2018-09-11 | SK Hynix Inc. | Semiconductor memory device and method for operating the same |
| KR102381347B1 (ko) * | 2021-11-23 | 2022-04-01 | (주)가온칩스 | 오실레이터 오토 트리밍 방법 및 이를 이용한 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103219038A (zh) | 2013-07-24 |
| US20130187722A1 (en) | 2013-07-25 |
| TWI581575B (zh) | 2017-05-01 |
| US8810321B2 (en) | 2014-08-19 |
| TW201334422A (zh) | 2013-08-16 |
| KR101876997B1 (ko) | 2018-07-10 |
| CN103219038B (zh) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130085311A (ko) | 오실레이터 오토 트리밍 방법 및 오실레이터 오토 트리밍 기능을 갖는 반도체 장치 | |
| CN100414511C (zh) | 占空比测量方法、装置和包括占空比测量装置的片上系统 | |
| KR100884983B1 (ko) | 표준 셀 라이브러리의 성능 개선을 위한 측정 장치 | |
| US10670478B2 (en) | Temperature measurement circuit and method, and microcomputer unit | |
| US7653170B2 (en) | Electrical circuit for measuring times and method for measuring times | |
| JPWO2006038468A1 (ja) | 位相差測定回路 | |
| US9341658B2 (en) | Fast on-chip oscillator trimming | |
| JP2013024855A (ja) | 時間測定方法及びそのシステム | |
| US20130246831A1 (en) | Selection device, selection method and information processing device | |
| CN103675383B (zh) | 一种量测波形的电路 | |
| US20080030186A1 (en) | Method and system for measuring maximum operating frequency and corresponding duty cycle for an i/o cell | |
| JP2013024857A (ja) | 速度測定方法及びそのシステム | |
| CN109799450B (zh) | 一种逻辑电路延迟差异比较装置和方法 | |
| JP2014086892A (ja) | 半導体集積回路装置 | |
| US20160269026A1 (en) | Semiconductor device | |
| JP2018017544A (ja) | 温度検出回路および温度検出方法 | |
| US8901938B2 (en) | Delay line scheme with no exit tree | |
| US20120197581A1 (en) | Memory device with internal measurement of functional parameters | |
| KR100642915B1 (ko) | 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터 | |
| CN111596192B (zh) | 一种测量电路及其测量方法 | |
| CN101729680A (zh) | 具有可间歇动作电路的装置 | |
| JP6218297B2 (ja) | 半導体集積回路及び遅延測定回路 | |
| Zhang et al. | Coda: A concurrent online delay measurement architecture for critical paths | |
| TW566002B (en) | Self-calibrating clock generator for generating process and temperature independent clock signals | |
| CN113711283A (zh) | 信号测量单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |