CN105719699B - 一种提高dram后端测试良率的方法 - Google Patents

一种提高dram后端测试良率的方法 Download PDF

Info

Publication number
CN105719699B
CN105719699B CN201610028372.4A CN201610028372A CN105719699B CN 105719699 B CN105719699 B CN 105719699B CN 201610028372 A CN201610028372 A CN 201610028372A CN 105719699 B CN105719699 B CN 105719699B
Authority
CN
China
Prior art keywords
voltage
dram
clock
chip
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610028372.4A
Other languages
English (en)
Other versions
CN105719699A (zh
Inventor
贾雪绒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610028372.4A priority Critical patent/CN105719699B/zh
Publication of CN105719699A publication Critical patent/CN105719699A/zh
Application granted granted Critical
Publication of CN105719699B publication Critical patent/CN105719699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明一种提高DRAM后端测试良率的方法，包括：首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；最后，将这些得到的电压调整码设置在DRAM芯片中。本发明考虑到芯片工艺角对测试的影响，并通过调整trm码，使得整张wafer上面所有芯片的输出时钟周期均接近期望值，这样就可以保证DRAM芯片在后端测试中，有关接口时序和存储性能参数都满足SPEC范围。

Description

一种提高DRAM后端测试良率的方法
【技术领域】
本发明涉及动态随机存取存储器技术领域，特别涉及一种提高DRAM后端测试良率的方法。
【背景技术】
DRAM产品的测试通常分为前端晶圆(wafer)测试，后端颗粒(component)测试以及模组(module)测试。通常情况下，通过wafer测试之后的芯片会被切割，封装做成颗粒，送往后端进行测试。封装成本占据了产品成本中的很大一部分，所以产品量产过程中会尽最大程度的去提高后端的测试良率,把尽可能多的芯片的不足在前端卡住。
为了尽可能的保证后端的接口时序参数和存取性能参数，目前DRAM前端测试中会对内部核心工作电压VINT，VPP，VBLH进行die-to-die(芯片到芯片)的调整(trim)，以保证一张wafer上面所有芯片的核心工作电压分布都很集中，以此期望在后端测试中产品的接口时序和存取参数性能都能符合规范(SPEC)要求。目前trim的方法如图1所示，调整电压的trim码，同时监测电压产生器输出电压的绝对值，当输出电压值到达目标值附近时，确定对应的这组trim码为最终选择的trim码。这样虽然可以保证所有芯片的核心电压分布非常集中，但是在实际中，由于工艺制作中的一些局限性，导致即使核心供电电压分布很集中，但是因为芯片之间的工艺角偏差较大，所以引起芯片的接口时序以及存取时间性能分布很宽，导致后端良率较低。
【发明内容】
本发明的目的在于提出了一种提高DRAM后端良率的方法，以解决上述技术问题。
为了实现上述目的，本发明采用如下技术方案：
一种提高DRAM后端测试良率的方法，包括以下步骤：
首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；
其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；
最后，将这些得到的电压调整码设置在DRAM芯片中。
进一步的，寻找DRAM芯片最终的电压调整码的具体步骤为：测试设备通过程序将所有的调整码扫一遍，送入电压生成器，电压生成器根据输入调整码的不同，输出的电压值不同，这个电压值送给时钟振荡器，进而使得时钟振荡器的频率发生改变，通过检测时钟振荡器的输出频率来判断到底哪个调整码能达到所需要的目标时钟频率，将此调整码记住作为对应电压的调整码。
进一步的，DRAM内部电压生成器包括VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器；VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器均连接一个对应的时钟振荡器。
进一步的，时钟振荡器的基本单元为反相器、与非门、或非门或者是DRAM中延迟单元电路。
进一步的，电压调整码通过激光熔丝(laser fuse)的形式设置在DRAM芯片中。
相对于现有技术，本发明具有以下优点：本发明通过在DRAM芯片中设置若干时钟振荡器，用于监测芯片的工艺角快慢，并通过调整trim码，使得整张wafer上面所有芯片的输出时钟周期均接近期望值，这样就可以保证DRAM芯片在后端测试中，有关接口时序和存储性能参数都满足SPEC范围。本发明与现有技术中对一张wafer上面所有芯片的核心工作电压分布进行集中相比，考虑到了芯片工艺角的快慢问题，通过调整trim码，使得整张wafer上面所有芯片的输出时钟周期均接近期望值，使得芯片的接口时序以及存取时间性能分布很窄，有效提高了后端测试良率。
【附图说明】
图1为现有提高DRAM后端测试良率的方法示意图；
图2为本发明提高DRAM后端测试良率的方法示意图。
【具体实施方式】
请参阅图2所示，本发明一种提高DRAM后端测试良率的方法，包括以下步骤：
首先，在DRAM芯片内部设计一些时钟振荡器OSC，时钟振荡器的基本单元可以是普通的反相器，与非门，或非门或者是DRAM功能模块中的一些真实路径上的延迟单元电路；这些时钟振荡器模块的供电电压分别为实际功能模块(实际功能模块是指DRAM芯片内部的整体控制电路模块：行地址译码电路、列译码电路等实现DRAM读写操作功能的电路模块，这些电路模块是DRAM芯片内部的必须功能模块)的供电电压，这些供电电压由DRAM内部电压生成器产生。时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢，属于DRAM芯片中的辅助设计模块。
其次，在前端测试中，调整每个电压(VINT，VPP，VBLH)的trim码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期。当输出时钟周期到达目标值时，选择对应的这组trim码作为DRAM芯片最终的电压调整码。
其中，寻找合适的电压调整码的具体步骤：测试机台(设备)通过程序将所有的调整码扫一遍，送入电压生成器，电压生成器根据输入调整码的不同，输出的电压值是不同的，这个电压值送给时钟振荡器，进而使得时钟振荡器的频率发生改变，通过检测时钟振荡器的输出频率来判断到底哪个调整码能达到所需要的目标时钟频率，将此调整码记住作为对应电压的调整码。
最后，将这些得到的电压调整码在DRAM芯片中通过激光熔丝(laser fuse)的形式实现。这样就可以保证DRAM芯片在后端测试中，有关接口时序和存储性能参数都满足SPEC范围。举例说明，对于一些芯片，在没有调整trim码时，发现监测到的时钟周期比期望值大，就说明工艺角偏慢，此时需要增加trim码以增大内部供电电压值，从而使得输出时钟周期接近期望值。而对于另外一些芯片，如果一开始监测到的时钟周期就比期望值小，说明工艺角偏快；
此时需要减少trim码以减小内部供电电压，从而保证输出时钟周期接近期望值。

Claims (3)

1.一种提高DRAM后端测试良率的方法，其特征在于，包括以下步骤：
首先，在DRAM芯片内部设置若干时钟振荡器；时钟振荡器用于查看芯片的工艺角是处于偏快还是偏慢；这些时钟振荡器模块的供电电压由DRAM内部电压生成器产生；
其次，在前端测试中，调整电压VINT、VPP、VBLH的调整码，去分别监测这个电压供电的时钟振荡器的输出时钟的周期；当输出时钟周期到达目标值时，选择对应的这组调整码作为DRAM芯片最终的电压调整码；
最后，将这些得到的电压调整码设置在DRAM芯片中；
寻找DRAM芯片最终的电压调整码的具体步骤为：测试设备通过程序将所有的调整码扫一遍，送入电压生成器，电压生成器根据输入调整码的不同，输出的电压值不同，这个电压值送给时钟振荡器，进而使得时钟振荡器的频率发生改变，通过检测时钟振荡器的输出频率来判断到底哪个调整码能达到所需要的目标时钟频率，将此调整码记住作为对应电压的调整码；
时钟振荡器的基本单元为反相器、与非门、或非门或者是DRAM中延迟单元电路。
2.根据权利要求1所述的一种提高DRAM后端测试良率的方法，其特征在于，DRAM内部电压生成器包括VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器；VINT内部电压生成器、VPP内部电压生成器和VBLH内部电压生成器均分别连接一个对应的时钟振荡器。
3.根据权利要求1所述的一种提高DRAM后端测试良率的方法，其特征在于，电压调整码通过激光熔丝的形式设置在DRAM芯片中。
CN201610028372.4A 2016-01-15 2016-01-15 一种提高dram后端测试良率的方法 Active CN105719699B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610028372.4A CN105719699B (zh) 2016-01-15 2016-01-15 一种提高dram后端测试良率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610028372.4A CN105719699B (zh) 2016-01-15 2016-01-15 一种提高dram后端测试良率的方法

Publications (2)

Publication Number Publication Date
CN105719699A CN105719699A (zh) 2016-06-29
CN105719699B true CN105719699B (zh) 2019-05-17

Family

ID=56147309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610028372.4A Active CN105719699B (zh) 2016-01-15 2016-01-15 一种提高dram后端测试良率的方法

Country Status (1)

Country Link
CN (1) CN105719699B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108228919A (zh) * 2016-12-09 2018-06-29 厦门紫光展锐科技有限公司 一种集成电路接口的时序生成方法及装置
CN107977537A (zh) * 2017-12-28 2018-05-01 上海华力微电子有限公司 一种逻辑产品良率监测结构及其设计方法
CN110277980B (zh) * 2018-03-13 2022-11-22 长鑫存储技术有限公司 时钟校准电路及校准方法
CN110504001B (zh) * 2018-05-18 2021-07-30 华润微集成电路(无锡)有限公司 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN111798898A (zh) * 2019-04-08 2020-10-20 长鑫存储技术有限公司 Dram芯片及其参数测试方法
CN111951875B (zh) * 2020-07-28 2023-07-21 锐捷网络股份有限公司 Dram内存颗粒的测试方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549121A (zh) * 2003-05-09 2004-11-24 台湾积体电路制造股份有限公司 在动态随机存取内存的更新时脉中检测与修正错误的方法与装置
CN103187969A (zh) * 2011-12-30 2013-07-03 飞兆半导体公司 用于振荡器自我修调校准的方法及装置
CN103219038A (zh) * 2012-01-19 2013-07-24 三星电子株式会社 振荡器自动调节方法及使用该方法的半导体器件
CN104318952A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 Dram中一种减少电压端口的电路及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2122466B1 (en) * 2007-02-12 2015-04-29 Mentor Graphics Corporation Low power scan testing techniques and apparatus
US8862973B2 (en) * 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1549121A (zh) * 2003-05-09 2004-11-24 台湾积体电路制造股份有限公司 在动态随机存取内存的更新时脉中检测与修正错误的方法与装置
CN103187969A (zh) * 2011-12-30 2013-07-03 飞兆半导体公司 用于振荡器自我修调校准的方法及装置
CN103219038A (zh) * 2012-01-19 2013-07-24 三星电子株式会社 振荡器自动调节方法及使用该方法的半导体器件
CN104318952A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 Dram中一种减少电压端口的电路及方法

Also Published As

Publication number Publication date
CN105719699A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105719699B (zh) 一种提高dram后端测试良率的方法
CN1716455B (zh) 用于在测试模式产生内部电压的设备和其方法
CN103091620B (zh) 一种针对扫描测试中捕获功耗的优化方法
EP3218903B1 (en) Apparatuses and methods to perform post package trim
CN103455077B (zh) 一种自适应调整电压的方法、装置及系统
CN103325422A (zh) Sram时序测试电路及测试方法
CN104569780A (zh) 一种基于fpga的测试装置
CN105677593A (zh) 芯片存储器写操作时序路径自适应调节方法及装置
US8300496B2 (en) Semiconductor memory apparatus and test method thereof
CN104733050A (zh) 半导体芯片、包括其的层叠芯片及其测试方法
CN110928731B (zh) 一种基于硬件自测模块的dram眼图评估方法
CN103354448B (zh) 基于fpga的高分辨率时间间隔产生系统
CN104733007A (zh) 半导体器件和包括半导体器件的半导体系统
CN108664066B (zh) 一种芯片及其电压调节方法
CN105988038B (zh) 芯片压降的测量装置及方法
CN106782669A (zh) 一种自校准可扩展性sram延时测试电路
US20200035290A1 (en) Systems and methods for generating stagger delays in memory devices
CN104569791A (zh) Ip硬核无损测试结构及其实现方法
CN106053919B (zh) 一种确定芯片管脚驱动电流的方法、设备及芯片
CN209199607U (zh) 低频时钟占空比校准电路和存储器
CN202948699U (zh) Led屏显驱动电路的高频特性测试系统
CN106297897A (zh) 存储单元及其测试方法
CN104916331A (zh) 基于形状的存储器测试方法及测试电路
CN104517655B (zh) 内存测试方法及装置
CN105259491B (zh) 具有自适应功率调整的测试装置与测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant