CN111951875B - Dram内存颗粒的测试方法及装置 - Google Patents

Dram内存颗粒的测试方法及装置 Download PDF

Info

Publication number
CN111951875B
CN111951875B CN202010740446.3A CN202010740446A CN111951875B CN 111951875 B CN111951875 B CN 111951875B CN 202010740446 A CN202010740446 A CN 202010740446A CN 111951875 B CN111951875 B CN 111951875B
Authority
CN
China
Prior art keywords
dram memory
tested
time sequence
working time
memory particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010740446.3A
Other languages
English (en)
Other versions
CN111951875A (zh
Inventor
陈晓良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruijie Networks Co Ltd
Original Assignee
Ruijie Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruijie Networks Co Ltd filed Critical Ruijie Networks Co Ltd
Priority to CN202010740446.3A priority Critical patent/CN111951875B/zh
Publication of CN111951875A publication Critical patent/CN111951875A/zh
Application granted granted Critical
Publication of CN111951875B publication Critical patent/CN111951875B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种DRAM内存颗粒的测试方法及装置，该方法包括：获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合；在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和电压范围调节所述待测试DRAM内存颗粒的工作电压；基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。该方案大大降低了整个测试设备的测试成本。

Description

DRAM内存颗粒的测试方法及装置
技术领域
本发明涉及计算机技术领域，尤指一种动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)内存颗粒的测试方法及装置。
背景技术
内存是计算机的重要组成部分，作为临时数据存储介质存放着计算机正在运行的程序以及所需的数据，可以与中央处理器(Central Processing Unit，CPU)直接交换数据，DRAM是最常见的内存，下面以DRAM内存颗粒为例进行说明。
如果内存发生故障，会导致程序不能正常运行甚至宕机。DRAM内存颗粒是内存的基本单元，若要确保内存的可靠性，需要首先确保DRAM内存颗粒的可靠性，这就需要对DRAM内存颗粒进行测试。
目前，主要是通过专门的测试机台对DRAM内存颗粒进行测试，常用的测试机台有T5588和T5503A等等，测试机台可以在高温条件下一次对128颗至256颗的DRAM内存颗粒进行相关的参数测试。但是，测试机台的价格非常昂贵，这就导致DRAM内存颗粒的测试成本非常高。
发明内容
本发明实施例提供一种DRAM内存颗粒的测试方法及装置，用以解决现有技术中存在的DRAM内存颗粒的测试成本非常高的问题。
根据本发明实施例，提供一种DRAM内存颗粒的测试方法，应用于测试设备包括的控制单元中，所述测试设备还包括与所述控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，所述电压采集单元、所述电压调节单元分别与所述待测试DRAM内存颗粒连接，所述方法包括：
获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；
基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合；
在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和预设的电压范围调节所述待测试DRAM内存颗粒的工作电压；
基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。
具体的，基于所述各个固有参数、所述各个设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合，具体包括：
组合所述各个固有参数的各个参数值和所述各个设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到所述待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从所述初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
具体的，基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常，具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定所述待测试DRAM内存颗粒正常。
可选的，还包括：
若确定至少一个选定工作时序的测试结果为异常，则确定所述待测试DRAM内存颗粒异常。
根据本发明实施例，还提供一种DRAM内存颗粒的测试装置，应用于测试设备包括的控制单元中，所述测试设备还包括与所述控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，所述电压采集单元、所述电压调节单元分别与所述待测试DRAM内存颗粒连接，所述装置包括：
获取模块，用于获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；
第一确定模块，用于基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合；
调用模块，用于在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和预设的电压范围调节所述待测试DRAM内存颗粒的工作电压；
第二确定模块，用于基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。
具体的，所述第一确定模块，用于基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合，具体用于：
组合所述固有参数的各个参数值和所述设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到所述待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从所述初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
具体的，所述第二确定模块，用于基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常，具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定所述待测试DRAM内存颗粒正常。
可选的，所述第二确定模块，还用于：
若确定至少一个选定工作时序的测试结果为异常，则确定所述待测试DRAM内存颗粒异常。
根据本发明实施例，还提供一种电子设备，所述电子设备包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存储的程序时，实现上述的方法步骤。
根据本发明实施例，还提供一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现上述的方法步骤。
本发明有益效果如下：
本发明实施例提供一种DRAM内存颗粒的测试方法及装置，应用于测试设备包括的控制单元中，所述测试设备包括与所述控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，所述电压采集单元、所述电压调节单元分别与所述待测试DRAM内存颗粒连接，控制单元获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；基于所述固有参数和所述设定参数确定所述待测试DRAM内存颗粒的选定工作时序集合；在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和预设的电压范围调节所述待测试DRAM内存颗粒的工作电压；基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。该方案中的测试设备可以实现对于待测试DRAM内存颗粒的测试，并且测试设备包括的控制单元、交互单元、电压调节单元、电压采集单元都是成本很低的，因此，大大降低了整个测试设备的测试成本。
附图说明
图1为本发明实施例中的测试设备的架构示意图；
图2为本发明实施例中一种DRAM内存颗粒的测试方法的流程图；
图3为本发明实施例中一种DRAM内存颗粒的测试装置的结构示意图；
图4为本申请示出的一种电子设备的结构示意图。
具体实施方式
针对现有技术中存在的DRAM内存颗粒的测试成本非常高的问题，本发明实施例提供一种DRAM内存颗粒的测试方法，应用于如图1所示的测试设置包括的控制单元11中，该测试设备还包括与控制单元11连接的交互单元12、电压调节单元13、电压采集单元14和待测试DRAM内存颗粒15，电压采集单元14、电压调节单元13分别与待测试DRAM内存颗粒15连接，其中，控制单元11可以但不限于是CPU，电压调节单元13可以但不限于是数字电位器，电压采集单元可以但不限于为模数转换器，该测试方法的流程如图2所示，执行步骤如下：
S21：获取交互单元接收到的待测试DRAM内存颗粒的固有参数和设定参数。
待测试DRAM内存颗粒的参数可以分为两大类，分别是固有参数和设定参数，其中，固有参数是待测试DRAM内存颗粒自身固有的物理参数，可以但不限于包括容量、位宽等等，设定参数是待测试DRAM内存颗粒可设定的参数，可以但不限于包括工作频率等等。用户可以通过交互单元输入这些参数，控制单元就可以获取这些参数。
S22：基于固有参数、设定参数和预设的初始工作时序确定待测试DRAM内存颗粒的选定工作时序集合。
其中，预设的初始工作时序可以但不限于为电子器件工程联合委员会(JointElectron Device Engineering Council，JEDEC)定义的标准的工作时序。可以基于固有参数、设定参数和预设的初始工作时序确定待测试DRAM内存颗粒的选定工作时序集合。
S23：在选定工作时序集合中的每个选定工作时序下分别调用待测试DRAM内存颗粒执行预定测试项、调用电压采集单元获取待测试DRAM内存颗粒的当前电压后调用电压调节单元基于当前电压和预设的电压范围调节待测试DRAM内存颗粒的工作电压。
可以在选定工作时序集合中的每个选定工作时序下分别调用待测试DRAM内存颗粒执行预定测试项，在每次测试的过程中还可以调用电压采集单元获取待测试DRAM内存颗粒的当前电压，然后调用电压调节单元基于当前电压和预设的电压范围调节待测试DRAM内存颗粒的工作电压，从而可以模拟电压的波动，在波动的电压下来测试待测试DRAM内存颗粒。
S24：基于在每个选定工作时序下的测试结果确定待测试DRAM内存颗粒是否正常。
由于有多个选定工作时序，从而有多个测试结果，因此，可以基于这些测试结果来确定待测试DRAM内存颗粒是否正常。
该方案中的测试设备可以实现对于待测试DRAM内存颗粒的测试，并且测试设备包括的控制单元、交互单元、电压调节单元、电压采集单元都是成本很低的，因此，大大降低了整个测试设备的测试成本。
具体的，上述S22中的基于固有参数、设定参数和预设的初始工作时序确定待测试DRAM内存颗粒的选定工作时序集合，实现过程具体包括：
组合固有参数的各个参数值和设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
同一个设定参数可能有多个参数值，因此，就可以基于固有参数的各个参数值和设定参数的各个参数值得到多个参数组合，分别将各个参数值组合代入预设的初始工作时序，得到待测试DRAM内存颗粒的初始工作时序集合，最后可以按照设定规则从初始工作时序集合中获取选定工作时序，得到选定工作时序集合，其中，设定规则可以按照实际需要进行设定，例如，可以将初始工作时序集合中所有的初始工作时序作为选定工作时序，这样选定工作时序集合就是初始工作时序集合；也可以从初始工作时序集合中选取某个参数对应的初始工作时序作为选定工作时序，从而可以得到选定工作时序集合。
具体的，上述S24中的基于在每个选定工作时序下的测试结果确定待测试DRAM内存颗粒是否正常，实现过程具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定待测试DRAM内存颗粒正常。
可以获取每个选定工作时序的测试结果，然后确定每个选定工作时序的测试结果是否均为正常，若确定每个选定工作时序的测试结果均为正常，则说明待测试DRAM内存颗粒在各个设定参数下都可以正常工作，从而可以确定待测试DRAM内存颗粒正常。
相应地，还包括：
若确定至少一个选定工作时序的测试结果为异常，则确定待测试DRAM内存颗粒异常。
只要有一个选定工作时序的测试结果为异常，就说明待测试DRAM内存颗粒有瑕疵，从而可以确定待测试DRAM内存颗粒异常。
基于同一发明构思，本发明实施例提供一种DRAM内存颗粒的测试装置，应用于测试设备包括的控制单元中，测试设备还包括与控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，电压采集单元、电压调节单元分别与待测试DRAM内存颗粒连接，该装置的结构如图3所示，包括：
获取模块31，用于获取交互单元接收到的待测试DRAM内存颗粒的固有参数和设定参数；
第一确定模块32，用于基于固有参数、设定参数和预设的初始工作时序确定待测试DRAM内存颗粒的选定工作时序集合；
调用模块33，用于在选定工作时序集合中的每个选定工作时序下分别调用待测试DRAM内存颗粒执行预定测试项、调用电压采集单元获取待测试DRAM内存颗粒的当前电压后调用电压调节单元基于当前电压和预设的电压范围调节待测试DRAM内存颗粒的工作电压；
第二确定模块34，用于基于在每个选定工作时序下的测试结果确定待测试DRAM内存颗粒是否正常。
该方案中的测试设备可以实现对于待测试DRAM内存颗粒的测试，并且测试设备包括的控制单元、交互单元、电压调节单元、电压采集单元都是成本很低的，因此，大大降低了整个测试设备的测试成本。
具体的，第一确定模块32，用于基于固有参数、设定参数和预设的初始工作时序确定待测试DRAM内存颗粒的选定工作时序集合，具体用于：
组合固有参数的各个参数值和设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
具体的，第二确定模块34，用于基于在每个选定工作时序下的测试结果确定待测试DRAM内存颗粒是否正常，具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定待测试DRAM内存颗粒正常。
可选的，第二确定模块34，还用于：
若确定至少一个选定工作时序的测试结果为异常，则确定待测试DRAM内存颗粒异常。
本申请实施例还提供了一种电子设备，请参见图4所示，包括处理器410、通信接口420、存储器430和通信总线440，其中，处理器410，通信接口420，存储器430通过通信总线440完成相互间的通信。
存储器430，用于存放计算机程序；
处理器410，用于执行存储器430上所存放的程序时，实现上述实施例中任一所述的DRAM内存颗粒的测试方法。
通信接口420用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
该方案中的测试设备可以实现对于待测试DRAM内存颗粒的测试，并且测试设备包括的控制单元、交互单元、电压调节单元、电压采集单元都是成本很低的，因此，大大降低了整个测试设备的测试成本。
相应地，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的DRAM内存颗粒的测试方法。
该方案中的测试设备可以实现对于待测试DRAM内存颗粒的测试，并且测试设备包括的控制单元、交互单元、电压调节单元、电压采集单元都是成本很低的，因此，大大降低了整个测试设备的测试成本。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的可选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括可选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种DRAM内存颗粒的测试方法，应用于测试设备包括的控制单元中，所述测试设备还包括与所述控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，所述电压采集单元、所述电压调节单元分别与所述待测试DRAM内存颗粒连接，其特征在于，所述方法包括：
获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；
基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合；其中，固有参数是待测试DRAM内存颗粒自身固有的物理参数；
在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和预设的电压范围调节所述待测试DRAM内存颗粒的工作电压；
基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。
2.如权利要求1所述的方法，其特征在于，基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合，具体包括：
组合所述固有参数的各个参数值和所述设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到所述待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从所述初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
3.如权利要求1或2所述的方法，其特征在于，基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常，具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定所述待测试DRAM内存颗粒正常。
4.如权利要求3所述的方法，其特征在于，还包括：
若确定至少一个选定工作时序的测试结果为异常，则确定所述待测试DRAM内存颗粒异常。
5.一种DRAM内存颗粒的测试装置，应用于测试设备包括的控制单元中，所述测试设备还包括与所述控制单元连接的交互单元、电压调节单元、电压采集单元和待测试DRAM内存颗粒，所述电压采集单元、所述电压调节单元分别与所述待测试DRAM内存颗粒连接，所述装置包括：
获取模块，用于获取所述交互单元接收到的所述待测试DRAM内存颗粒的固有参数和设定参数；
第一确定模块，用于基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合；其中，固有参数是待测试DRAM内存颗粒自身固有的物理参数；
调用模块，用于在所述选定工作时序集合中的每个选定工作时序下分别调用所述待测试DRAM内存颗粒执行预定测试项、调用所述电压采集单元获取所述待测试DRAM内存颗粒的当前电压后调用所述电压调节单元基于所述当前电压和预设的电压范围调节所述待测试DRAM内存颗粒的工作电压；
第二确定模块，用于基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常。
6.如权利要求5所述的装置，其特征在于，所述第一确定模块，用于基于所述固有参数、所述设定参数和预设的初始工作时序确定所述待测试DRAM内存颗粒的选定工作时序集合，具体用于：
组合所述固有参数的各个参数值和所述设定参数的各个参数值，得到各个参数值组合；
分别将各个参数值组合代入预设的初始工作时序，得到所述待测试DRAM内存颗粒的初始工作时序集合；
按照设定规则从所述初始工作时序集合中获取选定工作时序，得到选定工作时序集合。
7.如权利要求5或6所述的装置，其特征在于，所述第二确定模块，用于基于在每个选定工作时序下的测试结果确定所述待测试DRAM内存颗粒是否正常，具体包括：
获取每个选定工作时序的测试结果；
确定每个选定工作时序的测试结果是否均为正常；
若确定每个选定工作时序的测试结果均为正常，则确定所述待测试DRAM内存颗粒正常。
8.如权利要求7所述的装置，其特征在于，所述第二确定模块，还用于：
若确定至少一个选定工作时序的测试结果为异常，则确定所述待测试DRAM内存颗粒异常。
9.一种电子设备，其特征在于，所述电子设备包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存储的程序时，实现权利要求1-4任一所述的方法步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1-4任一所述的方法步骤。
CN202010740446.3A 2020-07-28 2020-07-28 Dram内存颗粒的测试方法及装置 Active CN111951875B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010740446.3A CN111951875B (zh) 2020-07-28 2020-07-28 Dram内存颗粒的测试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010740446.3A CN111951875B (zh) 2020-07-28 2020-07-28 Dram内存颗粒的测试方法及装置

Publications (2)

Publication Number Publication Date
CN111951875A CN111951875A (zh) 2020-11-17
CN111951875B true CN111951875B (zh) 2023-07-21

Family

ID=73338375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010740446.3A Active CN111951875B (zh) 2020-07-28 2020-07-28 Dram内存颗粒的测试方法及装置

Country Status (1)

Country Link
CN (1) CN111951875B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112712847A (zh) * 2020-12-25 2021-04-27 东莞记忆存储科技有限公司 存储颗粒质量的测试装置、方法、计算机设备及存储介质
CN116578453B (zh) * 2023-04-25 2024-01-16 深圳市晶存科技有限公司 降低存储芯片不良率的方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719699A (zh) * 2016-01-15 2016-06-29 西安紫光国芯半导体有限公司 一种提高dram后端测试良率的方法
CN107680633A (zh) * 2017-08-29 2018-02-09 深圳市江波龙电子有限公司 Dram测试装置及方法
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424127A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
US10446255B2 (en) * 2016-06-13 2019-10-15 International Business Machines Corporation Reference voltage calibration in memory during runtime

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719699A (zh) * 2016-01-15 2016-06-29 西安紫光国芯半导体有限公司 一种提高dram后端测试良率的方法
CN107680633A (zh) * 2017-08-29 2018-02-09 深圳市江波龙电子有限公司 Dram测试装置及方法
CN108010558A (zh) * 2017-11-28 2018-05-08 晶晨半导体(上海)股份有限公司 一种存储器的信号完整性测试方法
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置

Also Published As

Publication number Publication date
CN111951875A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US20220129288A1 (en) Method and apparatus for determining the capacity of an application cluster
CN111951875B (zh) Dram内存颗粒的测试方法及装置
US7558979B2 (en) Methods for determining simultaneous switching induced data output timing skew
KR102415867B1 (ko) 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법
KR20170066082A (ko) Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법
CN105528477A (zh) 芯片内部功能模块的电源压降检测方法、装置及芯片
US20220345916A1 (en) Method, apparatus, and non-transitory computer readable medium for testing terminals
US20060253756A1 (en) Semi-conductor component test device with shift register, and semi-conductor component test procedure
CN105740111A (zh) 一种性能检测方法及装置
CN111025178B (zh) 一种电源模块主备切换的稳定性测试方法及相关组件
CN113295953B (zh) 一种过压保护测试系统及方法
CN115148271A (zh) 一种存储芯片的测试方法、系统及存储介质
CN111427620A (zh) 嵌入式系统的启动方法及装置
CN108573736B (zh) 一种存储器芯片初始操作电压配置方法及装置
CN117033113B (zh) 一种信号延迟的控制电路和方法
CN112596503B (zh) 一种控制系统扫描周期的配置方法和相关设备
CN110413464B (zh) 一种配置表项测试方法、系统
CN110749813B (zh) 测试系统及适应性测试制法产生方法
CN117409843B (zh) 快闪存储器的质量分析方法、装置、电子设备及介质
CN111106981B (zh) 一种pcie通道的检修方法及装置
CN113821071A (zh) 设备输出功率的动态调整方法及装置
CN113127371A (zh) 程序异常模拟处理方法及系统
CN115437958A (zh) 软件测试环境的自动调优方法、装置、设备及存储介质
CN112444699A (zh) 一种充放电模块转化率校准方法、系统、设备及介质
CN116185276A (zh) 失效数据的存储方法、修复方法和失效数据的存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant