CN116578453B - 降低存储芯片不良率的方法、装置、电子设备及存储介质 - Google Patents
降低存储芯片不良率的方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116578453B CN116578453B CN202310473197.XA CN202310473197A CN116578453B CN 116578453 B CN116578453 B CN 116578453B CN 202310473197 A CN202310473197 A CN 202310473197A CN 116578453 B CN116578453 B CN 116578453B
- Authority
- CN
- China
- Prior art keywords
- chip
- information
- test
- memory chip
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 230000002950 deficient Effects 0.000 title claims description 37
- 238000012360 testing method Methods 0.000 claims abstract description 183
- 238000012545 processing Methods 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims description 19
- 230000006870 function Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 238000011027 product recovery Methods 0.000 claims description 5
- 101100232433 Arabidopsis thaliana IDD6 gene Proteins 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Abstract
本发明实施例提供了一种降低存储芯片不良率的方法、装置、电子设备及计算机可读存储介质。方法包括：获取存储芯片的生产信息；根据生产信息确定存储芯片的应用场景信息；基于应用场景信息对预设的芯片测试性能阈值进行调整处理；基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理得到芯片测试结果。根据本发明实施例的方案，能够很好地降低存储芯片的不良率。
Description
技术领域
本发明涉及芯片测试技术领域，特别涉及一种降低存储芯片不良率的方法、装置、电子设备及计算机可读存储介质。
背景技术
随着社会经济的不断发展，科技的不断进步，电子产品的需求量也在不断地攀升，因此电子产品的存储芯片的需求量也在不断地攀升；存储芯片使用之前必须要利用芯片测试机对其进行测试处理；其中，芯片测试机利用测试信号驱动存储芯片，并且抓取存储芯片输出的反馈信号，进而判断产品的好坏；然而，相同的存储芯片基于不同的应用场景有不同的性能要求，但是目前的测试机只能硬性地判断存储芯片的全部性能指标是否都满足要求，从而导致某些能够在一些场合正常使用的芯片也被判定为不良品，增加了不良品回收的工作量。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。
为此，本发明提出一种降低存储芯片不良率的方法，能够很好地降低存储芯片的不良率。
本发明还提出一种应用上述降低存储芯片不良率的方法的装置。
本发明还提出一种应用上述降低存储芯片不良率的方法的电子设备。
本发明还提出一种应用上述降低存储芯片不良率的方法的计算机可读存储介质。
根据本发明第一方面实施例的降低存储芯片不良率的方法，所述方法包括：
获取存储芯片的生产信息；
根据所述生产信息确定所述存储芯片的应用场景信息；
基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理；
基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果。
根据本发明的一些实施例，所述生产信息包括生产时间信息和生产批次信息，所述根据所述生产信息确定所述存储芯片的应用场景信息，包括：
根据所述生产时间信息和所述生产批次信息确定芯片装配信息；
根据所述芯片装配信息确定所述应用场景信息。
根据本发明的一些实施例，所述基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理，包括：
对所述应用场景信息进行分析处理得到参数性能要求信息，其中，所述参数性能要求信息包括参数名称和参数指标；
将所述参数名称与预设的芯片测试性能数据库进行匹配处理得到相应的芯片测试性能名称，其中，所述芯片测试性能名称对应着所述芯片测试性能阈值；
根据所述参数指标对所述芯片测试性能阈值进行修改处理。
根据本发明的一些实施例，在所述芯片测试结果表征所述存储芯片测试不通过的情况下，所述基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果后，所述方法还包括：
基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果；
在所述匹配结果表征匹配成功的情况下，对所述存储芯片的应用场景进行修正处理；
在所述匹配结果表征匹配不成功的情况下，对所述存储芯片进行不良品回收处理。
根据本发明的一些实施例，所述芯片性能场景数据库包括场景类别信息以及与所述场景类别信息对应的性能要求参数范围信息，所述芯片测试结果包括芯片测试反馈参数信息，所述基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果，包括：
将所述芯片测试反馈参数信息与所述性能要求参数范围信息进行匹配处理得到所述匹配结果。
根据本发明的一些实施例，所述基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果，包括：
向所述存储芯片发送测试信号并且接收由所述存储芯片反馈的芯片测试参数；
将所述芯片测试参数与调整后的所述芯片测试性能阈值进行比较得到所述芯片测试结果。
根据本发明的一些实施例，所述对所述存储芯片进行测试处理，包括：
对所述存储芯片进行直流特性测试处理，以及对所述存储芯片进行时序特性测试处理，以及对所述存储芯片进行存储单元功能测试处理。
根据本发明第二方面实施例的降低存储芯片不良率的装置，包括：
第一处理模块，用于获取存储芯片的生产信息；
第二处理模块，用于根据所述生产信息确定所述存储芯片的应用场景信息；
第三处理模块，用于基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理；
第四处理模块，用于基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果。
根据本发明第三方面实施例的电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上所述的降低存储芯片不良率的方法。
根据本发明第四方面实施例的一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令被控制处理器执行时实现如上所述的降低存储芯片不良率的方法。
根据本发明实施例的降低存储芯片不良率的方法，至少具有如下有益效果：在降低存储芯片不良率的过程，首先获取存储芯片的生产信息；接着根据生产信息确定存储芯片的应用场景信息；接着基于应用场景信息对预设的芯片测试性能阈值进行调整处理；最后基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理就可以得到相应的芯片测试结果。通过上述技术方案，根据存储芯片的应用场景而对相关的芯片测试性能阈值进行调整处理，从而能够很好地降低存储芯片的不良率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1是本发明一个实施例提供的降低存储芯片不良率的方法流程图；
图2是本发明一个实施例提供的降低存储芯片不良率的方法的确定存储芯片的应用场景信息的具体流程图；
图3是本发明一个实施例提供的降低存储芯片不良率的方法的对预设的芯片测试性能阈值进行调整处理的具体流程图；
图4是本发明另一个实施例提供的降低存储芯片不良率的方法的流程图；
图5是本发明一个实施例提供的降低存储芯片不良率的方法的获取匹配结果的具体流程图；
图6是本发明一个实施例提供的降低存储芯片不良率的方法的对存储芯片进行测试处理的具体流程图；
图7是本发明另一个实施例提供的降低存储芯片不良率的方法的对存储芯片进行测试处理的具体流程图；
图8是本发明一个实施例提供的降低存储芯片不良率的装置的构造示意图；
图9是本发明一个实施例提供的电子设备的构造示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本发明提供了一种降低存储芯片不良率的方法、装置、电子设备及计算机可读存储介质，方法包括：在降低存储芯片不良率的过程，首先获取存储芯片的生产信息；接着根据生产信息确定存储芯片的应用场景信息；接着基于应用场景信息对预设的芯片测试性能阈值进行调整处理；最后基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理就可以得到相应的芯片测试结果。通过上述技术方案，根据存储芯片的应用场景而对相关的芯片测试性能阈值进行调整处理，从而能够很好地降低存储芯片的不良率。
下面结合附图，对本发明实施例作进一步阐述。
如图1所示，图1是本发明一个实施例提供的降低存储芯片不良率的方法的流程图。该方法包括但不限于有步骤S100、步骤S200、步骤S300和步骤S400：
步骤S100，获取存储芯片的生产信息；
步骤S200，根据生产信息确定存储芯片的应用场景信息；
步骤S300，基于应用场景信息对预设的芯片测试性能阈值进行调整处理；
步骤S400，基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理得到芯片测试结果。
需要说明的是，在降低存储芯片不良率的过程，首先获取存储芯片的生产信息；接着根据生产信息确定存储芯片的应用场景信息；接着基于应用场景信息对预设的芯片测试性能阈值进行调整处理；最后基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理就可以得到相应的芯片测试结果。通过上述技术方案，根据存储芯片的应用场景而对相关的芯片测试性能阈值进行调整处理，从而能够很好地降低存储芯片的不良率。
值得注意的是，存储芯片可以为动态随机存取存储器DRAM(Dynamic RandomAccess Memory)，其中，对DRAM进行测试的过程中可以包括DC Test，AC Test，FunctionTest。DC Test是为了验证器件直流电流和电压参数；AC Test是为了验证交流规格，包括交流输出信号的质量和信号时序参数，例如频率和延时等；Function Test是为了测试存储芯片的逻辑功能，检测是否有存储单元功能不良的情况。
值得注意的是，相同的存储芯片在不同的应用场景具有不同性能侧重点。示例性地，在对存储芯片进行DC Test的过程中，都需要对一项指标IDD6进行测试处理；其中，IDD6是存储芯片DRAM处于自刷新模式的时候的电流值的简称，包括IDD6-VDD1,IDD6-VDD2,IDD6-VDDQ三路电流；IDD6有时候也称为休眠模式，存储芯片DRAM的IDD6模式，是由外部的存储芯片控制器，通过协议约定好的命令，来使存储芯片进入该模式；当存储芯片DRAM处于IDD6模式时，存储芯片内部的存储单元进行自刷新，不与外部进行读写操作，此时可认为储存芯片DRAM处于待机状态，IDD6是表征其待机耗电的大小。因此，IDD6这个参数，本身对产品的功能没影响，只影响产品的待机功耗；结合存储芯片DRAM的具体使用场景，当具体产品对待机功耗不做要求或者不会进入到DRAM的IDD6模式时，则可以适当放宽测试标准，就可以降低芯片不良品率；具体地，存储芯片DRAM用在机顶盒类终端产品时，由于机顶盒主控芯片一般不会使得存储芯片DRAM进入到IDD6模式，因此放宽IDD6测试标准后的产品，可即用于此类终端产品上。在对存储芯片进行AC Test的过程中，都需要对一项指标Frequency频率进行测试处理；Frequency通常是指存储芯片DRAM的运行频率，重点关注存储芯片DRAM的频率最大值，比如对于LPDDR4/4X芯片，最高频率为2133MHz；存储芯片DRAM的实际运行频率，是取决于外部的存储芯片控制器能跑多高频率，因此，可以针对不同的外部存储芯片控制器，给出不同最高频率的产品，来实现芯片的不良品回收；具体地，对于LPDDR4/4X芯片，最高规格的频率为2133MHz，当把频率的标准由2133MHz改为1600MHz或者800MHz时，能降低芯片不良品的数量；对于1600MHz或者800MHz的存储芯片DRAM，仍然可以满足当前市面上的一些主控芯片的要求，还能正常应用。
需要说明的是，每块存储芯片都携带有生产信息，在本申请的一些具体实施例中，根据生产信息对存储芯片的应用场景进行确定处理，进而得到对应存储芯片的应用场景信息；接着根据应用场景就可以对预设的存储芯片的芯片测试性能阈值进行调整处理，示例性地，对生产信息进行确定，得知存储芯片将用于电视机顶盒上，就会对存储芯片的IDD6的性能阈值进行调整处理，从而就可以使得按照原先测试标准不通过的存储芯片根据这一标准就会通过芯片测试，很好地降低芯片的不良率。
另外，在一实施例中，如图2所示，生产信息包括生产时间信息和生产批次信息，上述步骤S200可以包括但不限于步骤S210和步骤S220。
步骤S210，根据生产时间信息和生产批次信息确定芯片装配信息；
步骤S220，根据芯片装配信息确定应用场景信息。
需要说明的是，存储芯片的生产信息包括生产时间信息和生产批次信息，对这些信息进行收集整合处理，根据预设编辑的生产计划信息，确定相关的存储芯片的将来的运用场景，即得到芯片装配信息；接着根据芯片装配信息就可以确定得到应用场景信息。应用场景信息即为表征存储芯片将会装配到的具体哪种终端设备上，其中，终端设备可以为手机、平板或者电视机顶盒等。
另外，在一实施例中，如图3所示，上述步骤S300可以包括但不限于步骤S310、步骤S320和步骤S330。
步骤S310，对应用场景信息进行分析处理得到参数性能要求信息，其中，参数性能要求信息包括参数名称和参数指标；
步骤S320，将参数名称与预设的芯片测试性能数据库进行匹配处理得到相应的芯片测试性能名称，其中，芯片测试性能名称对应着芯片测试性能阈值；
步骤S330，根据参数指标对芯片测试性能阈值进行修改处理。
需要说明的是，基于应用场景信息对预设的芯片测试性能阈值进行调整处理的过程中，首先对应用场景信息进行分析处理就可以得到参数性能要求信息，其中，参数性能要求信息包括参数名称和参数指标；接着将参数名称与预设的芯片测试性能数据库进行匹配处理就可以得到相应的芯片测试性能名称，其中，芯片测试性能名称对应着芯片测试性能阈值；最后根据参数指标对芯片测试性能阈值进行修改处理。
值得注意的是，每个应用场景都会对应着参数性能要求信息；将参数名称和芯片测试性能数据库进行匹配处理就可以匹配到原来参数名称对应的芯片测试性能阈值，接着根据参数指标就可以对原来参数名称对应的芯片测试性能阈值进行修正处理，为了后续的存储芯片测试做好准备。
另外，在一实施例中，如图4所示，在芯片测试结果表征存储芯片测试不通过的情况下，执行完上述步骤S400还可以包括但不限于步骤S510、步骤S520和步骤S530。
步骤S510，基于芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果；
步骤S520，在匹配结果表征匹配成功的情况下，对存储芯片的应用场景进行修正处理；
步骤S530，在匹配结果表征匹配不成功的情况下，对存储芯片进行不良品回收处理。
需要说明的是，在芯片测试结果表征存储芯片测试不通过的情况下，还可以将芯片测试结果与预设的芯片性能场景数据库进行匹配处理得匹配结果；接着在匹配结果表征匹配成功的情况下，对存储芯片的应用场景进行修正处理，以使得存储芯片应用到另外的新的场景中，进一步降低存储芯片的不良率；在匹配结果表征匹配不成功的情况下，就会将存储芯片定义为不良品，就对存储芯片进行不良品回收舍弃处理。
值得注意的是，芯片性能场景数据库包括各种存储芯片的应用场景以及对应的性能参数要求；将没有通过第一次测试的存储芯片的芯片测试结果与芯片性能场景数据库进行匹配处理，查找芯片测试结果而得到的相关参数是否能够满足其中某一应用场景的要求，当满足相关性能参数要求的情况下，就会对存储芯片的应用场景进行修正处理，以进一步降低同一批产品的不良率，从而可以提升产品的生产效率。当没有查找到相关的应用场景的情况下，就会对该存储芯片进行回收舍弃处理。
另外，在一实施例中，如图5所示，芯片性能场景数据库包括场景类别信息以及与场景类别信息对应的性能要求参数范围信息，芯片测试结果包括芯片测试反馈参数信息，上述步骤S510可以包括但不限于步骤S511。
步骤S511，将芯片测试反馈参数信息与性能要求参数范围信息进行匹配处理得到匹配结果。
需要说明的是，芯片性能场景数据库包括场景类别信息以及与场景类别信息对应的性能要求参数范围信息，芯片测试结果包括芯片测试反馈参数信息；在将芯片测试结果和芯片性能场景数据库进行匹配处理的过程中，只需要将芯片测试反馈参数信息与性能要求参数范围信息进行匹配处理，判断芯片测试反馈参数信息是否都落入到性能要求参数范围信息中，如果都落入到性能要求参数范围信息中，就会认定为匹配成功；如果其中一项没有落入到性能要求参数范围信息中，就会认定为匹配不成功。
另外，在一实施例中，如图6所示，上述步骤S400可以包括但不限于步骤S410和步骤S420。
步骤S410，向存储芯片发送测试信号并且接收由存储芯片反馈的芯片测试参数；
步骤S420，将芯片测试参数与调整后的芯片测试性能阈值进行比较得到芯片测试结果。
需要说明的是，在对存储芯片进行测试的过程中，首先向存储芯片发送测试信号，响应于测试信号，存储芯片就会反馈芯片测试参数；接着将芯片测试参数与调整后的芯片测试性能阈值进行比较处理就可以得到芯片测试结果。其中，可以在上位机上对芯片测试机的相关测试参数进行修改处理，以使得芯片测试机基于修改后的芯片测试性能阈值对存储芯片进行测试处理。
另外，在一实施例中，如图7所示，上述步骤S400可以包括但不限于步骤S430。
步骤S430，对存储芯片进行直流特性测试处理，以及对存储芯片进行时序特性测试处理，以及对存储芯片进行存储单元功能测试处理。
需要说明的是，在对存储芯片进行测试过程中，包括对存储芯片进行直流特性测试处理，对存储芯片进行时序特性测试处理，对存储芯片进行存储单元功能测试处理。通过上述检测，检测存储芯片是否能够正常工作。
在本发明的一些实施例中，如图8所示，本发明的一个实施例还提供了一种降低存储芯片不良率的装置10，装置包括：
第一处理模块100，用于获取存储芯片的生产信息；
第二处理模块200，用于根据生产信息确定存储芯片的应用场景信息；
第三处理模块300，用于基于应用场景信息对预设的芯片测试性能阈值进行调整处理；
第四处理模块400，用于基于调整处理后的芯片测试性能阈值对存储芯片进行测试处理得到芯片测试结果。
该降低存储芯片不良率的装置10的具体实施方式与上述降低存储芯片不良率的方法的具体实施例基本相同，在此不再赘述。
在本发明的一些实施例中，如图9所示，本发明的一个实施例还提供了一种电子设备700，包括：存储器720、处理器710及存储在存储器720上并可在处理器710上运行的计算机程序，处理器710执行计算机程序时实现上述实施例中的降低存储芯片不良率的方法，例如，执行以上描述的图1中的方法步骤S100至步骤S400、图2中的方法步骤S210至步骤S220、图3中的方法步骤S310至S330、图4中的方法步骤S510至S530、图5中的方法步骤S511、图6中的方法步骤S410至S420和图7中的方法步骤S430。
在本发明的一些实施例中，本发明的一个实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令被一个处理器或控制器执行，例如，被上述设备实施例中的一个处理器执行，可使得上述处理器执行上述实施例中的降低存储芯片不良率的方法，例如，执行以上描述的图1中的方法步骤S100至步骤S400、图2中的方法步骤S210至步骤S220、图3中的方法步骤S310至S330、图4中的方法步骤S510至S530、图5中的方法步骤S511、图6中的方法步骤S410至S420和图7中的方法步骤S430。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上是对本发明的较佳实施进行了具体说明，但本发明并不局限于上述实施方式，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本发明权利要求所限定的范围内。
Claims (8)
1.一种降低存储芯片不良率的方法，其特征在于，包括：
获取存储芯片的生产信息；
根据所述生产信息确定所述存储芯片的应用场景信息；
基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理；
基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果；
其中，在所述芯片测试结果表征所述存储芯片测试不通过的情况下，所述基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果后，所述方法还包括：
基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果；
在所述匹配结果表征匹配成功的情况下，对所述存储芯片的应用场景进行修正处理；
在所述匹配结果表征匹配不成功的情况下，对所述存储芯片进行不良品回收处理；
所述芯片性能场景数据库包括场景类别信息以及与所述场景类别信息对应的性能要求参数范围信息，所述芯片测试结果包括芯片测试反馈参数信息，所述基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果，包括：
将所述芯片测试反馈参数信息与所述性能要求参数范围信息进行匹配处理得到所述匹配结果。
2.根据权利要求1所述的降低存储芯片不良率的方法，其特征在于，所述生产信息包括生产时间信息和生产批次信息，所述根据所述生产信息确定所述存储芯片的应用场景信息，包括：
根据所述生产时间信息和所述生产批次信息确定芯片装配信息；
根据所述芯片装配信息确定所述应用场景信息。
3.根据权利要求1所述的降低存储芯片不良率的方法，其特征在于，所述基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理，包括：
对所述应用场景信息进行分析处理得到参数性能要求信息，其中，所述参数性能要求信息包括参数名称和参数指标；
将所述参数名称与预设的芯片测试性能数据库进行匹配处理得到相应的芯片测试性能名称，其中，所述芯片测试性能名称对应着所述芯片测试性能阈值；
根据所述参数指标对所述芯片测试性能阈值进行修改处理。
4.根据权利要求1所述的降低存储芯片不良率的方法，其特征在于，所述基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果，包括：
向所述存储芯片发送测试信号并且接收由所述存储芯片反馈的芯片测试参数；
将所述芯片测试参数与调整后的所述芯片测试性能阈值进行比较得到所述芯片测试结果。
5.根据权利要求1所述的降低存储芯片不良率的方法，其特征在于，所述对所述存储芯片进行测试处理，包括：
对所述存储芯片进行直流特性测试处理，以及对所述存储芯片进行时序特性测试处理，以及对所述存储芯片进行存储单元功能测试处理。
6.一种降低存储芯片不良率的装置，其特征在于，包括：
第一处理模块，用于获取存储芯片的生产信息；
第二处理模块，用于根据所述生产信息确定所述存储芯片的应用场景信息；
第三处理模块，用于基于所述应用场景信息对预设的芯片测试性能阈值进行调整处理；
第四处理模块，用于基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果；
其中，在所述芯片测试结果表征所述存储芯片测试不通过的情况下，所述基于调整处理后的所述芯片测试性能阈值对所述存储芯片进行测试处理得到芯片测试结果后，还包括：
基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果；
在所述匹配结果表征匹配成功的情况下，对所述存储芯片的应用场景进行修正处理；
在所述匹配结果表征匹配不成功的情况下，对所述存储芯片进行不良品回收处理；
所述芯片性能场景数据库包括场景类别信息以及与所述场景类别信息对应的性能要求参数范围信息，所述芯片测试结果包括芯片测试反馈参数信息，所述基于所述芯片测试结果和预设的芯片性能场景数据库进行匹配处理得到匹配结果，包括：
将所述芯片测试反馈参数信息与所述性能要求参数范围信息进行匹配处理得到所述匹配结果。
7.一种电子设备，其特征在于，包括：
存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如权利要求1至5任意一项所述的降低存储芯片不良率的方法。
8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，其特征在于，所述计算机可执行指令被控制处理器执行时实现如权利要求1至5任意一项所述的降低存储芯片不良率的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310473197.XA CN116578453B (zh) | 2023-04-25 | 2023-04-25 | 降低存储芯片不良率的方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310473197.XA CN116578453B (zh) | 2023-04-25 | 2023-04-25 | 降低存储芯片不良率的方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116578453A CN116578453A (zh) | 2023-08-11 |
| CN116578453B true CN116578453B (zh) | 2024-01-16 |
Family
ID=87538858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310473197.XA Active CN116578453B (zh) | 2023-04-25 | 2023-04-25 | 降低存储芯片不良率的方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116578453B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109828897A (zh) * | 2019-01-31 | 2019-05-31 | 杭州嘉楠耘智信息科技有限公司 | 一种芯片参数发送方法及装置 |
| US10430318B1 (en) * | 2017-07-11 | 2019-10-01 | Juniper Networks, Inc | Systems and methods for efficiently performing regression testing on software updates |
| CN110942768A (zh) * | 2019-11-20 | 2020-03-31 | Oppo广东移动通信有限公司 | 设备唤醒的测试方法、装置、移动终端和存储介质 |
| CN111951875A (zh) * | 2020-07-28 | 2020-11-17 | 锐捷网络股份有限公司 | Dram内存颗粒的测试方法及装置 |
| CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
| CN113436668A (zh) * | 2021-06-28 | 2021-09-24 | 深圳市晶存科技有限公司 | 一种多内存芯片的产品信息辨别方法及装置 |
| CN114397552A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 基于半导体测试参数阈值调整的数据展示方法及装置 |
| CN114397562A (zh) * | 2022-03-24 | 2022-04-26 | 北京智芯微电子科技有限公司 | 芯片emc抗扰度自动测试方法及系统 |
| WO2022222327A1 (zh) * | 2021-04-23 | 2022-10-27 | 长鑫存储技术有限公司 | 存储芯片测试方法、计算机设备及介质 |
| CN115879409A (zh) * | 2022-12-02 | 2023-03-31 | 南京金阵微电子技术有限公司 | 验证方法、验证装置、介质及电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179101A (ja) * | 2004-12-22 | 2006-07-06 | Fujitsu Ltd | 半導体記憶装置 |
| US7473568B2 (en) * | 2006-05-17 | 2009-01-06 | Kingston Technology Corp. | Memory-module manufacturing method with memory-chip burn-in and full functional testing delayed until module burn-in |
| US9058034B2 (en) * | 2012-08-09 | 2015-06-16 | International Business Machines Corporation | Integrated circuit product yield optimization using the results of performance path testing |
| CN104079445A (zh) * | 2013-03-29 | 2014-10-01 | 英业达科技有限公司 | 分散式压力测试系统及其方法 |
| US10423500B2 (en) * | 2016-06-01 | 2019-09-24 | Seagate Technology Llc | Technologies for limiting performance variation in a storage device |
-
2023
- 2023-04-25 CN CN202310473197.XA patent/CN116578453B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10430318B1 (en) * | 2017-07-11 | 2019-10-01 | Juniper Networks, Inc | Systems and methods for efficiently performing regression testing on software updates |
| CN109828897A (zh) * | 2019-01-31 | 2019-05-31 | 杭州嘉楠耘智信息科技有限公司 | 一种芯片参数发送方法及装置 |
| CN110942768A (zh) * | 2019-11-20 | 2020-03-31 | Oppo广东移动通信有限公司 | 设备唤醒的测试方法、装置、移动终端和存储介质 |
| CN111951875A (zh) * | 2020-07-28 | 2020-11-17 | 锐捷网络股份有限公司 | Dram内存颗粒的测试方法及装置 |
| CN112180230A (zh) * | 2020-08-31 | 2021-01-05 | 全芯智造技术有限公司 | 芯片测试参数异常的侦测方法、存储介质、终端 |
| WO2022222327A1 (zh) * | 2021-04-23 | 2022-10-27 | 长鑫存储技术有限公司 | 存储芯片测试方法、计算机设备及介质 |
| CN113436668A (zh) * | 2021-06-28 | 2021-09-24 | 深圳市晶存科技有限公司 | 一种多内存芯片的产品信息辨别方法及装置 |
| CN114397562A (zh) * | 2022-03-24 | 2022-04-26 | 北京智芯微电子科技有限公司 | 芯片emc抗扰度自动测试方法及系统 |
| CN114397552A (zh) * | 2022-03-25 | 2022-04-26 | 杭州广立微电子股份有限公司 | 基于半导体测试参数阈值调整的数据展示方法及装置 |
| CN115879409A (zh) * | 2022-12-02 | 2023-03-31 | 南京金阵微电子技术有限公司 | 验证方法、验证装置、介质及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116578453A (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109741779B (zh) | 一种在晶圆测试过程中动态调整测试条件的方法 | |
| WO2022199585A1 (zh) | 一种光伏发电系统、功率控制装置及储能系统 | |
| CN100409021C (zh) | 改进的集成电路老化方法和设备 | |
| CN116008704B (zh) | 一种emi电源滤波器的安规测试设备及方法 | |
| CN105472385A (zh) | 一种视频解码及画面输出的质量检测方法及系统 | |
| CN105489235A (zh) | 数据接收芯片 | |
| CN116578453B (zh) | 降低存储芯片不良率的方法、装置、电子设备及存储介质 | |
| CN114397562B (zh) | 芯片emc抗扰度自动测试方法及系统 | |
| CN102811454B (zh) | 一种移动终端灵敏度的测试方法、装置及系统 | |
| CN113709650A (zh) | 麦克风测试方法、设备及存储介质 | |
| US8095246B2 (en) | System and method for automatically determining temperature tolerance range | |
| CN105304110A (zh) | 数据接收芯片的控制方法 | |
| CN105791996A (zh) | 主板运行参数加载方法和装置 | |
| CN105321541A (zh) | 数据接收芯片 | |
| CN110264928B (zh) | 一种背光芯片检测方法、装置及存储介质 | |
| CN111693847B (zh) | 一种芯片测试方法和装置 | |
| CN116008787A (zh) | 待测器件dut异常识别方法、装置及设备 | |
| CN113835016B (zh) | Ddr芯片极限性能测试方法、测试装置、设备及存储介质 | |
| CN113690962B (zh) | 不同输入源的mppt控制方法、装置、设备及存储介质 | |
| CN115097207A (zh) | 交直流混合微电网的谐振检测方法及装置 | |
| CN115356561A (zh) | 线损校准方法、系统、电子设备和计算机可读存储介质 | |
| CN110971273B (zh) | 一种信息处理方法、装置、电子设备和存储介质 | |
| CN113777528A (zh) | 一种iic漏电流检测电路、检测方法及测试工装 | |
| CN112910035A (zh) | 电芯充电检测的方法、装置、电子设备和存储介质 | |
| CN113112786A (zh) | 一种针对电表的多数据抄读方法、介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |