CN117409843B - 快闪存储器的质量分析方法、装置、电子设备及介质 - Google Patents

快闪存储器的质量分析方法、装置、电子设备及介质 Download PDF

Info

Publication number
CN117409843B
CN117409843B CN202311716583.3A CN202311716583A CN117409843B CN 117409843 B CN117409843 B CN 117409843B CN 202311716583 A CN202311716583 A CN 202311716583A CN 117409843 B CN117409843 B CN 117409843B
Authority
CN
China
Prior art keywords
flash memory
flash
data
blocks
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311716583.3A
Other languages
English (en)
Other versions
CN117409843A (zh
Inventor
陈文涛
许建强
苏忠益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kangxinwei Storage Technology Co Ltd
Original Assignee
Hefei Kangxinwei Storage Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kangxinwei Storage Technology Co Ltd filed Critical Hefei Kangxinwei Storage Technology Co Ltd
Priority to CN202311716583.3A priority Critical patent/CN117409843B/zh
Publication of CN117409843A publication Critical patent/CN117409843A/zh
Application granted granted Critical
Publication of CN117409843B publication Critical patent/CN117409843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种快闪存储器的质量分析方法、装置、电子设备及介质,包括如下步骤:对待测试的快闪存储器中的闪存块进行编号,以生成每个闪存块的编号数据,基于预设的分组规则,对闪存块进行分组处理,以生成多个闪存块组,分组规则包括闪存块组的数量以及每个闪存块组包含的闪存块的编号数据,为每个闪存块组分别确定对应的目标擦写次数,基于每个闪存块组对应的目标擦写次数,对每个闪存块组包含的闪存块进行相应次数的擦写操作,对进行擦写操作后的闪存块进行质量分析,以生成质量分析数据。本发明在分析快闪存储器进行擦写操作后的闪存质量时,能够显著降低分析误差,从而提高分析结果的准确率。

Description

快闪存储器的质量分析方法、装置、电子设备及介质
技术领域
本发明涉及存储器技术领域,特别涉及一种快闪存储器的质量分析方法、装置、电子设备及介质。
背景技术
快闪存储器是一种允许在操作中被多次擦写的存储器,具有非易失、读写速度快等特点,目前己广泛应用于各类电子设备中。由于快闪存储器存在擦写次数阈值,随着快闪存储器的擦写次数增多,快闪存储器容易出现错误数据过多导致无法纠错的情况,即不可纠正错误。因此,在快闪存储器出厂前,需要分析快闪存储器进行擦写操作后的闪存质量,以基于分析结果提升快闪存储器的性能。
目前,在分析快闪存储器进行擦写操作后的闪存质量时,容易出现分析误差,导致分析结果的准确率低。
发明内容
本发明的目的在于提供一种快闪存储器的质量分析方法、装置、电子设备及介质,本发明在分析快闪存储器进行擦写操作后的闪存质量时,能够显著降低分析误差,从而提高分析结果的准确率。
为解决上述技术问题,本发明是通过以下技术方案实现的:
如上所述,一种快闪存储器的质量分析方法,包括如下步骤:
对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据;
基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据;
为每个所述闪存块组分别确定对应的目标擦写次数;
基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作;
对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据。
在本发明一实施例中,每个所述闪存块组包含的所述闪存块的编号数据表示为:n≤Xi≤n+a,每个所述闪存块组对应的目标擦写次数表示为:[(i-1)×10+10]×10,其中,i为第i个闪存块组,Xi为第i个闪存块组包含的闪存块的编号数据,n为常数,a为常数。
在本发明一实施例中,每个所述闪存块组包含的所述闪存块的编号数据表示为:Xi%b=i-1,每个所述闪存块组对应的目标擦写次数表示为:[(i-1)×10+10]×10,其中,i为第i个闪存块组,Xi为第i个闪存块组包含的闪存块的编号数据,b为常数。
在本发明一实施例中,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤包括:
向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
对多个所述闪存块分别执行数据读取操作,并记录对应的数据读取次数;
当每个所述闪存块出现不可纠正错误时,将对应的所述数据读取次数确定为该闪存块的读干扰次数阈值;
建立多个所述闪存块的目标擦写次数与对应的读干扰次数阈值之间的关系表;
对所述关系表进行分析处理,以生成所述质量分析数据。
在本发明一实施例中,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤包括:
向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
对所述快闪存储器进行升温处理操作,在所述升温处理操作的操作时间内,在多个预设时间点重复读取每个所述闪存块的原始比特误码率;
建立每个所述闪存块的原始比特误码率与所述时间点之间的关系表;
对所述关系表进行分析处理,以确定每个所述闪存块的数据保存时间;
对所述数据保存时间进行分析处理,生成所述质量分析数据。
在本发明一实施例中,所述对所述快闪存储器进行升温处理操作的步骤包括:
对所述快闪存储器进行断电处理;
将所述快闪存储器放入变温装置内,以对快闪存储器进行升温处理。
在本发明一实施例中,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤之后,还包括:
对进行擦写操作后的所述闪存块进行擦写次数清除处理;
对所述闪存块进行运行测试,以生成测试数据。
本发明还提供一种快闪存储器的质量分析装置,包括:
编号模块,用于对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据;
分组模块,用于基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据;
确定模块,用于为每个所述闪存块组分别确定对应的目标擦写次数;
测试模块,用于基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作;
分析模块,用于对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据。
本发明还提供一种电子设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序以实现上述的快闪存储器的质量分析方法的步骤。
本发明还提供一种计算机可读存储介质,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被处理器执行时用以实现上述的快闪存储器的质量分析方法的步骤。
如上所述,本发明提供一种快闪存储器的质量分析方法、装置、电子设备及介质,在分析快闪存储器进行擦写操作后的闪存质量时,能够显著降低分析误差,从而提高分析结果的准确率。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例中快闪存储器的质量分析方法的流程图;
图2为本发明一实施例中闪存块编号与擦写次数之间的梯形分布图;
图3为本发明一实施例中闪存块编号与擦写次数之间的树状分布图;
图4为图1的步骤S50中一质量分析方法的流程图;
图5为图1的步骤S50中另一质量分析方法的流程图;
图6为本发明一实施例中快闪存储器的质量分析装置的结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
请参阅图1-6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
请参阅图1,本发明实施例提供的一种快闪存储器的质量分析方法,该方法可以在同一个快闪存储器内,对其中的多个闪存块分别进行不同次数的擦写操作,从而可进一步测试不同擦写次数后的闪存块的质量情况。其中,快闪存储器例如是NAND闪存或者是其他类型的快闪存储器。此种质量分析方法通过使用同一个快闪存储器内的多个闪存块进行质量分析,可以避免不同快闪存储器之间的闪存块差异导致的分析误差,同一个快闪存储器内的多个闪存块之间的差异更小,从而使得分析误差降低,质量分析结果更加准确。具体地,快闪存储器的质量分析方法可以包括如下步骤:
步骤S10、对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据。
步骤S20、基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据。
步骤S30、为每个所述闪存块组分别确定对应的目标擦写次数。
步骤S40、基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作。
步骤S50、对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据。
在本发明的一个实施例中,当执行步骤S10时,即对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据。具体地,待测试的快闪存储器内包括多个闪存块。为了便于对多个闪存块分别进行不同次数的擦写操作,可以对待测试的多个闪存块进行编号,以生成每个闪存块的编号数据。进而,可为不同编号数据的闪存块分配不同次数的擦写操作。例如,对100个闪存块进行编号,使得多个闪存块分别对应编号0、编号1、编号2、编号3、编号4、编号5....编号100。需要说明的是,在快闪存储器内位置分布相近的闪存块,其编号数据也可以设定为相近,例如,编号0、编号1、编号2、编号3、编号4、编号5、编号6、编号7、编号8、编号9的多个闪存块,其位置聚集在一起。
在本发明的一个实施例中,当执行步骤S20及S30时,即基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,并为每个所述闪存块组分别确定对应的目标擦写次数,其中,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据。具体地,由于闪存块之间存在个体差异性,可以将多个闪存块分为多组,对每组闪存块采用一致的擦写次数,以降低个体差异性带来的分析误差。首先,将多个闪存块分为多组时,可以预先设定一个分组规则,分组规则可以是闪存块组的数量以及每个闪存块组包含的闪存块的编号数据。从而,可以基于该分组规则,对闪存块进行分组处理,以将闪存块划分为多个闪存块组,并为每个闪存块组分别确定对应的目标擦写次数。
举例来说,在第一分组规则中,闪存块组数量可以表示为n,n值具体可根据实际分组需求进行设定。其中一个闪存块组可以表示为第i个闪存块组,且1≤i≤n。当i为10时,可表示第10个闪存块组。当i为20时,可表示第20个闪存块组。当i为30时,可表示第30个闪存块组。上述分组规则中,第i个闪存块组包含的闪存块的编号数据可表示为Xi。进一步地,第i个闪存块组包含的闪存块的编号数据Xi可设定为n≤Xi≤n+a,n为常数,a为常数。例如,n可以是(i-1)×10,a可以是9,则第i个闪存块组包含的闪存块的编号数据Xi可设定为(i-1)×10≤Xi≤(i-1)×10+9。具体来说,当i=1时,第1个闪存块组包含的闪存块的编号数据X1可表示为0≤X1≤9,包括编号数据为0至9的闪存块。当i=2时,第2个闪存块组包含的闪存块的编号数据X2可表示为10≤X2≤19,包括编号数据为10至19的闪存块。当i=3时,第3个闪存块组包含的闪存块的编号数据X3可表示为20≤X3≤29,包括编号数据为20至29的闪存块。进一步地,每个闪存块组对应的目标擦写次数可基于实际需求进行设定,在此可不加限制。例如,第i个闪存块组对应的目标擦写次数Y可表示为[(i-1)×10+10]×10。例如,当i=1时,第1个闪存块组包含编号数据为0至9的闪存块,该组的每个闪存块对应的目标擦写次数Y为100。当i=2时,第2个闪存块组包括编号数据为10至19的闪存块,该组的每个闪存块对应的目标擦写次数Y为200。当i=3时,第3个闪存块组包括编号数据为20至29的闪存块,该组的每个闪存块对应的目标擦写次数Y为300。
请参阅图2,该第一分组规则中将快闪存储器中的闪存块按照编号的不同,进行不同的擦写次数。擦除次数相同的闪存块聚集在一起,同一快闪存储器内的多个闪存块的编号与对应的擦写次数之间呈现阶梯形分布图。其中,Xi轴可表示所有闪存块的编号数据,Y轴可表示每个闪存块对应的目标擦写次数。此种分析方式通过使用同一个快闪存储器内的多个闪存块进行质量分析,可以避免不同快闪存储器之间的闪存块差异导致的分析误差,同一个快闪存储器内的多个闪存块之间的差异更小,从而使得分析误差降低,质量分析结果更加准确。
可进一步举例来说,在第二分组规则中,闪存块组数量可以表示为n,n值具体可根据实际分组需求进行设定。其中一个闪存块组可以表示为第i个闪存块组,且1≤i≤n。第i个闪存块组包含的闪存块的编号数据可表示为Xi,编号数据Xi可以满足Xi%b=i-1,b为常数。例如,当b为36,编号数据Xi可表示为Xi%36=i-1。具体来说,当i=1时,第1个闪存块组包含的闪存块的编号数据X1可以满足将X1对36取余,结果为0。当i=2时,第2个闪存块组包含的闪存块的编号数据X2可以满足将X2对36取余,结果为1。当i=3时,第3个闪存块组包含的闪存块的编号数据X3可以满足将X3对36取余,结果为2。进一步地,每个闪存块组对应的目标擦写次数可基于实际需求进行设定,在此可不加限制。例如,每个闪存块组对应的目标擦写次数Y可以设定为[(i-1)×10+10]×10。当i=1时,第1个闪存块组包含编号数据对36取余且结果为0的闪存块,该组的每个闪存块对应的目标擦写次数Y为100。当i=2时,第2个闪存块组包含编号数据对36取余且结果为1的闪存块,该组的每个闪存块对应的目标擦写次数Y为200。当i=3时,第3个闪存块组包含编号数据对36取余且结果为2的闪存块,该组的每个闪存块对应的目标擦写次数Y为300。
请参阅图3,该第二分组规则中,擦除次数相同的闪存块不再聚集在一起,而是分布于快闪存储器的不同位置,多个闪存块的编号与对应的擦写次数之间呈现树状分布图,分析结果更加具有代表性,其中,Xi轴可表示闪存块的编号数据,Y轴可表示每个闪存块对应的目标擦写次数。同样地,此种分析方式通过使用同一个快闪存储器内的多个闪存块进行质量分析,可以避免不同快闪存储器之间的闪存块差异导致的分析误差,同一个快闪存储器内的多个闪存块之间的差异更小,从而使得分析误差降低,质量分析结果更加准确。
在本发明的一个实施例中,当执行步骤S40时,即基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作。具体地,当每个闪存块组对应的目标擦写次数设定为[(i-1)×10+10]×10,若如上述第一分组规则进行擦写操作时,具体步骤如下:
第1闪存块组:将编号为0至9的闪存块进行擦写操作,磨损到100次擦写。
第2闪存块组:将编号为10至19的闪存块进行擦写操作,磨损到200次擦写。
第3闪存块组:将编号为20至29的闪存块进行擦写操作,磨损到300次擦写。
......
第i闪存块组:将编号为(i-1)×10至(i-1)×10+9的闪存块进行擦写操作,磨损到[(i-1)×10+10]×10次擦写。
若如上述第二分组规则进行擦写操作时,具体步骤如下:
第1闪存块组:将编号数据对36取余且结果为0的闪存块进行擦写操作,磨损到100次擦写。
第2闪存块组:将编号数据对36取余且结果为1的闪存块进行擦写操作,磨损到200次擦写。
第3闪存块组:将编号数据对36取余且结果为2的闪存块进行擦写操作,磨损到300次擦写。
......
第i闪存块组:将编号数据对36取余且结果为(i-1)的闪存块进行擦写操作,磨损到[(i-1)×10+10]×10次擦写。
请参阅图4,在本发明的一个实施例中,当执行步骤S50时,即对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据。具体来说,通过分析擦写操作后的快闪存储器的闪存质量,可基于质量分析结果去提升快闪存储器的性能。进一步地,对进行擦写操作后的闪存块进行质量分析时,可以是分析擦写操作后闪存块的承受读干扰能力,或者是分析擦写操作后闪存块的抗编程干扰能力,也可以是分析擦写操作后闪存块的数据保存时间。具体地,当分析不同擦写次数后闪存块的承受读干扰能力时,步骤S50可以包括如下步骤:
步骤S51、向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数。
步骤S52、对多个所述闪存块分别执行数据读取操作,并记录对应的数据读取次数;
步骤S53、当每个所述闪存块出现不可纠正错误时,将对应的所述数据读取次数确定为该闪存块的读干扰次数阈值;
步骤S54、建立多个所述闪存块的目标擦写次数与对应的读干扰次数阈值之间的关系表,以进行质量分析。
在本发明的一个实施例中,当执行步骤S51至步骤S54时,需要说明的是,在分析某个擦写次数下闪存块的承受读干扰能力时,可重复读取闪存块内的数据,直至闪存块出现不可纠正错误(UECC)时,此时的数据读取次数即为该擦写次数下的闪存块可承受的最大读干扰程度。通过对多个不同擦写次数下的闪存块进行分析,可分析出不同擦写次数下闪存块对应的承受读干扰能力。
具体来说,在开始分析擦写操作后闪存块的承受读干扰能力时,首先可向不同擦写次数的闪存块中写入预设的数据,数据类型可不加限制,具体可根据实际读取需求进行设定,例如是0x5A5A5A5A。接着,对不同擦写次数下的多个闪存块分别进行数据读取操作,每对某个闪存块读取一次数据,就将该闪存块的数据读取次数增加1。如此重复进行数据读取操作,直至每个闪存块出现不可纠正错误时,统计当前的数据读取次数,此数据读取次数即为该擦写次数下闪存块能够承受的最大读干扰程度,即该闪存块的读干扰次数阈值。最后,可以建立多个闪存的不同擦写次数和对应的读干扰次数阈值之间的关系表,通过分析该关系表,可实现对闪存块的承受读干扰能力的质量分析。
值得说明的是,在实际使用时,可根据该关系表对闪存块进行相应的处理,以提高快闪存储器的性能。例如在某个擦写次数下,当该闪存块的数据读取次数即将达到读干扰次数阈值时,可将该闪存块中的数据全部转移至另外一个闪存块中,消除原始闪存块的读干扰影响。
请参阅图5,另一方面,当分析不同擦写次数后闪存块的数据保存时间时,步骤S50可以包括如下步骤:
步骤S511、向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
步骤S512、对所述快闪存储器进行升温处理操作,在所述升温处理操作的操作时间内,在多个预设时间点重复读取每个所述闪存块的原始比特误码率;
步骤S513、建立每个所述闪存块的原始比特误码率与所述时间点之间的关系表;
步骤S514、对所述关系表进行分析处理,以确定每个所述闪存块的数据保存时间。
在本发明的一个实施例中,当执行步骤S511至步骤S514时,首先需要说明的是,在分析某个擦写次数下闪存块的数据保存时间时,可对快闪存储器进行升温处理,以加速模拟对闪存块的数据保存时间的影响。在升温处理过程中,可定期读取高温环境下闪存块放置不同时间后的原始比特误码率(Raw Bit Error Rate),其中,原始比特误码率可反映闪存块的可靠性状态,原始比特误码率越高,可靠性越差。根据某个擦写次数的闪存块放置时间与原始比特码率之间的关系,可分析出某个擦写次数的闪存块在高温环境下出现不可纠正错误所需的时间,该时间即为该擦写次数的闪存块的数据保存时间。通过对多个不同擦写次数下的闪存块进行分析,可分析出不同擦写次数下闪存块对应的数据保存时间。
具体来说,在开始分析擦写操作后的闪存块的数据保存时间时,首先可向不同擦写次数的闪存块中写入预设的数据,数据类型可不加限制,具体可根据实际读取需求进行设定,例如是0x5A5A5A5A。接着,可对所述快闪存储器进行升温处理操作,在所述升温处理操作的操作时间内,可定期在多个预设时间点重复读取每个所述闪存块的原始比特误码率,从而建立不同擦写次数的每个所述闪存块的原始比特误码率与所述时间点之间的关系表。最后,通过分析处理该关系表,可确定不同擦写次数的所述闪存块对应的数据保存时间。
在本发明的一个实施例中,当执行步骤S512时,即对所述快闪存储器进行升温处理操作,具体地,步骤S512可以包括如下步骤:
步骤S5121、对所述快闪存储器进行断电处理。
步骤S5122、将所述快闪存储器放入变温装置内,以对快闪存储器进行升温处理。
在本发明的一个实施例中,当执行步骤S5121及步骤S5122时,需要说明的是,升温处理操作可以是将快闪存储器放入变温装置内,以对快闪存储器进行升温处理。变温装置可以是高温温箱,例如85°C的高温温箱。在读取闪存块的原始比特误码率时,可定期将闪存块从高温温箱内取出,以进行读取数据。
在本发明的一个实施例中,当执行步骤S50之后,即对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤之后,可以包括如下步骤:
步骤S60、对进行擦写操作后的所述闪存块进行擦写次数清除处理。
步骤S70、对所述闪存块进行运行测试,以生成测试数据。
在本发明的一个实施例中,当执行步骤S60至步骤S70时,首先需要说明的是,在一个新的快闪存储器的正常运行过程中,会记录每个闪存块的擦写次数,从而在使用时,可启动磨损均衡算法,以均衡每个闪存块的使用程度,最终延长快闪存储器的使用寿命。基于此,为了解不同擦写次数后的闪存块在正常运行测试中的表现,可对进行擦写操作后的闪存块进行擦写次数清除处理,从而将每个闪存块假设为新的闪存块进行正常运行测试,在测试过程中,可记录擦写后的闪存块的新擦写次数,以及擦写后的闪存块在运行测试过程中的质量表现。通过分别测试不同擦写次数下的多个闪存块,可获取不同擦写次数下的每个闪存块正常运行测试过程中的质量表现,从而预测不同擦写次数下的每个闪存块在其整个生命周期内的质量表现,最终可基于质量表现来合理使用闪存块。例如,在快闪存储器实际使用时,可基于测试的质量表现,确定擦写后的闪存块可承受新擦写次数的最大次数阈值,当达到最大次数阈值时,可及时进行处理。又例如,可基于测试的质量表现,启动磨损均衡算法以均衡每个闪存块的使用程度。
可见上述方案中,在同一个快闪存储器内,对多个闪存块分别进行不同次数的擦写操作,然后对不同擦写次数的闪存块进行闪存质量分析。由于同一个快闪存储器内的多个闪存块之间的差异更小,可使得分析误差降低,质量分析结果更加准确。
请参阅图6所示,本发明还提供了一种快闪存储器的质量分析装置,该质量分析装置与上述实施例中的质量分析方法对应。该质量分析装置可以包括编号模块10、分组模块20、确定模块30、测试模块40以及分析模块50。
在本发明的一个实施例中,编号模块10可用于对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据。
在本发明的一个实施例中,分组模块20可用于基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据。
在本发明的一个实施例中,确定模块30可用于为每个所述闪存块组分别确定对应的目标擦写次数。其中,每个所述闪存块组包含的所述闪存块的编号数据表示为:n≤Xi≤n+a,n为常数,a为常数,此时,每个所述闪存块组对应的目标擦写次数Y可表示为:[(i-1)×10+10]×10,i表示第i个闪存块组,Xi表示第i个闪存块组包含的闪存块的编号数据。进一步地,每个所述闪存块组包含的所述闪存块的编号数据表示为:Xi%b=i-1,b为常数。此时,每个所述闪存块组对应的目标擦写次数Y可表示为:[(i-1)×10+10]×10,其中,i表示第i个闪存块组,Xi表示第i个闪存块组包含的闪存块的编号数据。
在本发明的一个实施例中,测试模块40可用于基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作。
在本发明的一个实施例中,分析模块50可用于对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据。
在本发明的一个实施例中,分析模块50可具体用于向多个所述闪存块内写入预设数据,进而对多个所述闪存块分别执行数据读取操作,并记录对应的数据读取次数。其中,多个所述闪存块分别对应不同的目标擦写次数。当每个所述闪存块出现不可纠正错误时,可将对应的所述数据读取次数确定为该闪存块的读干扰次数阈值,从而建立多个所述闪存块的目标擦写次数与对应的读干扰次数阈值之间的关系表,以进行质量分析。
在本发明的一个实施例中,分析模块50还可具体用于向多个所述闪存块内写入预设数据,并对所述快闪存储器进行升温处理操作,多个所述闪存块分别对应不同的目标擦写次数。在所述升温处理操作的操作时间内,可在多个预设时间点重复读取每个所述闪存块的原始比特误码率,以建立每个所述闪存块的原始比特误码率与所述时间点之间的关系表。通过对所述关系表进行分析处理,可确定每个所述闪存块的数据保存时间。其中,对所述快闪存储器进行升温处理操作的步骤可以包括对所述快闪存储器进行断电处理,并将所述快闪存储器放入变温装置内,以对快闪存储器进行升温处理。
在本发明的一个实施例中,分析模块50还可具体用于对进行擦写操作后的所述闪存块进行质量分析之后,继续对闪存块进行正常运行测试。进行正常运行测试时,分析模块50可对进行擦写操作后的所述闪存块进行擦写次数清除处理,并对所述闪存块进行运行测试,以生成测试数据。
关于质量分析装置的具体限定可以参见上文中对于质量分析方法的限定,在此不再赘述。上述质量分析装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
本发明还提供了一种计算机设备,该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性和或易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的客户端通过网络连接通信。该计算机程序被处理器执行时以实现一种快闪存储器的质量分析方法的功能或步骤。
本发明还提供了另一种计算机设备,该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部服务器通过网络连接通信。该计算机程序被处理器执行时以实现一种快闪存储器的质量分析方法的功能或步骤。
本申请的另一方面还提供了一种计算机可读存储介质,其上存储有计算机程序,该计算机程序被计算机的处理器执行时,使计算机执行如前所述的快闪存储器的质量分析方法。该计算机可读存储介质可以是上述实施例中描述的电子设备中所包含的,也可以是单独存在,而未装配入该电子设备中。
需要说明的是,上述关于计算机可读存储介质或计算机设备所能实现的功能或步骤,可对应参阅前述方法实施例中,为避免重复,这里不再一一描述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM
(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、
同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
在本说明书的描述中,参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施方式。显然,根据本说明书的内容,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (7)

1.一种快闪存储器的质量分析方法,其特征在于,包括如下步骤:
对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据;
基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据;
为每个所述闪存块组分别确定对应的目标擦写次数;
基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作;
对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据;
其中,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤包括:
向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
对多个所述闪存块分别执行数据读取操作,并记录对应的数据读取次数;
当每个所述闪存块出现不可纠正错误时,将对应的所述数据读取次数确定为该闪存块的读干扰次数阈值;
建立多个所述闪存块的目标擦写次数与对应的读干扰次数阈值之间的关系表;
对所述关系表进行分析处理,以生成所述质量分析数据;
其中,每个所述闪存块组包含的所述闪存块的编号数据表示为n≤Xi≤n+a,或者每个所述闪存块组包含的所述闪存块的编号数据表示为Xi%b=i-1,每个所述闪存块组对应的目标擦写次数表示为[(i-1)×10+10]×10,其中,i为第i个闪存块组,Xi为第i个闪存块组包含的闪存块的编号数据,n为常数,a为常数,b为常数。
2.根据权利要求1所述的一种快闪存储器的质量分析方法,其特征在于,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤包括:
向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
对所述快闪存储器进行升温处理操作,在所述升温处理操作的操作时间内,在多个预设时间点重复读取每个所述闪存块的原始比特误码率;
建立每个所述闪存块的原始比特误码率与所述时间点之间的关系表;
对所述关系表进行分析处理,以确定每个所述闪存块的数据保存时间;
对所述数据保存时间进行分析处理,生成所述质量分析数据。
3.根据权利要求2所述的一种快闪存储器的质量分析方法,其特征在于,所述对所述快闪存储器进行升温处理操作的步骤包括:
对所述快闪存储器进行断电处理;
将所述快闪存储器放入变温装置内,以对快闪存储器进行升温处理。
4.根据权利要求1所述的一种快闪存储器的质量分析方法,其特征在于,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤之后,还包括:
对进行擦写操作后的所述闪存块进行擦写次数清除处理;
对所述闪存块进行运行测试,以生成测试数据。
5.一种快闪存储器的质量分析装置,其特征在于,包括:
编号模块,用于对待测试的快闪存储器中的闪存块进行编号,以生成每个所述闪存块的编号数据;
分组模块,用于基于预设的分组规则,对所述闪存块进行分组处理,以生成多个闪存块组,所述分组规则包括所述闪存块组的数量以及每个所述闪存块组包含的所述闪存块的编号数据,其中,每个所述闪存块组包含的所述闪存块的编号数据表示为n≤Xi≤n+a,或者每个所述闪存块组包含的所述闪存块的编号数据表示为Xi%b=i-1,每个所述闪存块组对应的目标擦写次数表示为[(i-1)×10+10]×10,其中,i为第i个闪存块组,Xi为第i个闪存块组包含的闪存块的编号数据,n为常数,a为常数,b为常数;
确定模块,用于为每个所述闪存块组分别确定对应的目标擦写次数;
测试模块,用于基于每个所述闪存块组对应的所述目标擦写次数,对每个所述闪存块组包含的闪存块进行相应次数的擦写操作;
分析模块,用于对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据,其中,所述对进行擦写操作后的所述闪存块进行质量分析,以生成质量分析数据的步骤包括:
向多个所述闪存块内写入预设数据,其中,多个所述闪存块分别对应不同的目标擦写次数;
对多个所述闪存块分别执行数据读取操作,并记录对应的数据读取次数;
当每个所述闪存块出现不可纠正错误时,将对应的所述数据读取次数确定为该闪存块的读干扰次数阈值;
建立多个所述闪存块的目标擦写次数与对应的读干扰次数阈值之间的关系表;
对所述关系表进行分析处理,以生成所述质量分析数据。
6.一种电子设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序以实现如权利要求1至4任一项所述的快闪存储器的质量分析方法的步骤。
7.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有计算机程序,所述计算机程序被处理器执行时用以实现如权利要求1至4任一项所述的快闪存储器的质量分析方法的步骤。
CN202311716583.3A 2023-12-14 2023-12-14 快闪存储器的质量分析方法、装置、电子设备及介质 Active CN117409843B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311716583.3A CN117409843B (zh) 2023-12-14 2023-12-14 快闪存储器的质量分析方法、装置、电子设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311716583.3A CN117409843B (zh) 2023-12-14 2023-12-14 快闪存储器的质量分析方法、装置、电子设备及介质

Publications (2)

Publication Number Publication Date
CN117409843A CN117409843A (zh) 2024-01-16
CN117409843B true CN117409843B (zh) 2024-03-22

Family

ID=89500339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311716583.3A Active CN117409843B (zh) 2023-12-14 2023-12-14 快闪存储器的质量分析方法、装置、电子设备及介质

Country Status (1)

Country Link
CN (1) CN117409843B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923900A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN108831516A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 闪存存储器控制方法及闪存存储器控制装置
CN111625187A (zh) * 2020-05-15 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其控制方法与存储系统
CN111833948A (zh) * 2020-07-16 2020-10-27 浪潮(北京)电子信息产业有限公司 Nand闪存的擦写能力测试方法、装置、设备及介质
CN114005481A (zh) * 2021-09-24 2022-02-01 苏州浪潮智能科技有限公司 闪存的擦写能力测试方法、装置、计算机设备和存储介质
CN114220470A (zh) * 2021-11-04 2022-03-22 浙江大华存储科技有限公司 一种闪存颗粒筛选方法、终端及计算机可读存储介质
CN115985382A (zh) * 2022-12-23 2023-04-18 深圳市有方科技股份有限公司 一种闪存测试方法、装置、设备及存储介质
WO2023070842A1 (zh) * 2021-10-29 2023-05-04 锐凌无线有限责任公司 闪存器、闪存擦写计数方法、电子设备及计算机存储介质

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI385518B (zh) * 2009-03-20 2013-02-11 Phison Electronics Corp 用於快閃記憶體的資料儲存方法及儲存系統

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923900A (zh) * 2009-06-09 2010-12-22 北京芯技佳易微电子科技有限公司 一种非易失存储器的擦除方法及装置
CN108831516A (zh) * 2018-06-20 2018-11-16 长江存储科技有限责任公司 闪存存储器控制方法及闪存存储器控制装置
CN111625187A (zh) * 2020-05-15 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其控制方法与存储系统
CN111833948A (zh) * 2020-07-16 2020-10-27 浪潮(北京)电子信息产业有限公司 Nand闪存的擦写能力测试方法、装置、设备及介质
CN114005481A (zh) * 2021-09-24 2022-02-01 苏州浪潮智能科技有限公司 闪存的擦写能力测试方法、装置、计算机设备和存储介质
WO2023070842A1 (zh) * 2021-10-29 2023-05-04 锐凌无线有限责任公司 闪存器、闪存擦写计数方法、电子设备及计算机存储介质
CN114220470A (zh) * 2021-11-04 2022-03-22 浙江大华存储科技有限公司 一种闪存颗粒筛选方法、终端及计算机可读存储介质
CN115985382A (zh) * 2022-12-23 2023-04-18 深圳市有方科技股份有限公司 一种闪存测试方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN117409843A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
CN106981315B (zh) 一种固态硬盘坏块识别的方法
KR20130118035A (ko) 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
US10460815B2 (en) Decoding method of selecting optimized read voltage set based on gray code count deviation summations, and storage controller using the same
CN111192620B (zh) 一种SSD中优化NAND Flash读参考电压的方法
US10811075B1 (en) Method for performing access control regarding quality of service optimization of memory device with aid of machine learning, associated memory device and controller thereof
TWI650763B (zh) 用來進行記憶裝置的頁可用性管理之方法、記憶裝置及電子裝置以及頁可用性管理系統
CN104731522A (zh) 数据储存装置及其数据维护方法
US20190189227A1 (en) Storage device and associated control method
CN111078123A (zh) 一种闪存块的磨损程度的评估方法及装置
US9007843B2 (en) Internal data compare for memory verification
CN114005481B (zh) 闪存的擦写能力测试方法、装置、计算机设备和存储介质
CN117409843B (zh) 快闪存储器的质量分析方法、装置、电子设备及介质
CN106155830A (zh) 数据储存装置以及错误校正方法
CN117033251B (zh) 一种移动电子设备多版本系统的回归测试方法及装置
CN107632778B (zh) 一种Nand Flash扫描检测方法和系统
CN114090354A (zh) 存储器模块筛选方法与测试装置
CN112802529A (zh) 一种军工级Nand闪存的检测方法、装置、电子设备及存储介质
CN107481764B (zh) 一种3D Nand Flash扫描检测方法和系统
CN116360704A (zh) 一种内核参数确定方法、装置、存储介质及电子设备
US20240045749A1 (en) Error rate analysis method, system and apparatus for mlc chip
KR20160112450A (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것을 포함하는 테스트 시스템
US10318416B2 (en) Method and system for implementing a non-volatile counter using non-volatile memory
CN113470728B (zh) 纠错能力测试方法、装置、可读存储介质及电子设备
CN112732179B (zh) 一种ssd的数据管理方法及相关装置
CN111767165B (zh) 数据处理方法、装置及控制设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant