CN110504001B - 基于逐次逼近原理的修调码产生电路、修调系统及其方法 - Google Patents

基于逐次逼近原理的修调码产生电路、修调系统及其方法 Download PDF

Info

Publication number
CN110504001B
CN110504001B CN201810482099.1A CN201810482099A CN110504001B CN 110504001 B CN110504001 B CN 110504001B CN 201810482099 A CN201810482099 A CN 201810482099A CN 110504001 B CN110504001 B CN 110504001B
Authority
CN
China
Prior art keywords
trimming
code
voltage
generating circuit
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810482099.1A
Other languages
English (en)
Other versions
CN110504001A (zh
Inventor
罗丙寅
尤勇
刘亚彬
李国成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CRM ICBG Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRM ICBG Wuxi Co Ltd filed Critical CRM ICBG Wuxi Co Ltd
Priority to CN201810482099.1A priority Critical patent/CN110504001B/zh
Publication of CN110504001A publication Critical patent/CN110504001A/zh
Application granted granted Critical
Publication of CN110504001B publication Critical patent/CN110504001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices

Abstract

本发明提供一种基于逐次逼近原理的修调码产生电路、修调系统及其方法，所述修调码产生电路包括：电压产生电路、比较器及修调码产生单元，修调码产生单元连接于比较器和电压产生电路之间；修调码产生单元输出预修调码至电压产生电路，电压产生电路根据预修调码输出预修调电压至比较器；比较器比较预修调电压和参考电压并输出一比较结果至修调码产生单元；以及修调码产生单元基于第一时钟信号和/或比较结果，依次对预修调码中的N个修调位由高至低进行置位修调操作，并在每次置位修调操作结束后，锁存并输出一N位预修调码，且在最低修调位完成置位修调操作后，产生一N位修调码。本发明解决了通过现有计算法或查表法无法准确获取修调码的问题。

Description

基于逐次逼近原理的修调码产生电路、修调系统及其方法
技术领域
本发明涉及电子电路领域，特别是涉及一种基于逐次逼近原理的修调码产生电路、修调系统及其方法。
背景技术
集成电路领域，由于工艺自身分布的影响，生产出来的芯片参数都会有一定的分布，在对参数精度有要求的应用中，就需要使用修调的方法减小参数分布的影响，提高参数精度的一致性，以达到应用要求。如图1和图2所示，在修调前参数值分布很宽，而在修调后参数值集中度大大提高。
目前已知的修调手段主要有电修调、激光修调、eFuse或者EEROM写码修调，在写码修调中，修调码一般通过计算法获查表法获取，然后再通过获取的修调码对熔丝进行修调。
计算法的原理为先测量出需要修调的测量电压，并根据下述公式计算出修调步数，然后查表得到对应步数的修调码，进行修调操作；其中，计算得到的修调步数NUM经过四舍五入后，通过表1进行查表，获取与修调步数对应的修调码，再通过修调码对熔丝进行修调操作。
Figure BDA0001665767370000011
其中，NUM为修调步数，VREF(CP)为测量电压，VREF0为参考电压，VSTEP为最小步长；
表1
Figure BDA0001665767370000012
采用计算法获取修调码虽然简单易行，但是这种方法对最小步长VSTEP的一致性要求很高，即公式成立的条件是每次修调时，最小步长VSTEP的值尽可能保持一致，以便获得准确的修调步数，这在集成电路制造工艺中是很难办到的。
而查表法通过大数据统计，将每种修调码对应的修调范围整理成表，测量值落在指定修调码对应的修调范围内就选择该修调码进行修调，查表法相比于计算法工艺分布问题得到了一定程度的解决，而且直接查表免去了计算过程，程序执行效率高。虽然查表法通过大数据统计一定程度上减小了工艺分布带来的最小步长VSTEP的分布影响，但最小步长VSTEP的工艺分布是始终存在的；而且当修调偏差很大时，一方面对应的芯片很少，修调范围缺乏统计依据；另一方面由于累积误差的影响，在这种情况下修调最低位精度直接被误差掩盖，在高精度应用场景下，对参数精度有更高要求时，查表法就会有局限性；此外，查表法成立的条件是每次修调时参考电压VREF0都必须是固定的，当参考电压VREF0变化时需要重新制作修调表，灵活性大大受限，这在LDO多电压修调或者锂电保护系统有多种保护电压的应用场合下有很大的局限。
鉴于此，有必要设计一种新的基于逐次逼近原理的修调码产生电路、修调系统及其方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于逐次逼近原理的修调码产生电路、修调系统及其方法，用于解决现有技术中，通过计算法或查表法无法准确获取修调码的问题。
为实现上述目的及其他相关目的，本发明提供一种基于逐次逼近原理的修调码产生电路，其特征在于，所述修调码产生电路包括：电压产生电路、比较器及修调码产生单元，所述修调码产生单元连接于所述比较器和所述电压产生电路之间；
所述修调码产生单元输出预修调码至电压产生电路，电压产生电路根据所述预修调码输出预修调电压至所述比较器；
所述比较器比较所述预修调电压和参考电压并输出一比较结果至所述修调码产生单元；以及
所述修调码产生单元基于第一时钟信号和/或所述比较结果，依次对所述预修调码中的N个修调位由高至低进行置位修调操作，并在每次所述置位修调操作结束后，锁存并输出一N位预修调码，且在最低修调位完成置位修调操作后，产生一N位修调码；其中，N为大于1的正整数。
优选地，所述电压产生电路包括：基准电压产生单元、第一运算放大器、第一MOS管、预修调电压产生单元及采样电阻；所述基准电压产生单元的正电源端接入电源电压，所述基准电压产生单元的负电源端接地，所述基准电压产生单元的输出端与所述第一运算放大器的同相输入端连接，所述第一运算放大器的反相输入端与所述采样电阻的一端连接，所述采样电阻的另一端接地，所述第一运算放大器的输出端与所述第一MOS管的栅极端连接，所述第一MOS管的第一连接端接入电源电压，所述第一MOS管的第二连接端与所述预修调电压产生单元的一端连接、且作为所述电压产生电路的输出端，所述预修调电压产生单元的另一端与所述采样电阻的一端连接；其中，所述预修调电压产生单元包括：N个串联的第二MOS管及N个串联的电阻，所述第二MOS管与所述电阻一一对应、且所述第二MOS管通过其第一连接端及第二连接端并联于所述电阻的两端，N个所述第二MOS管的栅极端与所述预修调码的N个修调位一一对应连接、且接入最高修调位的所述第二MOS管靠近所述第一MOS管，N个所述电阻由上至下依次为高位电阻至低位电阻。
优选地，所述修调码产生单元包括：逐次逼近控制器及N位数据寄存器，所述逐次逼近控制器与所述比较器连接，所述N位数据寄存器与所述逐次逼近控制器连接；其中，
所述逐次逼近控制器基于第一时钟信号和/或所述比较结果，由高至低依次对锁存于所述N位数据寄存器中的N个修调位进行置位修调操作；及
所述N位数据寄存器用于在每次操作结束后，锁存并输出一N位预修调码；并在最低修调位完成置位修调操作后，输出一N位修调码。
本发明还提供了一种基于逐次逼近原理的修调系统，所述修调系统包括：
如上任一项所述的修调码产生电路，用于产生一修调码并输出；
烧写控制器，连接于所述修调码产生电路，用于根据所述修调码及第二时钟信号，对N个熔丝进行修调操作，以将N个所述熔丝进行状态固化。
优选地，所述烧写控制器包括：单次高电平产生电路、修调使能信号产生电路及N个熔丝修调单元，所述修调使能信号产生电路与所述单次高电平产生电路连接，N个所述熔丝修调单元分别与所述修调使能信号产生电路连接；其中，
所述单次高电平产生电路用于产生一高电平信号；
所述修调使能信号产生电路基于第二时钟信号及所述高电平信号，根据修调位由高至低依次向对应的N个所述熔丝修调单元输出修调使能信号；
N个所述熔丝修调单元基于所述修调使能信号及所述修调码，根据修调位由高至低依次修调对应的N个所述熔丝，以将N个所述熔丝进行状态固化。
优选地，所述修调使能信号产生电路包括：N个串联的D触发器构成的移位寄存器，其中，第一个所述D触发器的第一输入端与所述单次高电平产生电路的输出端连接，N个所述D触发器的输出端与N个所述熔丝修调单元一一对应连接，且第一个所述D触发器的输出端连接于最高修调位对应的熔丝修调单元，N个所述D触发器的第二输入端接入所述第二时钟信号，N个所述D触发器的第三输入端接入复位信号。
优选地，所述修调系统还包括一数据选择器，所述数据选择器的一输入端与所述修调码产生单元的输出端连接，其另一输入端与N个所述熔丝读出电路连接，其输出端与所述电压产生电路连接，用于将所述修调码产生单元产生的所述预修调码输出至所述电压产生电路，或读取N个所述熔丝的固化状态，并将N个所述熔丝的固化状态输出至所述电压产生电路。
优选地，所述修调系统还包括一烧写使能熔丝，所述烧写使能熔丝的一端接入电源电压，其另一端接入控制信号，用于通过所述控制信号控制所述烧写使能熔丝实现关闭所述修调系统，以避免误触发操作。
本发明还提供了一种基于逐次逼近原理的修调码获取方法，所述修调码获取方法包括：
步骤1：提供一初始预修调码，并基于所述初始预修调码产生一初始预修调电压，其中，所述初始预修调码包括N个修调位，N为不小于1的正整数；
步骤2：比较所述初始预修调电压及参考电压，并将比较结果锁存至最高修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；
步骤3：基于所述预修调码产生一预修调电压，比较所述预修调电压及所述参考电压，并将比较结果锁存至所述修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；以及
步骤4：重复步骤3，直至将比较结果锁存至最低修调位，以获取一N位修调码。
本发明还提供了一种基于逐次逼近原理的修调方法，所述修调方法包括：
利用如上所述修调码获取方法获取修调码；以及
基于所述修调码及修调使能信号，控制熔丝通路上的开关打开或闭合，以实现对所述熔丝进行修调固化操作。
如上所述，本发明的一种基于逐次逼近原理的修调码产生电路、修调系统及其方法，具有以下有益效果：
本发明采用逐次逼近原理对预修调电压进行修调，可以完全忽略最小步长的偏差分布给计算法带来的累积误差，而且也解决了查表法存在的诸多问题，使得修调精度能够达到1/2LSB(也即+/-0.5VSTEP)，从而满足高精度系统的修调要求。
本发明采用逐次逼近原理对预修调电压进行修调，可以实现对修调范围内任意电压进行修调操作；而且在给定参考电压后，只需提供时钟信号即可实现修调，即本发明仅涉及参考电压和时钟信号，不仅操作简单，而且还大大减少了修调PAD的数量，降低了芯片成本。
本发明采用逐次逼近原理对预修调电压进行修调，可以避免芯片测试过程中误掉电或因其它突发情况而发生芯片重启导致修调码打乱的问题，实现在芯片重启后，只要重新提供时钟信号，即可继续进行修调操作。
附图说明
图1显示为芯片修调前参数值分布示意图。
图2显示为芯片修调后参数值分布示意图。
图3显示为本发明实施例一所述修调码产生电路的示意图。
图4显示为本发明实施例一所述电压产生电路的示意图。
图5显示为本发明实施例一所述修调码产生单元的示意图。
图6显示为本发明实施例一所述修调码产生电路的工作时序图。
图7显示为本发明实施例二所述修调系统的示意图。
图8显示为本发明实施例二所述烧码控制器及数据选择器的示意图。
图9显示为本发明实施例二所述烧写控制器烧写模式的工作时序图。
元件标号说明
1 修调系统
10 修调码产生电路
100 电压产生电路
101 基准电压产生单元
102 第一运算放大器
103 预修调电压产生单元
200 比较器
300 修调码产生单元
301 逐次逼近控制器
302 N位数据寄存器
20 烧写控制器
21 单次高电平产生电路
22 修调使能信号产生电路
23 熔丝修调单元
30 数据选择器
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图3所示，本实施例提供一种基于逐次逼近原理的修调码产生电路，所述修调码产生电路10包括：电压产生电路100、比较器200及修调码产生单元300，所述修调码产生单元300连接于所述比较器200和所述电压产生电路100之间；
所述修调码产生单元300输出预修调码(pbit0至pbitn-1)至所述电压产生电路100，所述电压产生电路100根据所述预修调码(pbit0至pbitn-1)输出预修调电压VXT至所述比较器200；
所述比较器200比较所述预修调电压VXT和参考电压VREF并输出一比较结果至所述修调码产生单元300；以及
所述修调码产生单元300基于第一时钟信号CLK1和/或所述比较结果，依次对所述预修调码中的N个修调位由高至低进行置位修调操作，并在每次所述置位修调操作结束后，锁存并输出一N位预修调码，且在最低修调位完成置位修调操作后，产生一N位修调码(bitn-1至bit0)；其中，N和n均为大于1的正整数。
作为示例，如图4所示，所述电压产生电路100包括：基准电压产生单元101、第一运算放大器OA1、第一MOS管M1、预修调电压产生单元103及采样电阻Rc；所述基准电压产生单元101的正电源端接入电源电压，所述基准电压产生单元101的负电源端接地，所述基准电压产生单元101的输出端与所述第一运算放大器OA1的同相输入端连接，所述第一运算放大器OA1的反相输入端与所述采样电阻Rc的一端连接，所述采样电阻Rc的另一端接地，所述第一运算放大器OA1的输出端与所述第一MOS管M1的栅极端连接，所述第一MOS管M1的第一连接端接入电源电压，所述第一MOS管M1的第二连接端与所述预修调电压产生单元103的一端连接、且作为所述电压产生电路100的输出端，所述预修调电压产生单元103的另一端与所述采样电阻Rc的一端连接；其中，所述预修调电压产生单元103包括：N个串联的第二MOS管M2及N个串联的电阻(R1n至R11)，所述第二MOS管M2与所述电阻一一对应、且所述第二MOS管M2通过其第一连接端及第二连接端并联于所述电阻的两端，N个所述第二MOS管M2的栅极端与所述预修调码的N个修调位一一对应连接、且接入最高修调位的所述第二MOS管靠近所述第一MOS管，N个所述电阻(R1n至R11)由上至下依次为高位电阻至低位电阻，且阻值依次递减二分之一，也就是说，后(N-1)个电阻的阻值依次是前一电阻阻值的1/2。
如图4所示，当所述修调码产生单元300输出一预修调码(pbitn-1至pbit0)时，所述预修调码(pbitn-1至pbit0)控制所述预修调电压产生单元103中相应的第二MOS管M2导通，此时所述第一运算放大器OA1通过比较基准电压及采样电压，向所述第一MOS管M1的栅极端输出一比较结果，从而控制所述第一MOS管M1导通，进而实现将所述预修调码(pbitn-1至pbit0)转换为相应预修调电压VXT以输出。
作为示例，如图5所示，所述修调码产生单元300包括：逐次逼近控制器301及N位数据寄存器302，所述逐次逼近控制器301与所述比较器200的输出端连接，接收所述比较器200输出的比较结果，所述N位数据寄存器302与所述逐次逼近控制器301连接；其中，
所述逐次逼近控制器301基于第一时钟信号CLK1和/或所述比较结果，由高至低依次对锁存于所述N位数据寄存器302中的N个修调位进行置位修调操作；及
所述N位数据寄存器302用于在每次操作结束后，锁存并输出一N位预修调码(pbitn-1至pbit0)；并在最低修调位完成置位修调操作后，输出一N位修调码(bitn-1至bit0)。
基于如图3至图5所述的修调码产生电路，本实施例提供了一种基于逐次逼近原理的修调码获取方法，所述修调码获取方法包括：
步骤1：提供一初始预修调码，并基于所述初始预修调码产生一初始预修调电压，其中，所述初始预修调码包括N个修调位，N为不小于1的正整数；
步骤2：比较所述初始预修调电压及参考电压，并将比较结果锁存至最高修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；
步骤3：基于所述预修调码产生一预修调电压，比较所述预修调电压及所述参考电压，并将比较结果锁存至所述修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；以及
步骤4：重复步骤3，直至将比较结果锁存至最低修调位，以获取一N位修调码。
下面请结合本实施例所述修调码产生电路对本实施例所述修调码获取方法进行详细说明，具体如图3至图6所示，其中，图6仅以4位修调位为例进行说明。
首先，对所述修调码产生电路10进行上电复位，上电复位后所述逐次逼近控制器301及所述N位数据寄存器302清零，此时所述N位数据寄存器302中锁存的预修调码为0000。
当第一时钟信号CLK1到来时，所述逐次逼近控制器301控制所述N位数据寄存器302中锁存的当前预修调码的最高修调位置1，此时，所述N位数据寄存器302中锁存的预修调码为1000；而电压产生电路100根据该预修调码1000产生预修调电压，所述比较器200比较该预修调电压及参考电压VREF，由于此时所述预修调电压小于所述参考电压VREF，故所述比较器200输出高电平。
当下一个第一时钟信号到来时，所述逐次逼近控制器301控制所述N位数据寄存器302将该比较结果存储在最高修调位，完成对最高修调位的修调，同时将次高修调位置1，此时，所述N位数据寄存器302中锁存的预修调码为1100；而电压产生电路100根据该预修调码1100产生预修调电压，所述比较器200比较该预修调电压及参考电压VREF，由于此时所述预修调电压大于所述参考电压VREF，故所述比较器200输出低电平。
当第三个第一时钟信号到来时，所述逐次逼近控制器301控制所述N位数据寄存器302将该比较结果存储在次高修调位，完成对次高修调位的修调，同时将第三修调位置1，此时，所述N位数据寄存器302中锁存的预修调码为1010；而电压产生电路100根据该预修调码1010产生预修调电压，所述比较器200比较该预修调电压及参考电压VREF，由于此时所述预修调电压小于所述参考电压VREF，故所述比较器200输出高电平。
当第四个第一时钟信号到来时，所述逐次逼近控制器301控制所述N位数据寄存器302将该比较结果存储在第三修调位，完成对第三修调位的修调，同时将第四修调位置1，此时，所述N位数据寄存器302中锁存的预修调码为1011；而电压产生电路100根据该预修调码1011产生预修调电压，所述比较器200比较该预修调电压及参考电压VREF，由于此时所述预修调电压大于所述参考电压，故所述比较器200输出低电平。
当最后一个第一时钟信号到来时，所述逐次逼近控制器301控制所述N位数据寄存器302将该比较结果存储在第四修调位，完成对第四修调位的修调，从而得到修调码为1010。
需要注意的是，在本实施例中，设置为第一时钟信号的上升沿有效，但在其它实施例中，也可以设置为第一时钟信号的下降沿有效或设置为第一时钟信号高电平有效等。
实施例二
如图7所示，本实施例提供一种基于逐次逼近原理的修调系统，所述修调系统包括：
如实施例一所述的修调码产生电路10，用于产生一修调码(bitn-1至bit0)并输出；
烧写控制器20，连接于所述修调码产生电路10，用于根据所述修调码(bitn-1至bit0)及第二时钟信号CLK2，对N个熔丝进行修调操作，以将N个所述熔丝进行状态固化。
作为示例，如图8所示，所述烧写控制器20包括：单次高电平产生电路21、修调使能信号产生电路22及N个熔丝修调单元23，所述修调使能信号产生电路22与所述单次高电平产生电路21连接，N个所述熔丝修调单元23分别与所述修调使能信号产生电路22连接；其中，
所述单次高电平产生电路21用于产生一高电平信号；
所述修调使能信号产生电路22基于第二时钟信号CLK2及所述高电平信号，根据修调位由高至低依次向对应的N个所述熔丝修调单元23输出修调使能信号；
N个所述熔丝修调单元23基于所述修调使能信号及所述修调码(bitn-1至bit0)，根据修调位由高至低依次修调对应的N个所述熔丝，以将N个所述熔丝进行状态固化。
具体的，所述单次高电平产生电路21为现有任一种能够产生高电平的电路；优选地，如图8所示，本实施例所述单次高电平产生电路21包括：一RS触发器，所述RS触发器的第一输入端接入高电平，所述RS触发器的第二输入端接入复位信号，所述RS触发器的输出端作为所述单次高电平产生电路的输出端。如图8所示，通过将所述RS触发器设置为置1工作模式，即可实现高电平输出。
具体的，如图8所示，所述修调使能信号产生电路22包括：N个串联的D触发器构成的移位寄存器，其中，第一个所述D触发器的第一输入端与所述单次高电平产生电路的输出端连接，N个所述D触发器的输出端与N个所述熔丝修调单元一一对应连接，且第一个所述D触发器的输出端连接于最高修调位对应的熔丝修调单元，N个所述D触发器的第二输入端接入所述第二时钟信号，N个所述D触发器的第三输入端接入复位信号。如图8所示，基于所述单次高电平产生电路21输出的高电平信号，在每一第二时钟信号有效时，N个所述D触发器由高至低依次输出一高电平。
具体的，如图8所示，所述熔丝修调单元23包括：第一与门、第三MOS管M3、熔丝及熔丝读出电路(FR)；所述第一与门的第一输入端与所述修调使能信号产生电路22的输出端连接，所述第一与门的第二输入端与所述修调码产生电路10的输出端连接，所述第一与门的输出端与所述第三MOS管M3的栅极端连接，所述第三MOS管M3的第一连接端与所述熔丝的一端及所述熔丝读出电路的一端连接，所述熔丝的另一端接入电源电压，所述熔丝读出电路的另一端与所述电压产生电路连接，所述第三MOS管M3的第二连接端接地。如图8所示，对于任一熔丝修调单元23来说，当所述第一与门输出高电平时，所述第三MOS管导通，以使所述熔丝通路导通，从而烧断该通路中的熔丝，实现该通路中熔丝的状态固化。
作为示例，如图8所示，所述修调系统1还包括一数据选择器30，所述数据选择器30的一输入端与所述修调码产生单元300的输出端连接，其另一输入端与N个所述熔丝读出电路连接，其输出端与所述电压产生电路100连接，用于将所述修调码产生单元300产生的所述预修调码输出至所述电压产生电路100，或读取N个所述熔丝的固化状态，并将N个所述熔丝的固化状态输出至所述电压产生电路100。优选地，在本实施例中，所述数据选择器30为一通过使能信号EN控制的二选一开关，实现在所述修调码产生单元输出预修调码时(即在测试阶段)，通过使能信号EN控制所述数据选择器的上开关闭合，以将所述预修调码输出至所述电压产生电路100；在所述修调码产生单元300输出修调码时(即固化阶段)，通过使能信号EN控制所述数据选择器的下开关闭合，以读取N个所述熔丝的固化状态，并将N个所述熔丝的固化状态输出至所述电压产生电路100。
作为示例，所述修调系统还包括一烧写使能熔丝，所述烧写使能熔丝的一端接入电源电压，其另一端接入控制信号，用于通过所述控制信号控制所述烧写使能熔丝实现关闭所述修调系统，即在所述烧写使能熔丝烧断后，所述修调系统无法对所述熔丝进行烧写操作，以避免实际应用中因误触发操作而改变芯片的修调码。需要注意的是，所述控制信号为外部信号，通过直接施加在所述烧写使能熔丝对应的PAD上，实现对所述烧写使能熔丝的烧断。
作为示例，所述修调系统还包括一时钟复用电路，实现基于所述第一时钟信号CLK1，产生所述第二时钟信号CLK2。
基于如图7和图8所述的修调系统，本实施例提供了一种基于逐次逼近原理的修调方法，所述修调方法包括：
利用如实施例一所述修调码获取方法获取修调码；以及
基于所述修调码及修调使能信号，控制熔丝通路上的开关打开或闭合，以实现对所述熔丝进行修调固化操作。
需要注意的是，基于本实施例图8所示，所述修调使能信号是基于第二时钟信号CLK2及高电平信号产生的，以根据修调位由高至低依次向对应的N个所述熔丝修调单元23输出。
下面请结合本实施例所述修调系统对本实施例所述修调方法进行详细说明，具体如图7至图9所示，其中，图9仅以4个熔丝为例进行说明。
首先，在获取修调码1010后，将所述修调码1010中的各修调位(bit3为1，bit2为0，bit1为1，bit0为0)依次输出至N个第一与门的第二输入端，所述单次高电平产生电路21输出高电平信号。
在第一个第二时钟信号到来时，所述D触发器Q3输出一高电平，所述D触发器Q2至Q0均输出低电平，此时，由于所述修调码中bit3对应的第一与门的第一输入端及第二输入端均为高电平，故该第一与门输出高电平，从而烧断熔丝FU3，完成熔丝FU3的修调。
在第二个第二时钟信号到来时，所述D触发器Q2输出一高电平，所述D触发器Q1和Q0均输出低电平，此时，由于所述修调码中bit2对应的第一与门的第一输入端为低电平，其第二输入端为高电平，故该第一与门的输出端为低电平，从而保留熔丝FU2，完成熔丝FU2的修调。
在第三个第二时钟信号到来时，所述D触发器Q1输出一高电平，所述D触发器Q0输出低电平，此时，由于所述修调码中bit1对应的第一与门的第一输入端为高电平，其第二输入端也为高电平，故该第一与门的输出端为高电平，从而烧断熔丝FU1，完成熔丝FU1的修调。
在第四个第二时钟信号到来时，所述D触发器Q0输出高电平，此时，由于所述修调码中bit0对应的第一与门的第一输入端为低电平，其第二输入端为高电平，故该第一与门的输出端为低电平，从而保留熔丝FU0，完成熔丝FU0的修调。
需要注意的是，在本实施例中，设置为第二时钟信号的上升沿有效，但在其它实施例中，也可以设置为第二时钟信号的下降沿有效或设置为第二时钟信号高电平有效等。
综上所述，本发明的一种基于逐次逼近原理的修调码产生电路、修调系统及其方法，具有以下有益效果：
本发明采用逐次逼近原理对预修调电压进行修调，可以完全忽略最小步长的偏差分布给计算法带来的累积误差，而且也解决了查表法存在的诸多问题，使得修调精度能够达到1/2LSB(也即+/-0.5VSTEP)，从而满足高精度系统的修调要求。
本发明采用逐次逼近原理对预修调电压进行修调，可以实现对修调范围内任意电压进行修调操作；而且在给定参考电压后，只需提供时钟信号即可实现修调，即本发明仅涉及参考电压和时钟信号，不仅操作简单，而且还大大减少了修调PAD的数量，降低了芯片成本。
本发明采用逐次逼近原理对预修调电压进行修调，可以避免芯片测试过程中误掉电或因其它突发情况而发生芯片重启导致修调码打乱的问题，实现在芯片重启后，只要重新提供时钟信号，即可继续进行修调操作。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种基于逐次逼近原理的修调码产生电路，其特征在于，所述修调码产生电路包括：电压产生电路、比较器及修调码产生单元，所述修调码产生单元连接于所述比较器和所述电压产生电路之间；
所述修调码产生单元输出预修调码至电压产生电路，电压产生电路根据所述预修调码输出预修调电压至所述比较器；
所述比较器比较所述预修调电压和参考电压并输出一比较结果至所述修调码产生单元；以及
所述修调码产生单元基于第一时钟信号和/或所述比较结果，依次对所述预修调码中的N个修调位由高至低进行置位修调操作，并在每次所述置位修调操作结束后，锁存并输出一N位预修调码，且在最低修调位完成置位修调操作后，产生一N位修调码；其中，N为大于1的正整数；
其中，所述电压产生电路包括：基准电压产生单元、第一运算放大器、第一MOS管、预修调电压产生单元及采样电阻；所述基准电压产生单元的正电源端接入电源电压，所述基准电压产生单元的负电源端接地，所述基准电压产生单元的输出端与所述第一运算放大器的同相输入端连接，所述第一运算放大器的反相输入端与所述采样电阻的一端连接，所述采样电阻的另一端接地，所述第一运算放大器的输出端与所述第一MOS管的栅极端连接，所述第一MOS管的第一连接端接入电源电压，所述第一MOS管的第二连接端与所述预修调电压产生单元的一端连接、且作为所述电压产生电路的输出端，所述预修调电压产生单元的另一端与所述采样电阻的一端连接；其中，所述预修调电压产生单元包括：N个串联的第二MOS管及N个串联的电阻，所述第二MOS管与所述电阻一一对应、且所述第二MOS管通过其第一连接端及第二连接端并联于所述电阻的两端，N个所述第二MOS管的栅极端与所述预修调码的N个修调位一一对应连接、且接入最高修调位的所述第二MOS管靠近所述第一MOS管，N个所述电阻由上至下依次为高位电阻至低位电阻。
2.根据权利要求1所述的基于逐次逼近原理的修调码产生电路，其特征在于，所述修调码产生单元包括：逐次逼近控制器及N位数据寄存器，所述逐次逼近控制器与所述比较器连接，所述N位数据寄存器与所述逐次逼近控制器连接；其中，
所述逐次逼近控制器基于第一时钟信号和/或所述比较结果，由高至低依次对锁存于所述N位数据寄存器中的N个修调位进行置位修调操作；及
所述N位数据寄存器用于在每次操作结束后，锁存并输出一N位预修调码；并在最低修调位完成置位修调操作后，输出一N位修调码。
3.一种基于逐次逼近原理的修调系统，其特征在于，所述修调系统包括：
如权利要求1或2所述的修调码产生电路，用于产生一修调码并输出；
烧写控制器，连接于所述修调码产生电路，用于根据所述修调码及第二时钟信号，对N个熔丝进行修调操作，以将N个所述熔丝进行状态固化。
4.根据权利要求3所述的基于逐次逼近原理的修调系统，其特征在于，所述烧写控制器包括：单次高电平产生电路、修调使能信号产生电路及N个熔丝修调单元，所述修调使能信号产生电路与所述单次高电平产生电路连接，N个所述熔丝修调单元分别与所述修调使能信号产生电路连接；其中，
所述单次高电平产生电路用于产生一高电平信号；
所述修调使能信号产生电路基于第二时钟信号及所述高电平信号，根据修调位由高至低依次向对应的N个所述熔丝修调单元输出修调使能信号；
N个所述熔丝修调单元基于所述修调使能信号及所述修调码，根据修调位由高至低依次修调对应的N个所述熔丝，以将N个所述熔丝进行状态固化。
5.根据权利要求4所述的基于逐次逼近原理的修调系统，其特征在于，所述修调使能信号产生电路包括：N个串联的D触发器构成的移位寄存器，其中，第一个所述D触发器的第一输入端与所述单次高电平产生电路的输出端连接，N个所述D触发器的输出端与N个所述熔丝修调单元一一对应连接，且第一个所述D触发器的输出端连接于最高修调位对应的熔丝修调单元，N个所述D触发器的第二输入端接入所述第二时钟信号，N个所述D触发器的第三输入端接入复位信号。
6.根据权利要求3所述的基于逐次逼近原理的修调系统，其特征在于，所述修调系统还包括一数据选择器，所述数据选择器的一输入端与所述修调码产生单元的输出端连接，其另一输入端与N个所述熔丝读出电路连接，其输出端与所述电压产生电路连接，用于将所述修调码产生单元产生的所述预修调码输出至所述电压产生电路，或读取N个所述熔丝的固化状态，并将N个所述熔丝的固化状态输出至所述电压产生电路。
7.根据权利要求3至6任一项所述的基于逐次逼近原理的修调系统，其特征在于，所述修调系统还包括一烧写使能熔丝，所述烧写使能熔丝的一端接入电源电压，其另一端接入控制信号，用于通过所述控制信号控制所述烧写使能熔丝实现关闭所述修调系统，以避免误触发操作。
8.一种基于逐次逼近原理的修调码获取方法，其特征在于，所述修调码获取方法包括：
步骤1：提供一初始预修调码，并基于所述初始预修调码产生一初始预修调电压，其中，所述初始预修调码包括N个修调位，N为不小于1的正整数；
步骤2：比较所述初始预修调电压及参考电压，并将比较结果锁存至最高修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；
步骤3：基于所述预修调码产生一预修调电压，比较所述预修调电压及所述参考电压，并将比较结果锁存至所述修调位，同时对下一修调位进行置位操作，产生一对应的预修调码；以及
步骤4：重复步骤3，直至将比较结果锁存至最低修调位，以获取一N位修调码。
9.一种基于逐次逼近原理的修调方法，其特征在于，所述修调方法包括：
利用如权利要求8所述的修调码获取方法获取修调码；以及
基于所述修调码及修调使能信号，控制熔丝通路上的开关打开或闭合，以实现对所述熔丝进行修调固化操作。
CN201810482099.1A 2018-05-18 2018-05-18 基于逐次逼近原理的修调码产生电路、修调系统及其方法 Active CN110504001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810482099.1A CN110504001B (zh) 2018-05-18 2018-05-18 基于逐次逼近原理的修调码产生电路、修调系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810482099.1A CN110504001B (zh) 2018-05-18 2018-05-18 基于逐次逼近原理的修调码产生电路、修调系统及其方法

Publications (2)

Publication Number Publication Date
CN110504001A CN110504001A (zh) 2019-11-26
CN110504001B true CN110504001B (zh) 2021-07-30

Family

ID=68584100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810482099.1A Active CN110504001B (zh) 2018-05-18 2018-05-18 基于逐次逼近原理的修调码产生电路、修调系统及其方法

Country Status (1)

Country Link
CN (1) CN110504001B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113805033B (zh) * 2020-06-12 2024-02-06 圣邦微电子（北京）股份有限公司 芯片电压的修调方法
CN111800138B (zh) * 2020-07-27 2021-05-18 中国科学院声学研究所 一种电微调参考电压模数转换装置
CN113162605B (zh) * 2020-09-03 2022-11-01 深圳利普芯微电子有限公司 一种芯片修调电路及修调方法
CN112953537B (zh) * 2021-02-05 2022-02-15 中国电子科技集团公司第五十八研究所 电流舵dac的熔丝校准单元电路
CN112702055B (zh) * 2021-03-23 2021-06-15 泉芯电子技术(深圳)有限公司 芯片外围反熔丝预修调电路及其修调方法
CN113900468B (zh) * 2021-09-02 2022-09-16 深圳市迪浦电子有限公司 一种修调电路及集成电路
CN115981683B (zh) * 2023-03-20 2023-07-11 荣湃半导体（上海）有限公司 一种efuse自动烧写电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
KR100974216B1 (ko) * 2008-10-14 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치의 트리밍 회로
CN103531242B (zh) * 2012-07-05 2016-09-21 晶豪科技股份有限公司 半导体存储器元件及包含此元件的并列调整装置
US8929158B1 (en) * 2013-10-15 2015-01-06 Integrated Silicon Solution, Inc. Auto-trimming of internally generated voltage level in an integrated circuit
CN105320581B (zh) * 2014-07-14 2018-01-19 瑞昱半导体股份有限公司 一种集成电路、验证方法及产生特征值调整码的方法
KR20160107564A (ko) * 2015-03-04 2016-09-19 에스케이하이닉스 주식회사 트리밍 회로 및 이를 포함하는 반도체 시스템
CN105719699B (zh) * 2016-01-15 2019-05-17 西安紫光国芯半导体有限公司 一种提高dram后端测试良率的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Also Published As

Publication number Publication date
CN110504001A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN110504001B (zh) 基于逐次逼近原理的修调码产生电路、修调系统及其方法
CN108023571B (zh) 一种校准电路和校准方法
US10735008B2 (en) Comparator offset voltage self-correction circuit
US6441600B1 (en) Apparatus for measuring the duty cycle of a high speed clocking signal
CN105306059B (zh) 一种逐次逼近模数转换器装置
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
CN110830022B (zh) 修调电路和芯片
US8929158B1 (en) Auto-trimming of internally generated voltage level in an integrated circuit
CN108387837B (zh) 芯片的测试方法
CN109557970B (zh) 带隙电压参考
CN107764431B (zh) 芯片内核温度检测电路
US4745310A (en) Programmable delay circuit
CN112816088A (zh) 一种自适应量程切换温度传感器
US20010019280A1 (en) Method and circuit to perform a trimming phase
CN110068401B (zh) 温度感测设备和温度-电压转换器
US9473164B1 (en) Method for testing analog-to-digital converter and system therefor
CN111308304B (zh) 一种检测双极型晶体管电流放大倍数的电路和方法
US7002496B2 (en) All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division
US20160173076A1 (en) Production test trimming acceleration
CN107436379B (zh) 用于测试模拟信号的系统
JP2019149395A (ja) 可変抵抗回路、発振回路、及び、半導体装置
CN109196780B (zh) 利用芯片上生成的精密参考信号的数据转换器系统误差校准
CN114879789B (zh) 一种可双向自动追踪的修调集成电路
CN113411085B (zh) 一种逐次逼近型电容检测电路
CN216873190U (zh) 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210111

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Applicant after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: 200040 2nd floor, No.11 and 12, Lane 299, Wenshui Road, Jing'an District, Shanghai

Applicant before: CHINA RESOURCES POWTECH (SHANGHAI) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant