CN105320581B

CN105320581B - 一种集成电路、验证方法及产生特征值调整码的方法

Info

Publication number: CN105320581B
Application number: CN201410333632.XA
Authority: CN
Inventors: 翁启舜; 郭俊仪
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2014-07-14
Filing date: 2014-07-14
Publication date: 2018-01-19
Anticipated expiration: 2034-07-14
Also published as: CN105320581A

Abstract

一种集成电路包括一内建自我测试电路、一预定特征值以及一只读存储器，其中该预定特征值预存于该集成电路中，该只读存储器储存有至少一有效信息以及一内建自我测试特征值调整码，该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；其中该内建自我测试电路用于对该只读存储器中所储存的内容进行测试而产生一特征值，并将该特征值与该预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

Description

一种集成电路、验证方法及产生特征值调整码的方法

技术领域

本发明涉及集成电路，尤指一种具有内建自我测试电路的集成电路与相关的验证方法。

背景技术

一般需要使用到只读存储器(Read Only Memory，ROM)的芯片中通常会设置有一内建自我测试(Built-In Self-Test，BIST)电路，此内建自我测试电路通常可以采用单一输入特征缓存器(Single Input Signature Register，SISR)算法或是多输入特征缓存器(Multiple Input Signature Register，MISR)算法，内建自我测试电路的用途是在产品测试或是其他有需要判断只读存储器中的数据是否正确的时候，读取只读存储器中的所有数据并加以运算来产生一特征值(signature pattern)，并将此特征值与一预定特征值作比对，以判断只读存储器中所储存的数据是否有错误；其中预定特征值是当只读存储器中的数据没有错误时，内建自我测试电路所应该输出的特征值。具体来说，由于当只读存储器中的数据有错误时，有很高的机率会反映在内建自我测试电路所产生的特征值之上，因此，只要内建自我测试电路所产生的特征值与预定特征值相同，便可以判断只读存储器中的数据没有错误；反之，当内建自我测试电路所产生的特征值与预定特征值不相同，则代表只读存储器中的数据有错误。

上述的预定特征值会根据设计者的设计考虑而选择存放在芯片中(on chip)或是芯片外(off chip)，在一般的工厂量产测试会将预定特征值存放在芯片外，但是针对某些需要在每次开机时都执行内建自我测试的电子产品，便会将预定特征值储存在电子产品中的芯片(例如内建自我测试电路所在的芯片)。对于这些需要在每次开机时都执行内建自我测试的电子产品，当其中的只读存储器需要更改所储存的程序代码或其他数据时，通常会使得内建自我测试电路读取只读存储器后所产生的特征值也会跟着变动，因此，储存在芯片中的预定特征值便需要相应修改，故需要多付出额外的光罩成本，且也需要额外测试光罩设计变更后的电路时序及功能是否正确，增加了设计成本。

发明内容

因此，本发明的目的之一在于提供一种集成电路及其相关方法，其可以在只读存储器需要更改所储存的程序代码或其他数据时，不需要另外更改预定特征值，以节省光罩成本以及后续的测试成本。

依据本发明一实施例，一种集成电路包括一内建自我测试电路、一预定特征值以及一只读存储器，其中该预定特征值预存在该集成电路中，该只读存储器储存有至少一有效信息以及一内建自我测试特征值调整码，该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；其中该内建自我测试电路用于对该只读存储器中所储存的内容进行测试操作而产生一特征值，并将该特征值与该预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

依据本发明另一实施例，一种验证方法包括：提供一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；以及对该只读存储器中所储存的内容进行内建自我测试操作而产生一特征值，并将该特征值与一预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

依据本发明另一实施例，提供一种产生一内建自我测试特征值调整码的方法，该方法由一处理器执行一程序代码来执行，该内建自我测试特征值调整码储存在一只读存储器中，且该方法包括：根据一预定特征值以及该只读存储器中的有效信息所对应到的特征值，以得到对应于该内建自我测试特征值调整码的特征值，其中对应于该内建自我测试特征值调整码的特征值为N个位元；使用一内建自我测试电路来分别对N组数位码进行操作，以分别产生N组特征值，其中每一组数位码包含N个位元值，其中第K组数位码中只有第K个位元值是“1”，而其余的位元值均是“0”，K为1～N中的任何值；将N组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有N个变量的N条方程式；以及根据该具有N个变量的N条方程式来解出该N个变量，其中该N个变量作为该内建自我测试特征值调整码。

附图说明

图1为依据本发明一实施例的具有自我验证功能的集成电路的示意图。

图2为两个版本的芯片所产生的特征值的示意图。

图3为依据本发明一实施例的验证方法的流程图。

图4为依据本发明一实施例的产生内建自我测试特征值调整码的方法的流程图。

图5为依据本发明一实施例的计算机可读媒体的示意图。

其中，附图标记说明如下：

100 集成电路

110 内建自我测试电路

112 核心电路

114 比较单元

116 预定特征值

120、220 只读存储器

122、222 有效信息

124 内建自我测试特征值调整码

300～304、400～410 步骤

500 计算机主机

510 处理器

520 计算机可读媒体

522 计算机程序

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。此外，“耦接”一词在此包括任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者通过其他装置或连接手段间接地电气连接至该第二装置。

请参考图1，其为依据本发明一实施例的具有自我验证功能的集成电路100的示意图。如图1所示，集成电路100包含一内建自我测试(BIST)电路110与一只读存储器120，其中内建自我测试电路110包含一核心电路112、一比较单元114及一预定特征值116，其中，且只读存储器120包含一有效信息122以及一内建自我测试特征值调整码(BIST signatureadjustment code)124。在本实施例中，集成电路100可以被使用在任何需要在每次开机时都要执行内建自我测试，以确定只读存储器120中的内容是否正确的电子产品，尤其是可以被应用在可靠度需求较高的电子产品中，例如车用计算机….等等。

在内建自我测试电路110中，核心电路112可以是采用单一输入特征缓存器(SISR)算法或是多输入特征缓存器(MISR)算法的电路，其主要功能是读取只读存储器120中的每一个位元，并据以产生一特征值，其中该特征值可以由多个数位值“0”、“1”所组成。比较单元114用于将核心电路112所产生的特征值与预定特征值116相比较，以判断只读存储器120中所储存的数据是否正确，并向后续的相关电路通报其比较结果，详细来说，若是核心电路112所产生的特征值与预定特征值116相同，则代表只读存储器120中所储存的数据是正确的；而若是核心电路112所产生的特征值与预定特征值116不相同，则代表只读存储器120中所储存的内容有错误。另外，在图1中，预定特征值116是储存在内建自我测试电路110中的储存单元，但在其他实施例中，预定特征值116也可储存在其他芯片的储存单元中。

在本实施例中，内建自我测试电路110在所应用的电子产品每次开机时(例如笔记本电脑每次开机时)，都会执行上述的操作以判断只读存储器120中所储存的内容是否正确。

在只读存储器120中，有效信息122可以是任何储存于只读存储器120中，具有功能性的程序指令(程序代码)、数据、参数、或其他有意义的内容等等，而内建自我测试特征值调整码124与有效信息122的所有内容均没有功能性的相关。更进一步来说，内建自我测试特征值调整码124只是供内建自我测试电路110所读取并执行相关操作以产生特征值，而不会被其他电路所读取以进行任何有实质功能性的操作；换句话说，即使有其他电路读取到内建自我测试特征值调整码124，也不会因为内建自我测试特征值调整码124本身而执行任何有功能性的操作。

内建自我测试特征值调整码124的位数大于或等于核心电路112所产生的特征值的位数，举例来说，假设核心电路112所产生的特征值是24位，则内建自我测试特征值调整码124则是24位或以上。另外，在本实施例中，内建自我测试特征值调整码124可以储存在该只读存储器120中连续的地址；然而，在其他实施例中，内建自我测试特征值调整码124至少有两部分分别储存在只读存储器120中不连续的地址。

在本实施例中，只读存储器120中若是有没有使用到的部分，亦即有效信息122及内建自我测试特征值调整码124以外的区域，则会全部设为“0”。

本发明在只读存储器120中设置内建自我测试特征值调整码124的目的是为了让核心电路112所产生的特征值与前一版本的芯片的特征值相同，其中前一版的芯片内容大致上可与图1所示的集成电路100类似，主要差异在于只读存储器所储存的内容，因此可以避免大幅修改内建自我测试电路110中的电路架构(即，预定特征值116不需要改变)。更详细来说，请参考图2，假设在前一版本的芯片中，只读存储器220中储存了有效信息222，而内建自我测试电路读取只读存储器220中的内容之后所产生的特征值为SIG_d；然而，在本实施例的集成电路100中，内建自我测试电路读取只读存储器220中的内容之后所产生的特征值也为SIG_d，其中图示的SIG₁对应到有效信息122的特征值，而SIG₂对应到内建自我测试特征值调整码124的特征值。如图2所示，由于本实施例的集成电路100所产生的特征值与前一版本的芯片所产生的特征值相同，此也代表所储存的预定特征值以会相同，因此，在设计内建自我测试电路110时，可以沿用前一版本的芯片设计，尤其是预定特征值116的部分不需要更改，因此可以减少需要重新设计的光罩，也进一步节省后续的测试成本。

请参考图3，图3为依据本发明一实施例的验证方法的流程图，请同时参考图1～2图及以上所揭露的内容，本发明的验证方法的流程如下：

步骤300：流程开始。

步骤302：提供一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关。

步骤304：对该只读存储器中所储存的内容进行内建自我测试操作而产生一特征值，并将该特征值与一预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误。

另一方面，在决定内建自我测试特征值调整码124的内容上，由于核心电路112所产生的特征值的位数较高，因此，使用传统的暴力搜寻法会花费许多的时间，故不适合用于决定内建自我测试特征值调整码124。因此，本发明以下提供了一种可以快速且正确找出内建自我测试特征值调整码124的方法。

首先，假设内建自我测试特征值调整码124有N个位元，其中N为核心电路112所产生的特征值的位数，且内建自我测试特征值调整码124的N的位元分别是(r_n-1,r_n-2,r_n-3,…,r₁,r₀)，另外，参考图2，由于有效信息222所对应到的特征值SIG_d与有效信息122所对应到的特征值SIG₁都是已知，因此，内建自我测试特征值调整码124所对应到的特征值SIG₂便等于(SIG_d-SIG₁)。如上所述，假设f()所代表的是核心电路112所执行的产生特征值的函数，则f(r_n-1,r_n-2,r_n-3,…,r₁,r₀)＝(SIG_d-SIG₁)。

上述的(r_n-1,r_n-2,r_n-3,…,r₁,r₀)可以被另外被表示为r_n-1*(1000…000)+r_n-2*(0100…000)+r_n-3*(0010…000)+…+r₁*(0000…010)+r₀*(0000…001)，而由于核心电路122所采用的产生特征值的算法是线性的，因此，f(r_n-1,r_n-2,r_n-3,…,r₁,r₀)＝r_n-1*f(1000…000)+r_n-2*f(0100…000)+r_n-3*f(0010…000)+…+r₁*f(0000…010)+r₀*f(0000…001)＝(SIG_d-SIG₁)，此时可以得到具有N个变量的N条方程式(每一个位值都对应到一条方程式，且总共有(r_n-1,r_n-2,r_n-3,…,r₁,r₀)等N个变量)，若是f(1000…000)、f(0100…000)、f(0010…000)、…、f(0000…010)、f(0000…001)彼此之间是线性独立(linear independent)，则可以通过解联立方程式而解出(r_n-1,r_n-2,r_n-3,…,r₁,r₀)中的每一个值，即决定出内建自我测试特征值调整码124。

另外，若是f(1000…000)、f(0100…000)、f(0010…000)、…、f(0000…010)、f(0000…001)彼此之间并非是线性独立，而无法决定出(r_n-1,r_n-2,r_n-3,…,r₁,r₀)中的每一个值时，则可重新假设内建自我测试特征值调整码124有(N+1)个位，并重复上述步骤以得到具有(N+1)个变量的N条方程式，以决定出该(N+1)个变量以作为内建自我测试特征值调整码124；接着，若是仍无法决定，则继续假设内建自我测试特征值调整码124有(N+2)个位元，并重复上述步骤，直到决定出内建自我测试特征值调整码124为止。

参考以上所揭露的内容，本实施例的产生储存于只读存储器120的内建自我测试特征值调整码124的流程图描述在图4中，其具有以下步骤：

步骤400：流程开始。

步骤402：根据一预定特征值以及该只读存储器中的有效信息所对应到的特征值，以得到对应于该内建自我测试特征值调整码的特征值，其中对应于该内建自我测试特征值调整码的特征值为N个位元；

步骤404：使用一内建自我测试电路来分别对N组数位码进行操作，以分别产生N组特征值，其中每一组数位码包含N个位值，其中第K组数位码中只有第K个位值是“1”，而其余的位值均是“0”，K为1～N中的任何值；

步骤406：将N组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；

步骤408：将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有N个变量的N条方程式；以及

步骤410：根据该具有N个变量的N条方程式来解出该N个变量，其中该N个变量作为该内建自我测试特征值调整码。

上述图4所示的流程可以在一计算机可读媒体中的计算机程序来执行，详细来说，请参考图5，一计算机主机500至少包括一处理器510以及一计算机可读媒体520，其中计算机可读媒体520可以为一硬盘或是其他的储存装置，且计算机可读媒体520储存有一计算机程序522。当处理器510执行计算机程序522时，计算机主机500会执行图4所示的步骤。

本发明提出的集成电路和验证方法中，是通过在只读存储器中储存一内建自我测试特征值调整码，以使得内建自我测试电路在读取只读存储器时所产生的特征值可以与前一版本的芯片所产生的特征值相同，因此可以避免修改到预定特征值的部分。此外，本发明也另外提供一种决定内建自我测试特征值调整码的方法，其可以快速正确的决定出适合的内建自我测试特征值调整码。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的等同变化与修饰，均应属本发明的涵盖范围。

Claims

1.一种集成电路，包括：

一内建自我测试电路；

一预定特征值，预存于该集成电路中；以及

一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；

其中该内建自我测试电路会对该只读存储器中所储存的内容进行测试而产生一特征值，并将该特征值与该预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误；

其中该内建自我测试特征值调整码中至少有两部分分别储存在该只读存储器中不连续的地址。

2.如权利要求1所述的集成电路，其中该只读存储器中的该内建自我测试特征值调整码只会被该内建自我测试电路所执行，而不会被其他任何电路所读取以进行任何有功能性的操作。

3.如权利要求1所述的集成电路，其中该内建自我测试特征值调整码的位数大于或等于该特征值的位数。

4.如权利要求1所述的集成电路，其中该内建自我测试特征值调整码储存在该只读存储器中连续的地址。

5.如权利要求1所述的集成电路，其中该集成电路设置在一电子装置中，且每当该电子装置开机的时候，该内建自我测试电路均会对该只读存储器中所储存的内容进行测试操作以产生该特征值。

6.一种验证方法，包括：

提供一只读存储器，储存有至少一有效信息以及一内建自我测试特征值调整码，其中该内建自我测试特征值调整码与该只读存储器中所储存的所有具有功能性的有效信息均不相关；以及

对该只读存储器中所储存的内容进行内建自我测试操作而产生一特征值，并将该特征值与一预定特征值相比对，以判断该只读存储器中所储存的内容是否有错误；

7.如权利要求6所述的验证方法，其中该只读存储器中的该内建自我测试特征值调整码只有在进行内建自我测试操作时被使用，而不会被其他任何电路所读取以进行任何有功能性的操作。

8.如权利要求6所述的验证方法，其中该内建自我测试特征值调整码的位数大于或等于该特征值的位数。

9.如权利要求6所述的验证方法，其中该内建自我测试特征值调整码储存在该只读存储器中连续的地址。

10.如权利要求6所述的验证方法，其中该验证方法由一电子装置所执行，且每当该电子装置开机的时候，该电子装置均会对该只读存储器中所储存的内容进行测试操作以产生该特征值。

11.一种产生一内建自我测试特征值调整码的方法，其由一处理器执行一计算机程序来执行，其中该内建自我测试特征值调整码储存于一只读存储器中，且该方法包括：

根据一预定特征值以及该只读存储器中的有效信息所对应到的特征值，以得到对应于该内建自我测试特征值调整码的特征值，其中对应于该内建自我测试特征值调整码的特征值为N个位元；

使用一内建自我测试电路来分别对N组数位码进行操作，以分别产生N组特征值，其中每一组数位码包含N个位值，其中第K组数位码中只有第K个位值是“1”，而其余的位值均是“0”，K为1～N中的任何值；

将N组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；

将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有N个变量的N条方程式；以及

根据该具有N个变量的N条方程式来解出该N个变量，其中该N个变量作为该内建自我测试特征值调整码。

12.如权利要求11所述的方法，其中当该具有N个变量的N条方程式无法解出该N个变量时，该方法还包括：

(1)使用该内建自我测试电路来分别对(N+M)组数位码进行操作，以分别产生(N+M)组特征值，其中每一组数位码包含(N+M)个位值，其中第K组数位码中只有第K个位值是“1”，而其余的位值均是“0”，K为1～(N+M)中的任何值；

(2)将(N+M)组特征值分别乘以相对应的变量，再彼此相加以得到一计算结果；

(3)将该计算结果设定等于该内建自我测试特征值调整码的特征值，以得到具有(N+M)个变量的N条方程式；

(4)根据该具有(N+M)个变量的N条方程式来解出该(N+M)个变量，其中该(N+M)个变量作为该内建自我测试特征值调整码；

(5)当该具有(N+M)个变量的N条方程式无法解出该(N+M)个变量时，将M的数值加上1，并重复步骤(1)～(5)直到解出所有变量以作为该内建自我测试特征值调整码为止。